CN101499896B - 迦罗瓦计数模式中的平行运算的赫序方法与结构 - Google Patents
迦罗瓦计数模式中的平行运算的赫序方法与结构 Download PDFInfo
- Publication number
- CN101499896B CN101499896B CN2008100087902A CN200810008790A CN101499896B CN 101499896 B CN101499896 B CN 101499896B CN 2008100087902 A CN2008100087902 A CN 2008100087902A CN 200810008790 A CN200810008790 A CN 200810008790A CN 101499896 B CN101499896 B CN 101499896B
- Authority
- CN
- China
- Prior art keywords
- value
- parallel
- computing
- names
- rendering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种迦罗瓦计数模式中的平行运算的赫序方法与结构。先将定义于迦罗瓦计数模式中的额外认证数据A与密文C视为输入顺序为M1M2…Mm-1的单一笔数据M,使赫序运算的最终输出值Xm-1被安排成M1M2…Mm-1数据串与该H值的幂次方的组成。然后将组成后的Xm-1拆解成奇偶两平行运算值,并根据此两平行运算值和H值算出赫序运算的赫序值。此技术能够提供平行运算额外认证数据和本文数据的能力,也能够被用来平行运算奇偶的数据输入。
Description
技术领域
本发明是关于一种迦罗瓦计数模式(GaloisCounter Mode,GCM)中的平行运算的赫序(GHASH)方法与结构,可应用于GCM加密(Encryption)模式中。
背景技术
GCM是一种提供认证加密(AuthenticatedEncryption)的区块密码(Block Cipher)系统的操作模式(Operation Mode)。其主要特色在于能够以高处理速度,同时提供机密性(Confidentiality)和完整性(Integrity)。
GCM的数据加密(Data Encryption)是以计数模式(CTR mode)来达成,而认证是用一种以迦罗瓦场(Galois Field,GF)为基础的赫序函数来完成。此认证加密有四个输入,分别为秘密金钥(Secret Key)K、初始向量(Initialization Vector)IV、纯文本(Plaintext)P、和额外的认证数据(AdditionalAuthenticated Data,ADD)A。P被分成n个128-位区块,以{P1,P2,...,Pn *}来表示,而A被分成m个128-位区块,以{A1,A2,...,Am *}来表示,其中区块Pn *和Am *是少于128个位。此认证加密有两个输出,也就是密文(Ciphertext)C和认证卷标(Authentication Tag)T。此两个输出C和T是经由认证加密的运算而取得。
GHASH运算函数是GCM中的一种运算,此函数有三个输入,并且会产生出一个128位的赫序值(hashvalue)。此三个输入就是A、C和H,而H是经由认证加密的表达式中以秘密金钥K对全数为0的区块加密而得到的值。下列式子描述了GHASH运算函数的第i个步骤的输出Xi。
其中,Ai为额外认证数据;Ci为加密后的本文数据;v是区块Am *的位长度(Bit Length),u是Cn *的位长度,是GF(2128)的加法运算,而乘法运算则是定义于GF(2128)。Len(A)为A的位长度,len(C)为C的位长度,而len(A)‖len(C)则是将两个长度的值串接为一个128位的值。
美国专利公开号2006/0126835的文献中,揭露了一种用在EPON环境中高速的GCM-AES区块加密器,来提供数据加解密与认证,或是单纯的封包认证。如图1所示,此加密器包含一个金钥展开模组(Key Expansion Module)110、8-回合区块加密模组(8-round CTR-AES Block Cipher Module)130、3-回合区块加密模组(3-round CTR-AESBlock Cipher Module)150、以及GF(2128)乘法器(Multiplier)170。
GCM的加密模式已被采用于IEEE 802.1ae(MACSec)的标准之中。若将MACSec功能加入到路由器(Router)、切换器(Switch)或是桥接器(Bridge)等设备中时,会需要高处理能力的加解密运算,此时GCM硬件要能够有数gigabit到数十gigabit的处理速度。若直接采以多个GCM硬件的设计方式来达到高处理速度的能力,则硬件成本很高。所以,由提出高速的GCM硬件结构,则可以用较少的硬件成本来达到相同的目的。
发明内容
依据本发明的实施范例,可提供一种GCM中的平行运算的GHASH方法与结构,能够提供平行运算额外认证数据和本文数据的能力,也能够用来平行运算奇偶的数据输入。
在一实施范例中,所揭露的是关于一种GCM中的平行运算的GHASH方法,此GHASH方法可包含:将额外认证数据A与密文C视为输入顺序为M1M2…Mm-1的单一笔数据M,使赫序运算的最终输出值Xm-1被安排成M1M2…Mm-1数据串与H值的幂次方的组成;将组成后的Xm-1拆解成两平行运算值;以及根据此两平行运算值和H值,算出赫序运算的赫序值。
在另一实施范例中,所揭露的是关于一种GCM中的平行运算的GHASH结构,此平行运算的GHASH结构备有三个输入以及一个输出,此GHASH结构可包含:三个乘法器、四个缓存器、三个多任务器和一种GF(2k)加法运算;四个缓存器中有一缓存器在两个不同的工作时脉储存H值与H2值,有一缓存器在两个不同的工作时脉储存H或是H2的Z矩阵(Z-matrix)值,其余两个缓存器分别储存两平行运算值的暂时值;三个乘法器可用一Z矩阵计算(Z Matrix Computation)和三个矩阵向量乘法器(Matrix-Vector Multiplier)来实现,分别计算两平行运算值以及H2值;三个多任务器分别通过三个控制信号来做适当的选择;算出两平行运算值并选择H值后,就可通过加法运算而得出赫序运算的赫序值,也就是此平行运算的GHASH结构的输出。
根据所揭露的GHASH结构的实施范例,若输入数据的长度m-1的值仅能在数据结束前得知,而无法在传送Mi之前就获知的话,此GHASH结构的实施范例可再包括一多任务器,并搭配一控制信号来做选择,同样可以让计算步骤精简为约〔m/2〕个步骤,〔·〕为高斯记号。并且,在GHASH结构的实施范例中,若固定选择矩阵向量乘法器,则可进行另一应用模式,此另一应用模式是将额外认证数据和本文视为两笔数据,然后平行输入运算。
附图说明
以下配合下列附图、实施例的详细说明及权利要求的范围,将上述及本发明的其它目的与优点详述于后,其中:
图1是一种GCM-AES区块加密器的一个范例示意图。
图2是一范例流程图,说明GCM中的平行运算的GHASH方法,并且与所揭露的某些实施范例一致。
图3是GCM中的平行运算的GHASH结构的一个范例示意图,并且与所揭露的某些实施范例一致。
图4是GCM中的平行运算的GHASH结构的另一个范例示意图,并且与所揭露的某些实施范例一致。
其中:
110-金钥展开模组
130-8-回合区块加密模组
150-3-回合区块加密模组
170-GF(2128)乘法器
210-将额外认证数据A与密文C视为输入顺序为M1M2…Mm-1的单一笔数据M,使赫序运算的最终输出值Xm-1被安排成M1M2…Mm-1数据串与H值的幂次方的组成
220-将组成后的Xm-1拆解成两平行运算值
230-根据此两平行运算值和H值,算出赫序运算的赫序值
XE-组成后的Xm-1中H幂次方为偶数的项次总和
XO-组成后的Xm-1中H幂次方为奇数的项次总和
H-HASH金钥值
m-1-单一笔数据M的总长度
300-平行运算的GHASH结构
301-303-矩阵向量乘法器
311-314-缓存器
321-323-多任务器
310、320-输入
340-输出
350-Z矩阵计算
control-2、control-3、control-4-控制信号
400-平行运算的GHASH结构
421-多任务器
control-1-控制信号
具体实施方式
在公式(1)中的GHASH函数有三个输入,此三个输入就是GCM规格中定义的额外认证数据A、密文C、以及HASH金钥值H。若不使用Ai、Ci与len(A)‖len(C)这些应用符号,而将这三笔输入,即额外认证数据A、密文C、以及HASH金钥值H,全视为单一笔数据M,为方便表示同时也将数据的总长度设为m-1,m为大于1的整数,则公式(1)中的GHASH运算函数的第i个步骤的输出Xi可重新表示如下。
将公式(2)展开后可得到GHASH运算函数的最终值Xm-1如下。
其中,数据的输入顺序为M1M2…Mm-1。
当m-1为偶数时,将H的指数分拆为奇偶,则公式
(3)可表示为
其中,XE为M2i-1项次相关值的总和,XO为M2i项次相关值的总和,1≤i≤m-1。
同样的,当m-1为奇数时,则公式(3)可表示为
其中,XE为M2i项次相关值的总和,XO为M2i-1项次相关值的总和,1≤i≤m-1。
经由公式(4)与公式(5)的整理,GHASH运算函数的最终值Xm-1可被精简为XOH+XE的形式,其中,XO是H指数为奇数的所有项次,XE是H指数为偶数的所有项次。而XO和XE具有相同的运算结构,且皆可整理为Xi=(Mi Xi-1)H2的形式,因此可以使用两块相同的硬件,换句话说,可以平行运算奇/偶数据。不过要注意的是,m-1在奇数和偶数时,对应的H的指数不同。此种以奇偶的方式平行输入,计算步骤精简为约(m+n)/2个步骤,所以处理速度可提升为两倍。
根据上述说明,GCM中的平行运算的GHASH结构与方法,其流程范例如图2所示。首先,如步骤210所示,将额外认证数据A与密文C视为输入顺序为M1M2…Mm-1的单一笔数据M,使赫序运算的最终输出值Xm-1被安排成M1M2…Mm-1数据串与H值的幂次方的组成,其中m-1是单一笔数据M的总长度。在步骤210中,公式(3)就是M1M2…Mm-1数据与HASH金钥值H的乘幂的组成。
依此,如步骤220所示,再将组成后的最终输出值Xm-1拆解成两平行运算值,XE和XO。在步骤220中,XE是Xm-1中H幂次方为偶数的项次总和,XO是Xm-1中H幂次方为奇数的项次总和。此由公式(4)和(5)可看出。
当两平行运算值,XE和XO,都算出后,最后如步骤230所示,可根据此两平行运算值和H的值,算出GHASH运算的赫序值。在步骤230中,可执行运算XO.H XE,来算出此赫序值,其中是迦罗瓦场GF(2n)的加法运算。
如前所述,m-1在奇数和偶数时,对应的H的指数不同,因此计算奇偶数据时,可分为m-1为已知或未知的情况。当m-1为已知时,表示可以事先知道奇数数据M2i-1和偶数数据M2i是属于XO还是XE,再将的输入到对应的运算电路。图3是GCM中的平行运算的GHASH结构的一个范例示意图,是m-1为已知的情况,并且与所揭露的某些实施范例一致。此GHASH结构的设计可以从左右两边中任选一边计算XO,而另一边计算XE。图3的范例是以左边的电路来计算XE,右边的电路来计算XO为例。
参考图3的GHASH结构300,此平行运算的GHASH结构有三个输入310、320和H值,以及一个输出340。从图3可以看出,此GHASH结构可用三个矩阵向量乘法器301-303、四个缓存器311-314、三个多任务器321-323和一种GF(2k)加法运算来实现。
四个缓存器311-314中有一缓存器(例如312)在两个不同的工作时脉储存H值与H2值,有一缓存器(例如314)在两个不同的工作时脉储存H或是H2的Z矩阵值,其余两个缓存器(例如311与313)分别储存两平行运算值,XE和XO,的暂时值。一Z矩阵计算(Z Matrix Computation)350和三个矩阵向量乘法器(Matrix-Vector Multiplier)301-303来实现三个GF(2k)乘法器,用来分别计算两平行运算值,XE和XO,以及H2值。三个多任务器321-323分别通过三个控制信号control-2、control-3、control-4来做适当的选择。
由于XE的最末项次仍旧是乘上H2,所以缓存器311之前不需要有多任务器,从图3也可看出。并且计算XE和XO的电路可以视为两个独立的运算电路。整个图3的平行运算的GHASH结构,其运作再细说如下。
在第1步骤时,控制信号control-2选择H值,并通过Z矩阵计算350,将计算后的Z-矩阵值储存到缓存器314;控制信号control-4选择H值,并储存于缓存器312。在第2步骤时,控制信号control-4选择矩阵向量乘法器302,将H2值储存于缓存器312。在第3步骤时,控制信号control-2选择缓存器312,并将H2的Z-矩阵值储存于缓存器314。
在第4步骤至第〔(m-1)/2〕步骤时,分别计算XE和XO,并分别储存于缓存器311和313。在第〔(m-1)/2〕步骤时,要注意缓存器313的值,也就是右边计算XO的电路必须用控制信号control-3来选择缓存器313与输入320经运算的输出结果。所以,并行计算XE和XO只需〔(m-1)/2〕-3个步骤。
在第〔(m-1)/2〕+1步骤时,控制信号control-2选择H,并将H的Z-矩阵值储存于缓存器314。在第〔(m-1)/2〕+2步骤时,就可输出XOHXE。所以,使用图3的平行运算的GHASH结构,当GCM规格中定义的额外认证数据A与密文C两者数据总共有m-1笔时,将其视为输入顺序为M1M2…Mm-1数据的单一笔数据M,以奇偶的输入方式可以让计算步骤精简为约〔m/2〕个步骤。
因此,计算XE的值可通过一个缓存器,并使用一个矩阵向量乘法器和一个GF(2k)加法运算,以及搭配控制信号的选择来实现。计算XO的值可通过一个缓存器,并使用一个矩阵向量乘法器和一个GF(2k)加法运算,以及搭配控制信号的选择来实现,k为一自然数。计算H值与H2值可通过一个缓存器,并使用一个Z矩阵计算,以及搭配两个控制信号的选择来实现。较佳的矩阵向量乘法器也可以用定义于GF(2k)的Mastorvito’s标准基底乘法器来实现。
若m-1的值仅能在数据结束前得知,而无法在传送Mi之前就获知的话,其平行运算的GHASH结构的范例如图4所示。从图4可以看出左右两边计算XO与XE的电路左右对称,因此可以从左右两边中任选一边计算XO,而另一边计算XE。假设左边计算XE,而右边计算XO,再与图3的GHASH结构相较,图4右边的计算XO时,缓存器311之前需要有一多任务器421,并搭配一控制信号control-1来做选择。整个图4的平行运算的GHAS H结构400,其运作再细说如下。
GHASH结构400的第1步骤至第3步骤的运作与前述图3的GHASH结构300的第1步骤至第3步骤的运作相同,于此不再重述。
在第〔(m-1)/2〕步骤时,若m-1为奇数,则多任务器421经由控制信号control-1选择缓存器311与输入310经运算的输出结果,控制信号control-3维持不变,得到M1Hm-3 M3Hm-5 …Mm-3H2 Mm-1并储存于缓存器311;而缓存器313值则维持M2Hm-3 M4Hm-5 …Mm-2H2。若m-1为偶数,则控制信号control-3选择缓存器313与输入320经运算的输出结果,而控制信号control-1维持不变,继续输入下一笔数据,则缓存器311可得到XE而缓存器313可得到XO。所以,并行计算XE和XO只需〔(m-1)/2〕-3个步骤。
在第〔(m-1)/2〕+1步骤与第〔(m-1)/2〕+2步骤时的运作与前述图3的GHASH结构300的运作相同,于此不再重述。依此,使用图4的平行运算的GHASH结构,同样可以让计算步骤精简为约〔m/2〕个步骤。
所以,本揭露的实施范例中,GCM规格中定义的额外认证数据A与密文C两者数据被安排成输入顺序为M1M2…Mm-1数据的单一笔数据M,以奇偶的输入方式,并且将赫序运算的赫序值Xm-1精简为XOH+XE的形式,XO是H指数为奇数的所有项次而XE是H指数为偶数的所有项次。由于XO和XE具有相同的运算结构,且皆可整理为Xi=(Mi Xi-1)H2的形式,因此可以使用图3或图4的平行运算的GHASH结构。要注意的是,m-1在奇数和偶数时,H的指数不同。
若将图4的控制信号control-1、control-3和control-4固定选择矩阵向量乘法器,则可进行额外认证数据和本文数据分开运算的应用。换句话说,此另一应用模式是将额外认证数据和本文视为两笔数据,然后平行输入运算。若额外认证数据长度为m1,本文数据长度为m2,则运算步骤约为max{m1,m2}+1。
综上可窥知,本发明揭露的实施范例可提供用在GCM加密模式中的平行运算的GHASH方法与结构。此GHASH结构除了可提供将输入的额外认证数据(数据长度为m1)和本文(数据长度为m2)全视为同一笔数据,然后分为奇偶平行输入的运算模式外;也可以进行额外认证数据和本文数据分开运算的应用。
本发明可适用于采用GCM加密模式的应用范畴,例如MACSec、EPON、储存装置或IPSec中。
惟,以上所述的,仅为发明的实施范例而已,当不能依此限定本发明实施的范围。即凡是依本发明申请专利范围所作的均等变化与修饰,皆应仍属本发明权利要求涵盖的范围内。
Claims (11)
1.一种迦罗瓦计数模式中的平行运算的赫序运算方法,以提供数据加密的应用,该赫序运算备有三个输入,分别是定义于迦罗瓦计数模式中的额外认证数据A、密文C、以及赫序金钥值H,其特征在于,该方法包含:
将该额外认证数据A与密文C视为输入顺序为M1M2…Mm-1的单一笔数据M,使该赫序运算的最终输出值Xm-1被安排成该M1M2…Mm-1数据串与该H值的幂次方的组成,m-1是该单一笔数据M的长度,m为大于1的整数;
将该组成后的最终输出值Xm-1拆解成两平行运算值,其中该两平行运算值分别是组成后的Xm-1中H幂次方为偶数的项次总和,以及组成后的Xm-1中H幂次方为奇数的项次总和;以及
根据该两平行运算值和H值,算出该赫序运算的赫序值。
3.如权利要求2所述的迦罗瓦计数模式中的平行运算的赫序运算方法,其特征在于,该方法并行计算该两平行运算值需〔(m-1)/2〕-3个子步骤,〔·〕为高斯记号,m>=9。
4.一种迦罗瓦计数模式中的平行运算的赫序运算装置,以提供数据加密的应用,该赫序运算备有三个输入,分别是定义于迦罗瓦计数模式中的额外认证数据、密文、以及赫序金钥值H,其特征在于,该装置包含:
三个乘法器,分别计算两平行运算值以及H2值,其中该三个乘法器是以一Z矩阵计算和三个矩阵向量乘法器来实现;
四个缓存器,该四个缓存器中有一缓存器在两个不同的工作时脉储存H值与H2值,有一缓存器在两个不同的工作时脉储存H或是H2的一Z矩阵值,其余两个缓存器分别储存该两平行运算值的暂时值;以及
三个多任务器,分别通过不同的控制信号来做适当的选择;
5.如权利要求4所述的迦罗瓦计数模式中的平行运算的赫序运算装置,其特征在于,当额外认证数据与密文的数据长度为未知的情况时,该结构还包括另一多任务器,并搭配另一控制信号来做选择。
6.如权利要求4所述的迦罗瓦计数模式中的平行运算的赫序运算装置,其特征在于,该装置提供一种将输入的额外认证数据和密文全视为同一笔数据,然后分为奇偶平行输入的运算模式。
7.如权利要求6所述的迦罗瓦计数模式中的平行运算的赫序运算装置,其特征在于,该装置提供另一种将输入的额外认证数据和密文全视为两笔数据,然后平行输入运算的运算模式。
8.如权利要求4所述的迦罗瓦计数模式中的平行运算的赫序运算装置,其特征在于,其中该两平行运算值具有相同的运算型式。
10.如权利要求4所述的迦罗瓦计数模式中的平行运算的赫序运算装置,其特征在于,其中该三个矩阵向量乘法器是用定义于GF(2k)的三个Mastorvito’s标准基底乘法器。
11.如权利要求4所述的迦罗瓦计数模式中的平行运算的赫序运算装置,其特征在于,其中是通过一个缓存器,并使用一个Z矩阵计算,以及搭配两个控制信号的选择来计算H值与H2值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100087902A CN101499896B (zh) | 2008-01-29 | 2008-01-29 | 迦罗瓦计数模式中的平行运算的赫序方法与结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100087902A CN101499896B (zh) | 2008-01-29 | 2008-01-29 | 迦罗瓦计数模式中的平行运算的赫序方法与结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101499896A CN101499896A (zh) | 2009-08-05 |
CN101499896B true CN101499896B (zh) | 2012-02-29 |
Family
ID=40946789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100087902A Active CN101499896B (zh) | 2008-01-29 | 2008-01-29 | 迦罗瓦计数模式中的平行运算的赫序方法与结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101499896B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111064563B (zh) * | 2019-12-12 | 2023-04-07 | 北京计算机技术及应用研究所 | 一种高效并行gcm实现方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1822020A (zh) * | 2005-02-04 | 2006-08-23 | Sap股份公司 | 传输数据的方法、数据提供和接收设备以及通信系统 |
-
2008
- 2008-01-29 CN CN2008100087902A patent/CN101499896B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1822020A (zh) * | 2005-02-04 | 2006-08-23 | Sap股份公司 | 传输数据的方法、数据提供和接收设备以及通信系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101499896A (zh) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5822970B2 (ja) | 擬似ランダム生成、データ暗号化、およびメッセージ暗号化ハッシングのための暗号化デバイス | |
Li et al. | Differential fault analysis on the ARIA algorithm | |
CN102648600B (zh) | 由定制的掩蔽保护的低复杂度电子电路 | |
US20090080646A1 (en) | Method And Architecture For Parallel Calculating Ghash Of Galois Counter Mode | |
JPH08505275A (ja) | 暗号ストリームを発生させるための装置及び方法 | |
US7970130B2 (en) | Low-latency method and apparatus of GHASH operation for authenticated encryption Galois Counter Mode | |
Stallings | NIST block cipher modes of operation for confidentiality | |
US20170366339A1 (en) | Method of encryption with dynamic diffusion and confusion layers | |
Nara et al. | A scan-based attack based on discriminators for AES cryptosystems | |
US20050169463A1 (en) | Hardware cryptographic engine and hardware cryptographic method using an efficient S-BOX implementation | |
KR100834096B1 (ko) | 고차 전력분석공격에 대응하는 블록 암호 알고리즘aria의 암호화 방법 | |
Abdullah et al. | Security improvement in elliptic curve cryptography | |
Dawood et al. | The new block cipher design (Tigris Cipher) | |
Malik et al. | Designing S-box using tent-sine chaotic system while combining the traits of tent and sine map | |
Buell | Modern symmetric ciphers—Des and Aes | |
Li et al. | Fault analysis study of the block cipher FOX64 | |
Kapoor et al. | Analysis of symmetric and asymmetric key algorithms | |
CN101499896B (zh) | 迦罗瓦计数模式中的平行运算的赫序方法与结构 | |
Gandhi et al. | Cryptographic scheme for digital signals using finite state machines | |
Ledda et al. | Enhancing IDEA algorithm using circular shift and middle square method | |
KR101011264B1 (ko) | 아리아 마스킹 방법 및 이를 이용한 아리아 암호 장치 및방법 | |
KR101131167B1 (ko) | 스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법 | |
JP3557037B2 (ja) | 乱数生成装置及び方法、鍵系列生成装置及び方法、暗号化装置及び方法、並びに復号装置及び方法 | |
Abdulwahed | Chaos-Based Advanced Encryption Standard | |
Karudaiyar et al. | Encryption and Decryption Scheme by Using Finite State Machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |