CN101483743B

CN101483743B - 一种数据存取装置和方法

Info

Publication number: CN101483743B
Application number: CN 200910005535
Authority: CN
Inventors: 周汉良
Original assignee: Sunplus Technology Co Ltd
Current assignee: Sunplus Technology Co Ltd
Priority date: 2009-01-19
Filing date: 2009-01-19
Publication date: 2011-03-30
Anticipated expiration: 2029-01-19
Also published as: CN101483743A

Abstract

本发明实施例公开了一种数据存取装置，用以存取影像画面的数据，包括：第一存储器；第二存储器，所述第一存储器与所述第二存储器的存储容量相同，且所述第一存储器与所述第二存储器用以分别储存所述影像画面中相邻的数据；以及存储控制器，用以提供共享控制信号与共享地址信号给所述第一存储器与所述第二存储器，以及提供多个第一地址信号与多个第二地址信号分别给所述第一存储器与所述第二存储器，存储控制器根据所述共享控制信号中不同的列地址选择脉冲信号、共享地址信号和所述第一地址信号与所述第二地址信号来动态地存取第一存储器与第二存储器。本发明还提供了一种数据存取方法，本发明实施例节约了存储器频宽，提高了存储效率。

Description

一种数据存取装置和方法

技术领域

本发明涉及数据存取技术领域，特别是一种数据存取装置和方法。

背景技术

随着影像编译码技术的进步，对于存储器频宽的需求也越来越高。为了要能够提供足够的存储器频宽，现有技术的通常做法是增加对外部存储器的数据总线的宽度(width of data bus)。一种可行的方式是使用两颗存储器来增加数据总线的宽度，以DDR(Double Data Rate，双通道存储器)为例，把两颗16位(16-bit)的DDR当作一颗存储器来使用，且这两颗DDR会共享所有的控制信号，如RAS(Row Address Strobe，行地址信号)、CAS(ColumnAddress Strobe，列地址信号)、WE(Write Enable，写入启动)与地址信号(Addr[12:0])，两颗DDR之间的连接关系可以参见图1所示。通过图1的连接方式，同时使用双缘频率转换(double transition clocking)技术，可以使得存储器频宽达到64位/周期(64-bit/cycle)。

但是，在处理数字影像译码的过程中，需要使用移动补偿(motioncompensation)技术。如果使用移动补偿技术，数字影像译码的过程中，不会规律地读取外部存储器的数据，还会根据移动向量(motion vector)来决定抓取过去影像的起始位置(start position)。然而，如果起始位置没有对齐外部存储器数据总线的宽度时，就会极大消耗存储器频宽。

以视频编解码技术H.264的视讯压缩标准为例，在处理数字影像译码的过程中，移动补偿技术需要抓取水平13-bytes的数据，但由于此时外部存储器数据总线的宽度为64-bit，所以当移动向量的起始位置未对齐外部存储器数据总线的宽度时，以最差的情况下，存储控制器(memory controller)必须读取外部存储器中24-bytes的数据才能获得所需要的水平13-bytes之数据。如图2所示，如果需要抓取水平的13byte的数据，存储控制器向DDR1和DDR2发送列地址选择脉冲信号以及相应的地址信号来顺序读取图2中的：cas0 (DDR-1)，cas0(DDR-2)；cas2(DDR-1)，cas2(DDR-2)；cas4(DDR-1)，cas4(DDR-2)所示的数据，这个过程极大消耗存储器频宽，同时存储控制器需要将24byte的数据读取完毕，必须花费3个时钟周期。

发明人在实现本发明的过程中，发现现有技术中至少存在如下问题：

虽然现有技术中增加对外部存储器数据总线的宽度后，可以提升存储器的频宽，且对一般规律存取存储器的数据有很大的好处。但是，对于不规律存取外部存储器数据的移动补偿技术而言，会造成大量浪费存储器频宽。

发明内容

有鉴于此，本发明一个或多个实施例的目的在于提供一种数据存取装置和方法，以实现对于不规律存取外部存储器数据的移动补偿技术，能够节约存储器频宽，也能够运用于任何影像译码技术。

为解决上述问题，本发明实施例提供了一种数据存取装置，用以存取影像画面的数据，所述数据存取装置包括：

第一存储器；

第二存储器，所述第一存储器与所述第二存储器的存储容量相同，且所述第一存储器与所述第二存储器用以分别交替储存所述影像画面中相邻的数据；以及

存储控制器，耦接所述第一存储器与所述第二存储器，用以提供共享控制信号与共享地址信号给所述第一存储器与所述第二存储器，以及提供多个第一地址信号与多个第二地址信号分别给所述多个第一存储器与所述多个第二存储器，存储控制器根据所述共享控制信号中不同的列地址选择脉冲信号、共享地址信号和所述第一地址信号与所述第二地址信号来动态地存取所述第一存储器与所述第二存储器。

本发明实施例还提供了一种数据存取方法，包括步骤：

提供具有相同存储容量的第一存储器与第二存储器；

将影像画面中相邻的数据分别交替储存在所述第一存储器与所述第二存储器；

通过存储控制器提供共享控制信号与共享地址信号给所述第一存储器与所述第二存储器，并且提供多个第一地址信号与多个第二地址信号分别给所述第一存储器与所述第二存储器；以及

通过所述存储控制器，根据所述共享控制信号中不同的列地址选择脉冲信号，共享地址信号和所述多个第一地址信号与所述多个第二地址信号来动态地存取所述第一存储器与所述第二存储器。

与现有技术相比，本发明实施例具有以下优点：

本发明实施例通过将影像画面中相邻的数据分别储存在所述第一存储器与所述第二存储器；再通过存储控制器提供共享控制信号与共享地址信号给所述第一存储器与所述第二存储器，并且提供多个第一地址信号与多个第二地址信号分别给所述第一存储器与所述第二存储器；以及通过所述存储控制器，根据所述共享控制信号中不同的列地址选择脉冲信号、共享地址信号和所述第一地址信号与所述第二地址信号来动态地存取所述第一存储器与所述第二存储器。从而实现了：

首先，存储控制器能够根据所述共享控制信号中不同的列地址选择脉冲信号，共享地址信号和所述第一地址信号与所述第二地址信号来动态地存取所述第一存储器与所述第二存储器，从而使得在同一时钟周期内能够从第一存储器和第二存储器读取更多的数据，从而节约了存储器频宽。

其次，由于存储控制器不像现有技术中那样，完全共享地址接脚或完全不共享地址接脚，从而节省存储控制器的焊垫个数。

最后，可以根据实际需要，选择第一地址信号和第二地址信号的个数，以决定一个时钟周期内存取第一存储器和第二存储器的动态范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1所示，是现有技术中存储控制器与两颗存储器的连接关系框图；

图2所示，是现有技术中读取水平方向数据的示意图；

图3所示，为本发明实施例的数据存取装置300的框图；

图4所示，为本发明实施例的数据存取装置300读取第一存储器301与第二存储器303单行数据的示意图；

图5-7所示，为本发明实施例的数据存取装置300读取第一存储器301与第二存储器303的多行多列数据的示意图；

图8所示，为本发明实施例的数据存取方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图3所示为本发明实施例的数据存取装置300的框图。请参照图3，数据存取装置300包括第一存储器301、第二存储器303，以及存储控制器305。第一存储器301与第二存储器303的存储容量相同，前述第一存储器301与第二存储器303可以为SDRAM(Synchronous Dynamic random access memory，同步动态随机存储器)、DDR、DDR2，或DDR3，图3中以存储容量为256Mbit的16-bit的DDR为例，在实际运用中，但并不以此为限。

存储控制器305耦接第一存储器301与第二存储器303，用以提供多个共享控制信号，可以包括行地址选择脉冲(row address strobe，RAS)信号、列地址选择脉冲(column address strobe，CAS)信号、写入致能(write enable，WE)信号等，与多个共享地址信号Addr[12:6][0]给第一存储器301与第二存储器303，并且分别提供多个第一地址信号Addr1[5:1]与多个第二地址信号Addr2[5:1]给第一存储器301与第二存储器303，用于动态存取第一存储器301与第二存储器303。若存储控制器有N根地址接脚(Address pin)，则可以分开其中的1～N-1根地址接脚给不同的存储器，即至少共享一根地址接脚，而不像现有技术中那样，完全共享地址接脚或完全不共享地址接脚。若以16bit256Mbit DDR为范例，可以分开地址接脚Addrr[5:1]给两颗不同的DDR使用，其余的地址接脚Addr[12:6][0]还是由两颗DDR共享，从而节省存储控制器的焊垫(pad)个数。第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]的个数是相等的，而且，第一地址信号和第二地址信号的个数可以根据实际设计需求来决定。第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]的个数将会决定存储控制器305在一个时钟周期(clock cycle)存取第一存储器301与第二存储器303的动态范围(dynamic range)。在实际运用中，其有益效果在于，存储控制器305便会依据第一地址信号或第二地址信号动态范围，而任意分别存取第一存储器301与第二存储器303内不同地址的数据。

在本实施例中，由于第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]的个数为5个，所以存储控制器305于一时钟周期存取第一存储器301与第二存储器303的动态范围则为256-bytes(2⁵*8)。另外，若第一地址信号Addr1与第二地址信号Addr2的个数为6个的话，存储控制器305于一时钟周期存取第一存储器301与第二存储器303的动态范围则为512-bytes(2⁶*8)，对于本发明所属领域的技术人员而言，当第一地址信号和第二地址信号的个数发生变化时，其一时钟周期内能够存取的动态范围可以依此类推。

根据本发明实施例一，第一存储器301与第二存储器303可以各自拥有部分自己的地址信号，亦即第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]，而且也会拥有相同的共享地址信号Addr[12:6][0]与共享控制信号(RAS、CAS、WE)，这与现有技术中所有的控制信号(RAS、CAS、WE)与地址信号(Addr[12:0])皆为共享的状态，形成了明显的不同。

图4所示为本发明实施例数据存取装置300读取第一存储器301与第二存储器303的单行(single line)数据的示意图。请一并参照图3与图4，由现有技术可知，在H.264的视讯压缩标准规格下处理数字影像译码的过程中，移动补偿(motion compensation)技术常需要抓取水平13-bytes的数据，而且当移动向量(motion vector)的起始位置未对齐外部存储器(亦即两颗16-bitDDR)之数据总线的宽度时，以最差的情况下，存储控制器必须读取外部存储器内的24-bytes的数据才能获得所需要的水平13-bytes之数据。在此条件下，不但会消耗极大多数的存储器频宽，且存储控制器还必须花费3个时钟周期 (clock cycle)才能读取完毕。

然而，本发明实施例的数据存取装置300的存储控制器305此时仅需同时发送不同的CAS信号以及第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]，那么就仅需要花费2个时钟周期的时间来读取第一存储器301与第二存储器303内的16-bytes的数据，既可来获得所需要的水平13-bytes之数据。具体可以参考图4中，只需要读取cas0(DDR-2)；cas2(DDR-1)，cas2(DDR-2)；cas4(DDR-1)所示的数据即可，如此一来，不但可以节省存储器频宽，而且更可以缩减存储控制器305读取第一存储器301与第二存储器303的时间，以提升存储控制器本身的使用率(utilization)。

当然，上述实施例仅为本发明数据存取装置300读取第一存储器301与第二存储器303之单行数据的例子，以下将结合其他实施例，更进一步说明本发明的技术方案。

图5所示为本发明实施例的数据存取装置300读取第一存储器301与第二存储器303之多行多列数据的示意图。请一并参照图3与图5，由图5可清楚看出为移动补偿的范围(13*9)，且移动向量的起始位置SP并未对齐第一存储器301与第二存储器303之数据总线的宽度。所以，参考现有技术中的说明，如果使用传统架构的存储控制器，就必须读取9次外部两颗存储器内的24-bytes的数据，而且还要历经整整27个时钟周期才能将移动补偿之范围内的数据读取完毕。

然而，本发明实施例之数据存取装置300的存储控制器305此时仅需同时发送不同的CAS信号以及第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]，那么就仅仅只需要经过18个时钟周期的时间，就可以将移动补偿之范围内的数据读取完毕。本发明实施例其中，粗框MC内所标示的1’～18’为存储控制器305读取的顺序。R1代表第一存储器301。R2代表第二存储器303。R1与R2后所标记的数字1～31分别为第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]所定义的地址。

在实际运用中，如果移动补偿的范围越大，本发明实施例所节省的存储器频宽与读取时间的技术效果就更加明显。更值得一提的是，由于第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]的个数为5个，所以存储控制器305于一时钟周期存取第一存储器301与第二存储器303的动态范围则为256-bytes(2⁵*8)，亦即64(pixel)×4(line)的区域。如此一来，存储控制器305便可据以于一时钟周期任意存取第一存储器301与第二存储器303内不同地址的数据。

本发明实施例中，为了要让存储控制器305能于一时钟周期任意存取第一存储器301与第二存储器303内不同地址的数据，本发明实施例将一影像画面之相邻的数据分别储存在第一存储器301与第二存储器303内，即如图5所示那样。

也正是因为如此，存储控制器305便可以在一个时钟周期内同时读取第一存储器301与第二存储器303内不同地址且相邻的数据，例如：R1 8与R29，R1 9与R2 10...等(方式1)。另外，存储控制器305更可以在一个时钟周期内，同时读取第一存储器301与第二存储器303内不同地址且不相邻的数据，例如：R1 8与R2 13，R2 9与R1 24...等(方式2)。也就是说，存储控制器305只需要在18个时钟周期的时间，依据所述2种读取的方式将移动补偿之范围内的所有数据读取完毕即可。

再者，图6所示为本发明另一实施例的数据存取装置300读取第一存储器301与第二存储器303之多行多列数据的示意图。请一并参照图3与图6，由图6可清楚看出为移动补偿的范围(9*9)，且移动向量的起始位置SP’并未对齐第一存储器301与第二存储器303数据总线的宽度。所以，如果使用现有技术中的传统架构的存储控制器，就必须读取9次外部两颗存储器内的16-bytes的数据，且还要历经整整18个时钟周期才能将移动补偿之范围内的数据读取完毕。

然而，本发明实施例数据存取装置300的存储控制器305此时仅需同时发送不同的CAS信号以及第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]，那么就只需要使用14个时钟周期的时间就可以将移动补偿范围内的数据读取完毕。本发明实施例中，粗框MC’内所标示的1’～14’为存储控制器305读取的顺序。R1代表第一存储器301。R2代表第二存储器303。 R1与R2后所标记的数字分别为第一地址信号Addr1[5:1]与第二地址信号Addr2[5:1]所定义的地址。

除此之外，上述本发明实施例之移动补偿的范围皆属于一个完整的区域，例如图5所绘示的粗框MC与图6所绘示的粗框MC’，但是依据本发明的核心思想，其具有运用不不受图5、图6所示实施方式的限制，本发明的另一实施例中，移动补偿的范围可以是分散的，即如图7所示那样，此时存取控制器使用交叉读取方式从第一存储器和第二存储器读取数据。

基于上述，本发明实施例之数据存取装置300不仅仅可以水平任意存取第一存储器301与第二存储器303的数据，且其更可以垂直任意存取第一存储器301与第二存储器303的数据。

另外，所述数据存取装置300可以控制第一存储器与第二存储器以先后顺序交替储存所述影像画面之第(4K+1)与第(4K+4)水平每M-bytes的数据，M为正整数，K为自然数。所述数据存取装置300还可以控制所述第一存储器与所述第二存储器以先后顺序交替储存所述影像画面之第(4K+2)与第(4K+3)水平每M-bytes的数据。所述数据存取装置300还可以控制所述第一存储器更储存所述影像画面之奇数垂直第(4k+1)的M-byte与第(4k+4)的M-bytes的数据，而所述第二存储器更储存所述影像画面之偶数垂直第(4k+2)的M-byte数据与第(4k+3)的M-byte的数据。

通过这种方式，本发明实施例的数据存取装置300在搭配现今任一影像译码技术，例如H.264译码技术、MPEG-2 HD译码技术以及VC-1译码技术至少其中之一，确实可以在影像译码的过程中，达到节省存储器频宽以及缩减存储控制器305对第一存储器301与第二存储器303进行存取之时间的技术效果。

至此，依据上述所揭示的内容，以下公开一种数据存取方法。图8绘示为本发明一实施例之数据存取方法的流程图。请参照图8，本发明实施例之数据存取方法包括下列步骤：

801、提供存储容量相同的第一与第二存储器。于本发明实施例中，所述第一与第二存储器例如可为SDRAM、DDR、DDR2，或DDR3。

803、将一影像画面中相邻的数据分别储存在第一存储器与第二存储器，即如图5所示那样，但并不限制于此。

805、通过存储控制器提供共享控制信号与共享地址信号给第一存储器与第二存储器，并且提供多个第一地址信号与多个第二地址信号分别给第一存储器与第二存储器。于本发明实施例中，所述共享控制信号例如至少包括RAS信号、CAS信号，以及WE信号等。

807、通过存储控制器根据不同的CAS信号以及第一地址信号与第二地址信号来动态地存取第一与第二存储器。本发明实施例中，所述多个第一与第二地址信号的个数相等，且所述多个第一与第二地址信号的个数将会决定存储控制器于一时钟周期存取所述第一与第二存储器的动态范围。如此一来，存储控制器便会依据所述动态范围而任意存取所述第一与第二存储器内不同地址的数据。

本发明实施例之数据存取方法可以搭配任一影像译码技术，例如包括H.264译码技术、MPEG-2 HD解码技术，以及VC-1译码技术至少其中之一，可以达到在影像译码的过程中，节省存储器频宽以及缩减存储控制器对第一存储器与第二存储器进行存取的时间。

综上所述，本发明所提出的数据存取装置与方法主要是用以增加存储器频宽的两颗存储器可以各自拥有部分各自的地址信号，不是像现有技术那样通过共享的架构的方式来增加存储器的频宽。并且，再加上将影像画面中相邻的数据储存在不同的存储器，以于动态范围内让存储控制器可以任意存取存储器中不同位置的数据。因此，本发明所提出的数据存取装置与方法可以应用于现有的任何一种影像译码技术，例如H.264译码技术、MPEG-2 HD译码技术或VC-1译码技术，不但可以解决现有技术中所存在的存储器频宽浪费的技术问题，还可以缩减存储控制器对存储器进行存取的时间。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，以执行本发明各个实施例所述的方法。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种数据存取装置，用以存取影像画面的数据，其特征在于，所述数据存取装置包括：

第一存储器；

第二存储器，所述第一存储器与所述第二存储器的存储容量相同，且所

述第一存储器与所述第二存储器用以分别交替储存所述影像画面中相邻的数

据；以及

存储控制器，耦接所述第一存储器与所述第二存储器，用以提供共享控制信号与共享地址信号给所述第一存储器与所述第二存储器，以及提供多个第一地址信号与多个第二地址信号分别给所述第一存储器与所述第二存储器，存储控制器根据所述共享控制信号中不同的列地址选择脉冲信号、共享地址信号和所述多个第一地址信号与所述多个第二地址信号来动态地存取所述第一存储器与所述第二存储器。

2.如权利要求1所述的数据存取装置，其特征在于，所述多个第一地址信号与所述多个第二地址信号的个数相同。

3.如权利要求2所述的数据存取装置，其特征在于，根据所述多个第一地址信号与所述多个第二地址信号的个数，决定所述存储控制器在一个时钟周期中存取所述第一存储器与所述第二存储器的动态范围。

4.如权利要求3所述的数据存取装置，其特征在于，所述存储控制器依据所述动态范围而存取所述第一存储器与所述第二存储器中不同地址的数据。

5.如权利要求1所述的数据存取装置，其特征在于，所述共享控制信号还包括：

行地址选择脉冲信号与写入使能信号。

6.如权利要求1所述的数据存取装置，其特征在于，所述第一存储器与所述第二存储器以先后顺序交替储存所述影像画面水平方向的第(4K+1)的M-byte与第(4K+4)的M-byte的数据，M为正整数，K为自然数。

7.如权利要求1所述的数据存取装置，其特征在于，所述第一存储器与所述第二存储器以先后顺序交替储存所述影像画面水平方向的第(4K+2)的M-byte与第(4K+3)的M-byte的数据，M为正整数，K为自然数。

8.如权利要求7所述的数据存取装置，其特征在于，所述第一存储器还储存所述影像画面奇数垂直方向的第(4k+1)的M-byte与第(4k+4)的M-byte的数据，所述第二存储器还储存所述影像画面偶数垂直方向的第(4k+2)的M-byte数据与第(4k+3)的M-byte的数据，M为正整数，k为自然数。

9.如权利要求8所述的数据存取装置，其特征在于，所述动态存取是存储控制器以交叉读取方式读取第一存储器和第二存储器。

10.一种数据存取方法，其特征在于，包括步骤：

提供具有相同存储容量的第一存储器与第二存储器；

11.如权利要求10所述的数据存取方法，其特征在于，所述多个第一地址信号与所述多个第二地址信号的个数相同。

12.如权利要求11所述的数据存取方法，其特征在于，所述多个第一地址信号与所述多个第二地址信号的个数决定该存储控制器在一个时钟周期中存取该第一存储器与该第二存储器的动态范围。

13.如权利要求12所述的数据存取方法，其特征在于，所述存储控制器依据该动态范围存取所述第一存储器与所述第二存储器中不同地址的数据。

14.如权利要求10所述的数据存取方法，其特征在于，所述共享控制信号还包括：

行地址选择脉冲信号与写入使能信号。

15.如权利要求10所述的数据存取方法，其特征在于，所述第一存储器与所述第二存储器以先后顺序交替储存该影像画面水平方向的第(4K+1)的M-byte与第(4K+4)的M-byte的数据，M为正整数，K为自然数。

16.如权利要求10所述的数据存取方法，其特征在于，所述第一存储器与所述第二存储器以先后顺序交替储存该影像画面水平方向的第(4K+2)的M-byte与第(4K+3)的M-byte的数据，其中M为正整数，K为自然数。

17.如权利要求16所述的数据存取方法，其特征在于，所述第一存储器还储存该影像画面奇数垂直第(4k+1)的M-byte与第(4k+4)的M-byte的数据，而所述第二存储器还储存所述影像画面偶数垂直方向的第(4k+2)的M-byte数据与第(4k+3)的M-bytes的数据，k为自然数。

18.如权利要求17所述的数据存取方法，其特征在于，所述动态存取是存储控制器以交叉读取方式读取所述第一存储器与所述第二存储器。