CN101473285A - 平衡负载之间的功耗的方法 - Google Patents

平衡负载之间的功耗的方法 Download PDF

Info

Publication number
CN101473285A
CN101473285A CNA2007800224015A CN200780022401A CN101473285A CN 101473285 A CN101473285 A CN 101473285A CN A2007800224015 A CNA2007800224015 A CN A2007800224015A CN 200780022401 A CN200780022401 A CN 200780022401A CN 101473285 A CN101473285 A CN 101473285A
Authority
CN
China
Prior art keywords
load
output voltage
deviation
voltage
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800224015A
Other languages
English (en)
Inventor
S·艾尔特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101473285A publication Critical patent/CN101473285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

提供了平衡第一负载和至少一个第二负载之间的功耗的方法，其中第一负载和所述至少一个第二负载连接到电源，并且其中该方法包括确定电源的实际输出电压相当于其希望的电压的偏差的步骤，其中这些偏差由于所述至少一个第二负载中的任何一个的幅度变化而造成。该方法还包括调控第一负载直到所述实际输出电压相当于所述希望的电压以便补偿所述幅度变化的步骤。第一负载优选地由于处理器而造成。因此，调节处理器的第一负载以便补偿第二负载的变化。优选地，通过调节处理器的时钟频率来调节处理器负载。依照本发明的方法是特别有利的，因为所述处理器本身是所述设备的消耗装置，并且从而对于负载补偿没有浪费能量，因为不需要仅用于负载补偿的额外部件。

Description

平衡负载之间的功耗的方法
技术领域
本发明总体上涉及平衡负载之间的功耗的方法，并且特别涉及以种平衡其中一个负载由处理器引起的负载之间的功耗的方法。在其他方面中，本发明涉及电子设备以及包含用于执行依照本发明的方法的指令的计算机程序产品。
背景技术
DC电源通常用来向诸如集成电子电路之类的电子电路供应电能。电池是这种DC电源的一个实例。现实世界的DC电源是非理想电源。由电源供电的部件所施加的负载的变化由电源的非理想性而引起输出电压的偏差。这些偏差也称为波纹(ripple)。这样的波纹可能在模拟电路中造成干扰，该干扰可能导致系统的性能退化或者甚至导致系统的失灵或故障。因此，电压调控器和/或DC/DC转换器用来减少电源输出电压中的波纹。这些电路例如通过电压调控器的压降或者通过DC/DC转换器的低转换效率消耗能量，并且需要在这些电路中不实现其他功能的有源或无源部件。然而，因为为了延长电池的寿命，应当节省尽可能多的能量，所以在高度集成以及低功率电子设备中，例如在便携式/可变的电池操作的装置(例如助听器)中，不希望使用用于负载调控以及用于降低输出电压的偏差的其他有源或无源部件。
WO2005/125012描述了一种用于控制集成电路中的电压的电路装置和方法，其中监视至少一个电气隔离的电路区域的至少一个工作参数并且局部地控制可变电阻器装置的电导率以便基于所述至少一个受监视工作参数来单独地为所述至少两个电气隔离的电路区域中的每一个调节电源。上面引用的文献提出的方法的一个缺点在于，需要额外的可变电阻器，其电阻经过调节以便补偿电源中的任何变化。特别是在低功率系统中，电阻器浪费掉相对较大数量的能量，这导致电源寿命的降低。
因此，需要一种平衡负载之间的功耗的改进的方法，需要一种用于平衡功耗的改进的电子设备，需要一种包含指令的计算机程序产品，其用于执行平衡负载之间的功耗的方法。
发明内容
依照本发明的一个实施例，提供了平衡(balancing)第一负载和至少一个第二负载之间的功耗的方法，其中第一负载和所述至少一个第二负载连接到电源，并且其中该方法包括确定电源的实际输出电压相对于其希望的电压的偏差的步骤，其中这些偏差由于所述至少一个第二负载中的任何一个的幅度变化而造成。该方法还包括调控第一负载直到所述实际输出电压相当于所述希望的电压以补偿所述幅度变化的步骤。
第一负载的调控基于电源的实际输出电压相对于其希望的电压的偏差的在先确定。于是，改变第一负载的幅度，使得由任何其他负载的变化造成的实际输出电压的偏差得到补偿。第一负载由电源上的第一装置施加。第一装置通常实现包括第一负载和所述至少一个第二负载的电子系统中的特定功能。因此，通过响应于另一个负载的幅度变化来调节第一装置的第一负载实现了负载平衡。任何仅仅用来补偿任何负载中的任何变化的额外部件是不需要的。因此，不存在能量的浪费。
依照本发明的一个实施例，该方法还包括如果将第一负载调控到其极限则调控辅助负载的步骤，其中辅助负载仅在辅助负载用于调控时被接通并且仅从电源获取能量。由于第一装置而造成的第一负载可以仅在一定范围内进行调节。当已经采用了第一负载的全部调控范围时，则将辅助负载用于进一步的调控以便完全补偿和抑制实际输出电压的偏差。这是特别有利的，因为虽然能量被浪费，但是可以补偿第二负载的大的变化，所述变化不可能通过仅仅调控第一负载来完全补偿。
依照本发明的一个实施例，如果实际输出电压的偏差超过给定第一阈值或者未达到(undershoot)给定的第二阈值，则调控第一负载。所述希望的电压永远也不会完全达到。因此，实际输出电压相对于所述希望的电压总存在小的波动。可以设置第一阈值和第二阈值以便定义某个范围，在该范围内实际输出电压的偏差不导致调控第一负载以补偿第二负载的任何变化。实际上，第一阈值和第二阈值内的这些波动甚至可能不来源于所述至少第二负载的变化。仅当这些偏差超过由第一阈值和第二阈值围绕所述希望的输出电压设置的范围时，才启动对第一负载的调控。
依照本发明的一个实施例，随着时间监视电源的实际电压并且在该实际输出电压偏离所述希望的电压时检测这些偏差。因此，测量电源的实际输出电压，并且根据该实际输出电压与所述希望的电压的比较来确定所述偏差。
依照本发明的一个实施例，输出电压由A/D转换器转换到数字域，并且通过将该数字化的瞬时输出电压与所述希望的电压进行比较来检测所述偏差。
依照本发明的一个实施例，所述希望的电压由输出电压的平均值给出。如上所述，电源可以是降级的电池。因此，输出电压将随着电池的使用寿命的增加而稍微降低。因此，有利的是确定电池的平均输出电压并且使用该平均输出电压作为所述希望的电压。可替换地，该希望的电压可以由电路设计者来设定。这在电路由不降级的DC电源供电时是特别有利的。这种电源的一个实例是AC/DC变压器。
依照本发明的一个实施例，将所述偏差馈送到控制环中，所述控制环调控第一负载以及可选地调控辅助负载，直到实际输出电压相当于所述希望的电压。
依照本发明的一个实施例，第一负载由处理器引起，其中处理器指令的执行由参考信号来控制，其中该参考信号由噪声整形器(noiseshaper)的输出信号来控制，其中噪声整形器的输入信号由控制环来控制。噪声整形器是公知的装置。噪声整形器的输入信号通常是处于该噪声整形器的输入范围内的数字值。过采样(over-sampled)输出信号，至少时间平均上，以更少的比特反映了输入信号。
1比特噪声整形器的1比特输出信号可以用来使能并且保持处理器指令的执行，或者可替换地，用来对处理器时钟信号进行选通(使能并且保持)，其决定处理器的执行频率。结果，有效的处理器执行频率变得更小。处理器时钟频率的变化引起处理器的负载变化。因此，通过正确地选择噪声整形器的输入信号，噪声整形器产生据此可以控制和调节处理器时钟信号的输出信号。结果，处理器的负载可以以能够补偿其他负载的变化的方式来改变。
利用多比特噪声整形器，所述输出信号可以用来例如通过在具有不同频率的多个参考时钟信号之间选择处理器时钟信号或者通过将单个参考时钟信号除以或乘以响应于噪声整形器输出信号的变化的可变因子，来控制处理器的执行频率。
依照本发明的一个实施例，处理器负载可通过改变噪声整形器的输入信号来改变，其中控制环调节噪声整形器的输入信号，使得电源的实际输出电压对应所述希望的电压。所述输出信号可以通过所述输入信号来调节。因此，处理器负载可以通过改变输入信号来调控，因为处理器负载可以通过处理器的执行频率来调节。于是，控制环可以响应于偏差的检测来确定适当的输入信号，并且相应地调控处理器负载。
依照本发明的一个实施例，输出电压的偏差表现出周期模式。该偏差可能由周期性发生的负载变化而产生。
依照本发明的一个实施例，提供了周期的时隙序列，其中所述时隙序列的每个时隙都具有可配置的长度，其中所述时隙序列的周期等于所述偏差的模式的周期，其中所述时隙序列与所述周期模式同步，其中通过使用Δ-∑(delta sigma)调制器根据实际输出电压的测量结果产生数字表示，并且其中为每个时隙确定平均偏差或平均电压。
依照本发明的一个实施例，为每个时隙确定输出电压相对于平均输出电压的偏差。实际输出电压或者可替换地所述偏差可以用作Δ-∑调制器的输入信号。该Δ-∑调制器产生相当于1比特的比特流的数字表示。该数字表示反映了所述输入信号。该数字表示可以例如通过对不同时隙中的逻辑“1”比特进行计数来检测。因此，确定出每个时隙期间的平均输出电压的平均偏差的数字表示。
依照本发明的一个实施例，通过使用相应的平均偏差或者通过使用平均电压来为每个时隙确定特定时隙的负载补偿值。这些特定时隙的负载补偿值对应于从时隙到时隙必须改变的处理器负载的量，用以补偿所述至少一个第二负载中的任何变化。由于平均偏差是通过使用Δ-∑调制器为每个时隙确定的，因而控制环可以确定特定时隙的负载补偿值，这些负载补偿值与相应时隙开始时必须改变的处理器的量相应。
依照本发明的一个实施例，特定时隙的负载补偿值由控制环确定，其中控制环为每个特定时隙的负载补偿值确定用于噪声整形器的特定时隙的输入信号，其中输入信号在相应的时隙期间提供给噪声整形器的输入端，其中噪声整形器的相应的输出信号用来控制并且调节处理器的执行频率。
依照本发明的一个实施例，所述偏差通过使用模型来确定。
在另一个方面中，本发明涉及用于平衡第一负载和至少一个第二负载之间的功耗的电子设备，所述第一负载和所述至少一个第二负载连接到电源，其中该电子设备包括用于确定电源的实际输出电压相对于其希望的电压的偏差的装置，其中这些偏差由于所述至少一个第二负载中的任何一个的幅度变化而造成。该电子设备还包括用于调控第一负载直到所述实际输出电压等于所述希望的电压以补偿所述幅度变化的装置。
依照本发明的一个实施例，第一负载由于处理器引起，其中第一负载可以通过改变处理器时钟频率来控制。
在另一个方面中，本发明涉及用于平衡第一负载和至少一个第二负载之间的功耗的计算机程序产品。
本发明的这些和其他方面根据下文描述的实施例将变得甚至更加清楚明白，并且将参照这些实施例来进行阐述。
附图说明
在下文中，将仅通过举例的方式参照附图来更加详细地描述本发明的优选实施例，其中：
图1示出了电子设备的框图，
图2绘出了示出由依照本发明的方法执行的基本步骤的流程图，
图3示出了电子设备的框图，
图4示出了电子设备的框图，
图5示出了电子设备的框图，
图6示出了用于基于功率模型进行负载控制的装置，以及
图7示出了两个用于调节处理器的时钟频率的电子设备的框图。
具体实施方式
图1示出了电子设备100的框图。电子设备100包括电源102、第一装置104、第二装置106以及微处理器108。电源102经由电气连接118和120向第一装置104提供实际电压110，所述第一装置104对电源102施加第一负载114。电源102经由电气连接122和124向第二装置106提供实际输出电压110，所述第二装置106对所述电源施加第二负载116。在这里描述的实例中，第一装置104和第二装置106并联连接到电源102。然而，本发明的范围不应当限于这种布置，因为依照本发明的方法也可以用于第一装置104和第二装置106串联连接的情况中。
在电子设备100的启动期间或之后，微处理器108执行例如从图1中未示出的存储器中加载的计算机程序产品126。计算机程序产品126能够监视电源102的实际输出电压110并且还能够控制和调节第一装置104的第一负载114。
在操作中，计算机程序产品126确定电源的实际输出电压的偏差128。这些偏差128由于第二负载116的幅度变化而产生。为了补偿这些偏差，调节第一负载114，直到该实际输出电压110对应于希望的电压112。电源102的输出电压的偏差128由负载变化造成，并且也称为波纹。这些波纹可以理解为电源的DC输出信号中的不希望的AC分量。依照本发明的方法是特别有利的，因为它允许通过调节第一负载114的幅度来补偿由第二负载116的幅度变化引起的波纹，从而不必采用浪费能量的额外负载。
如图1所示，微处理器108可以是电子设备100的单独的单元。在本发明的优选实施例中，第一装置104本身是微处理器。因此，计算机程序产品126可以直接由第一装置104执行。在后续的附图中，详细地描述了用于确定电压源中的偏差并且用于响应于第二负载116的变化而进一步调控/调节第一负载114的控制环的各种实施例。
当然，依照本发明的方法并不仅仅限于图1中绘出的两个负载。一般而言，存在多个向其提供来自电源102的能量的负载。无论何时所述多个负载中的负载以引起电源的实际输出电压的偏差的方式变化，则相应地调节第一负载114。
图2示出了由依照本发明的方法执行的基本步骤的流程图。在步骤200中，确定电源的实际输出电压相对于其希望的电源的偏差。在步骤202中，调控第一负载，直到实际输出电压相当于所述希望的电压，从而补偿造成所述偏差的所述至少一个第二负载的幅度变化。
图3示出了电子设备300的框图。电子设备300包括DC电源302(例如电池)、处理器304、能量消耗装置306、辅助装置308以及控制环310。电源302向处理器304和能量消耗装置306提供电能。辅助装置308可以经由控制环310来打开/关闭。因此，它仅在打开时从电源302处吸取电能。处理器304、能量消耗装置306以及辅助装置308向电源302施加了负载。能量消耗装置306的负载变化引起电源302的希望输出电压的偏差。
控制环310实际上执行步骤：确定所述实际输出电压的偏差，这由控制环的第一功能312给出；以及调控处理器负载或者辅助装置的负载，这由控制环的第二功能314给出。
由控制环的第一功能312确定的偏差可以分为两个主要的类别。第一类偏差为由于能量消耗装置306施加的负载的偶然或瞬时变化而引起的偏差。第二类偏差为由于能量消耗装置306的负载的周期变化而引起的偏差。
在下文中，讨论通过控制环310确定所述输出电压中的第一类偏差/波纹。电源302的实际输出电压被监视。此外，还检测该实际输出电压何时超过关于所述希望的电压的给定上阈值或下阈值。该阈值可以依照允许的波纹容限来限定，并且所述希望的电压可以相当于平均输出电压。这些电压偏差可以通过使用通用A/D转换器连续地跟踪电源电压来测量。然后，可以在数字域中或者通过计算机程序计算所述平均输出电压(所述希望的输出电压)，并且可以通过超过给定裕量的实际输出电压相对于平均电压的比较来确定这些偏差。
可替换地，包括比较器的模拟电路可以用于检测实际输出电压。于是，可以通过使用该比较器将实际输出电压与平均输出电压进行比较。比较器的输出因而表示电源电压是否在所述上阈值和下阈值设定的相对于平均电压的给定界限(margin)之上、之内或者之下。
用来调控和调节处理器304的负载以及可选地调控和调节辅助装置308的控制环的第二功能314可以通过使用测量的并且数字化的偏差的软件部件实现如下。当电源电压超过最低阈值时，立即减小负载补偿，直到它处于由第一阈值和第二阈值设定的界限之内。当电源电压超过最低阈值时，立即增大负载补偿。当偏差处于界限之内时，那么可以缓慢地调节负载补偿，使得实际电压相当于所述希望的电压。
如前所述，处理器304的负载可以通过调节处理器的时钟频率来调控。然而，其中可以控制处理器负载的范围受限于：
-由实时处理要求决定的最小负载/频率，以及
-处理器的最大工作频率。
所述最小负载/频率可以在设计时间静态地确定或者基于计算的处理器活动动态地确定。在时间/严格处理与后台处理之间可以进行区分。如果达到了处理器的边界，那么控制环310激活辅助装置308。辅助装置308如上所述施加额外的负载。辅助装置308可以例如实现为电流DAC，包括一串可以单独地使能的漏极电流。每个漏极的电流消耗增大到2的幂的倍数，从而总的漏极电流(负载)与所施加的二进制值成比例。
在下文中，讨论输出电压中第二类偏差/波纹的确定。如前所述，第二类偏差由周期性负载变化造成，并且因而当随着时间监视时，这些偏差本身表现出周期性模式。图4示出了电子设备的框图，其可以被使用(并且替换图3中的控制环310)以便确定输出电压的偏差，调节处理器的负载，并且如果需要的话，也调节所述辅助装置的负载。
电子设备400包括定时序列发生器402、1比特A/D转换器414、控制环404、寄存器410和412以及包括LPF0 426、LPF1 428、......、LPFn 430的多个低通滤波器。
定时序列发生器402与电源输出电压408的周期性变化同步。定时序列发生器402提供(N+1)个可编程寄存器P0 420、P1 422、......、Pn 424。定时序列发生器402的寄存器构成周期性时隙序列，其中每个时隙对应一个寄存器，并且其中每个时隙具有可配置和预定义的长度。时隙的数量和每个时隙的长度可以例如由电子设备400的设计者决定。所述时隙序列的周期对应于输出电压408的变化的周期，因为定时序列发生器402被周期性输出电压408同步。定时序列发生器402的寄存器是逐个来处理的。在每个寄存器的末端，产生样本事件450用来触发控制环404以及从而处理器416和辅助装置412的调节。
1比特A/D转换器414是∑-Δ转换器。它接收电源输出电压408的测量并且将其转换成1比特的比特流406。比特流406在每时隙基础上分派给低通滤波器LPF0 426、LPF1 428、......、LPFn 430。得到的低通滤波器输出相当于相应时隙期间的输出电压408的平均电压。每个平均电压O0 432、O1 434、......、On 436代表时隙P0-Pn给定的相应时间间隔内输出电压408的平均输出电压的数字化。平均电压O0 432、O1 434、......、On 436由控制环404使用，以便确定所需的处理器负载补偿值PL0 438、PL1 440、......、PLn 442。控制环404还在每时隙基础上确定辅助装置418所需的补偿值AL0 444、AL1446、......、ALn 448。如果负载补偿可以仅仅通过调节处理器负载来完全实现，那么在相应时隙内用于辅助负载的负载补偿值将被设置为0。处理器负载补偿值PL0 438、PL1 440、......、PLn 442以及补偿值AL0 444、AL1 446、......、ALn 448可以在寄存器410和412上存储以及更新。这些负载补偿值涉及处理器416和辅助装置418在相应时隙期间必须改变的值，以便补偿另一个负载的变化。此外，将负载补偿值分配给处理器416和辅助装置418。
在一个可替换实施例中，A/D转换器414直接接收所述实际输出电压相对于平均电压的偏差。然后，如上所述，分派并且进一步处理比特流406。于是，平均电压O0 432、O1 434、......、On 436表示相对于平均电源电压的平均偏差。然后，控制环可以根据这些平均偏差来确定处理器416和辅助装置418所需的补偿值。
图5示出了电子设备500的框图。电子设备500包括电源502、处理器504以及能量消耗装置506。该电子设备还包括用于控制处理器504的负载的装置508。处理器负载受到控制以便补偿由于能量消耗装置506的负载变化而引起的电源输出的任何偏差。已知能量消耗装置506的负载是确定的并且可预测的。处理器504(以及图5中未示出的辅助装置)的前馈控制可以通过使用电源负载估计功率模型510来施加。这种功率模型510的最简单的实现方式包括当使能特征时将特征映射到所需的附加功率。图6示出了用于平衡处理器612和辅助装置614的负载的电子设备600的框图，其中所述负载平衡基于功率模型。该电子设备还包括定时序列发生器602以及寄存器604、606和608。
考虑系统具有周期性激活一组使能功能610，其包括由寄存器604给定的功能EN0 622、EN1 624、......、ENn 628。功能的激活是通过定时序列发生器602给定的相应时隙P0 616、P1 618、......、Pn 620来触发的。因此，在每个时隙期间，寄存器604使能不同的功能组EN0 622、EN1 624、......、ENn 628。当使能(enable)这些功能时，可以确定或测量附加的功率。然后，所述附加的功率可以用来确定必须施加到处理器612上以便补偿从电压源吸取的附加功率的负载变化。然后，可以在处理器负载补偿值PL0 630、PL1 632、......、PLn 634以及辅助负载值AL0 636、AL1 638、......、ALn 640之间分发这样确定的用于所需负载补偿的值。这样，负载补偿值可以存储在相应寄存器606和608中，并且这些值可以在相应的时隙期间施加到处理器612和相应地施加到辅助装置614。
图7示出了两个电子设备700和702的框图。这两个设备700和702用于调节处理器704的时钟频率。每个设备700和702包括处理器704、信号发生器706、1比特噪声整形器708、逻辑覆盖(override)门710以及参考时钟714。设备700还包括时钟选通控制器712。
如前所述，控制环(图7中未示出)用于确定用来改变处理器的负载的负载补偿值。每个负载补偿值可能与可由控制环控制的输入信号发生器产生的输入信号706有关。输入信号706用作噪声整形器的输入，其运行在参考时钟714传递的参考频率下。噪声整形器的输出信号为比特流718。该比特流718用作逻辑覆盖门(logic overridegate)710的输入。
逻辑覆盖门710用来在需要的情况下通过覆盖信号720覆盖所述比特流。处理器704可以例如是处理器子系统的一部分，所述处理器子系统包括诸如存储器和外设之类的其他部件。这些部件可以借助于具有处理器总线时钟的处理器总线而互连，所述处理器总线时钟出于性能的原因优选地以等于参考时钟714提供的参考频率的恒定频率为特征。希望的是，经由比特流718对处理器的执行频率的控制，在处理器与这种处理器系统的其他部件中的一个或多个交互期间，可以通过使用覆盖信号720来临时地禁用。
逻辑覆盖710产生作为输出的使能信号722。当逻辑覆盖720为零时，使能信号722对应比特流718。
在设备700中，所述时钟选通部件使用使能信号722来选通(gate)参考时钟714提供的参考频率，其中产生用于为处理器704提供时钟的信号724。
在设备702中，使能信号722用来使能并且保持处理器704的指令执行。
当处理器的执行频率改变时，处理器的负载发生变化。所述执行频率可以经由噪声整形器的输入信号来改变，其受控于控制环。因此，设备702和704允许以非常简单而高效的方式控制处理器负载。
这里描述的本发明涉及平衡电子设备的第一负载和其至少一个第二负载之间的功耗的方法，其中第一负载优选地由处理器引起。确定向这些负载提供电能的电源的实际输出电压相对于其希望的输出电压的偏差。这些偏差表示所述至少一个第二负载的幅度变化。调节处理器的第一负载以便补偿第二负载的变化。优选地，通过调节处理器的时钟频率来调节处理器负载。依照本发明的方法是特别有利的，因为所述处理器本身是所述设备的消耗装置，并且从而对于负载补偿没有浪费能量，因为不需要仅用于负载补偿的额外部件。
在后续的权利要求中，结合了附图标记以便帮助理解这些权利要求。然而，任何附图标记都不应当被视为对范围的限制。
附图标记列表：
100   电子设备
102   电源
104   第一装置
106   第二装置
108   微处理器
110   实际电压
112   希望的电压
114   第一负载
116   第二负载
118   电气连接
120   电气连接
122   电气连接
124  电气连接
126  计算机程序产品
128  偏差
300  电子设备
302  电源
304  处理器
306  能量消耗装置
308  辅助装置
310  控制环
312  控制环的第一功能
314  控制环的第二功能
400  电子设备
402  定时序列发生器
404  控制环
406  比特流
408  输出电压
410  寄存器
412  寄存器
414  A/D转换器
416  处理器
418  辅助装置
420  时隙
422  时隙
424  时隙
426  低通滤波器
428  低通滤波器
430  低通滤波器
432  时隙期间的平均值
434  时隙期间的平均值
436  时隙期间的平均值
438  处理器负载
440  处理器负载
442  处理器负载
444  辅助负载
446  辅助负载
448  辅助负载
450  样本事件
500  电源
504  处理器
506  能量消耗装置
508  控制环
510  功率模型
512  辅助装置
600  电子设备
602  定时序列发生器
604  寄存器
606  寄存器
608  寄存器
610  使能功能集合
612  处理器
614  辅助装置
616  时隙
618  时隙
620  时隙
622  功能
624  功能
628  功能
630  处理器负载
632  处理器负载
634  处理器负载
636  辅助负载
638  辅助负载
640  辅助负载
700  电子设备
702  电子设备
704  处理器
706  信号发生器
708  噪声整形器
710  逻辑覆盖
712  时钟选通部件
714  参考时钟
716  输入信号
718  比特流
720  覆盖信号
722  使能信号
724  信号

Claims (16)

1.一种平衡第一负载(114)和至少一个第二负载(116)之间的功耗的方法，所述第一负载和所述至少一个第二负载连接到电源(102)，所述方法包括：
-确定所述电源的实际输出电压(110)相对于希望的电压(112)的偏差(128)，所述偏差由于所述至少一个第二负载(116)中的任何一个的幅度变化而造成；
-调控所述第一负载(114)，直到所述实际输出电压相当于所述希望的电压(112)，从而补偿所述幅度变化。
2.权利要求1的方法，其中所述第一负载(114)由处理器引起，其中所述第一负载通过调控所述处理器的执行频率来调控。
3.权利要求1或2的方法，其中如果所述实际输出电压的偏差超过给定第一阈值或者未达到给定第二阈值，则调控所述第一负载。
4.权利要求3的方法，其中随着时间监视所述电源(102)的实际输出电压(110)，并且其中在该实际输出电压(110)偏离所述希望的电压(112)时检测所述偏差(128)。
5.权利要求4的方法，其中所述输出电压(110)由A/D转换器转换到数字域，并且其中通过将该数字化的瞬时输出电压与所述希望的值进行比较来检测所述偏差(128)。
6.前面的权利要求中任何一项的方法，其中所述希望的值由给定时间段上测量的输出电压的平均值给出。
7.前面的权利要求中任何一项的方法，其中将所述偏差馈送到控制环中，其中所述控制环调控所述第一负载，直到所述实际输出电压相当于所述希望的电压。
8.前面的权利要求中任何一项的方法，其中所述第一负载由处理器(704)引起，其中所述处理器的执行频率由参考信号来提供，其中该参考信号由噪声整形器的输出信号(718)来使能和保持或者选通，其中所述噪声整形器(708)的输入信号(716)由所述控制环来控制。
9.权利要求8的方法，其中所述处理器负载可通过改变所述输入信号(716)来改变，其中所述控制环调节所述噪声整形器的输入信号，使得所述电源的实际输出电压相当于所述希望的电压。
10.权利要求1或2的方法，其中所述输出电压的偏差表现出周期模式。
11.权利要求10的方法，其中提供了周期时隙序列(420，422，424)，其中所述时隙序列的每个时隙具有可配置的长度，其中所述时隙序列的周期等于所述偏差的模式的周期，其中所述时隙序列与所述周期模式同步，其中通过使用Δ-∑调制器(414)根据所述实际输出电压的测量结果产生数字表示(406)，并且其中为每个时隙确定平均偏差或平均电压(432，434，436)。
12.权利要求11的方法，其中通过使用所述平均电压的相应平均偏差来为每个时隙(420，422，424)确定特定时隙的负载补偿值(438，440，442)，所述特定时隙的负载补偿值(438，440，442)相当于从时隙到时隙必须改变的处理器负载的量，用以补偿所述至少一个第二负载中的任何变化。
13.权利要求12的方法，其中所述特定时隙的负载补偿值由控制环确定，其中所述控制环为每个特定时隙的负载补偿值确定用于噪声整形器(708)的特定时隙的输入信号(716)，其中该输入信号在相应的时隙期间提供给所述噪声整形器的输入端，其中所述噪声整形器的相应的输出信号(718)用来使能和保持或者选通所述处理器的执行频率。
14.权利要求1或2的方法，其中所述偏差通过使用模型来确定。
15.一种平衡第一负载(114)和至少一个第二负载(116)之间的功耗的电子设备，所述第一负载和所述至少一个第二负载连接到电源(102)，所述电子设备包括：
-用于确定所述电源(102)的实际输出电压(110)相对于其希望的电压(112)的偏差(128)的装置，所述偏差由于所述至少一个第二负载中的任何一个的幅度变化而造成；
-用于调控所述第一负载直到所述实际输出电压相当于所述希望的电压从而补偿所述幅度变化的装置。
16.一种用于平衡第一负载和至少一个第二负载之间的功耗的计算机程序产品，所述第一负载和所述至少一个第二负载连接到电源，所述计算机程序产品包括计算机可执行指令，所述指令适于执行以下步骤：
-确定所述电源的实际输出电压相对于希望的电压的偏差，所述偏差由于所述至少一个第二负载中的任何一个的幅度变化而造成；
-调控所述第一负载直到所述实际输出电压相当于所述希望的电压从而补偿所述幅度变化。
CNA2007800224015A 2006-06-15 2007-06-12 平衡负载之间的功耗的方法 Pending CN101473285A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06115529 2006-06-15
EP06115529.7 2006-06-15

Publications (1)

Publication Number Publication Date
CN101473285A true CN101473285A (zh) 2009-07-01

Family

ID=38458102

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800224015A Pending CN101473285A (zh) 2006-06-15 2007-06-12 平衡负载之间的功耗的方法

Country Status (5)

Country Link
US (1) US20090230769A1 (zh)
EP (1) EP2033067A1 (zh)
JP (1) JP2009540450A (zh)
CN (1) CN101473285A (zh)
WO (1) WO2007144825A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113867461A (zh) * 2021-09-27 2021-12-31 杭州涂鸦信息技术有限公司 一种功耗控制系统和安防系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2038724A2 (en) * 2006-06-15 2009-03-25 Nxp B.V. A method of providing a clock frequency for a processor
JP4944841B2 (ja) * 2008-06-12 2012-06-06 レノボ・シンガポール・プライベート・リミテッド 消費電力制御システムおよび消費電力制御方法
JP4855444B2 (ja) * 2008-06-25 2012-01-18 レノボ・シンガポール・プライベート・リミテッド 充電制御システムおよび制御方法
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US8799694B2 (en) * 2011-12-15 2014-08-05 International Business Machines Corporation Adaptive recovery for parallel reactive power throttling
US9021276B2 (en) * 2012-05-07 2015-04-28 Ati Technologies Ulc Voltage adjustment based on load line and power estimates
CN112912820A (zh) * 2018-10-26 2021-06-04 华为技术有限公司 Cpu调节器的能效调整

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308982B1 (en) * 1987-09-25 1995-09-06 Nec Corporation Analog-to-digital converter having an excellent signal-to-noise ratio for small signals
US5560022A (en) * 1994-07-19 1996-09-24 Intel Corporation Power management coordinator system and interface
US6442699B1 (en) * 1998-09-18 2002-08-27 Matsushita Electric Industrial Co., Ltd. Power control method and apparatus therefor
US6965502B2 (en) * 2001-03-21 2005-11-15 Primarion, Inc. System, device and method for providing voltage regulation to a microelectronic device
US20030126477A1 (en) * 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for controlling a supply voltage to a processor
US6986069B2 (en) * 2002-07-01 2006-01-10 Newisys, Inc. Methods and apparatus for static and dynamic power management of computer systems
US7100056B2 (en) * 2002-08-12 2006-08-29 Hewlett-Packard Development Company, L.P. System and method for managing processor voltage in a multi-processor computer system for optimized performance
TWI347523B (en) * 2003-02-05 2011-08-21 Panasonic Corp Peripheral device and control method thereof, and main device and control method thereof, and program thereof
US7210048B2 (en) * 2003-02-14 2007-04-24 Intel Corporation Enterprise power and thermal management
US7583555B2 (en) * 2003-04-11 2009-09-01 Qualcomm Incorporated Robust and Efficient dynamic voltage scaling for portable devices
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
EP1623349B1 (en) * 2003-05-07 2018-01-24 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US7360100B2 (en) * 2003-08-01 2008-04-15 Ge Medical Systems Global Technology Company, Llc Intelligent power management control system and method
EP1566875A1 (en) * 2004-02-19 2005-08-24 Alcatel Energy management method
CN100435069C (zh) * 2004-05-10 2008-11-19 美高森美股份有限公司-模拟混合信号集团有限公司 用于快速减小端口电源的方法
EP1759460B1 (en) * 2004-06-15 2012-08-01 ST-Ericsson SA Adaptive control of power supply for integrated circuits
JP4543780B2 (ja) * 2004-06-25 2010-09-15 日本電気株式会社 電力管理システム、電力管理方法及びプログラム
US7707434B2 (en) * 2004-06-29 2010-04-27 Broadcom Corporation Power control bus for carrying power control information indicating a power supply voltage variability
US7281146B2 (en) * 2004-06-30 2007-10-09 Intel Corporation Dynamic power requirement budget manager
US7509505B2 (en) * 2005-01-04 2009-03-24 Cisco Technology, Inc. Method and system for managing power delivery for power over Ethernet systems
US7444526B2 (en) * 2005-06-16 2008-10-28 International Business Machines Corporation Performance conserving method for reducing power consumption in a server system
US7536573B2 (en) * 2005-07-29 2009-05-19 Hewlett-Packard Development Company, L.P. Power budgeting for computers
US7529948B2 (en) * 2005-08-25 2009-05-05 Apple Inc. Methods and apparatuses for dynamic power estimation
JP4764696B2 (ja) * 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7650517B2 (en) * 2005-12-19 2010-01-19 International Business Machines Corporation Throttle management for blade system
JP4978082B2 (ja) * 2006-03-31 2012-07-18 トヨタ自動車株式会社 電源システムおよびそれを備えた車両
US7272517B1 (en) * 2006-04-25 2007-09-18 International Business Machines Corporation Method and system for providing performance estimations for a specified power budget
US7636864B2 (en) * 2006-05-03 2009-12-22 Intel Corporation Mechanism for adaptively adjusting a direct current loadline in a multi-core processor
US7669071B2 (en) * 2006-05-05 2010-02-23 Dell Products L.P. Power allocation management in an information handling system
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US7844838B2 (en) * 2006-10-30 2010-11-30 Hewlett-Packard Development Company, L.P. Inter-die power manager and power management method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113867461A (zh) * 2021-09-27 2021-12-31 杭州涂鸦信息技术有限公司 一种功耗控制系统和安防系统
CN113867461B (zh) * 2021-09-27 2023-01-24 杭州涂鸦信息技术有限公司 一种功耗控制系统和安防系统

Also Published As

Publication number Publication date
EP2033067A1 (en) 2009-03-11
JP2009540450A (ja) 2009-11-19
US20090230769A1 (en) 2009-09-17
WO2007144825A1 (en) 2007-12-21

Similar Documents

Publication Publication Date Title
CN101473285A (zh) 平衡负载之间的功耗的方法
US8736243B2 (en) Control multiplexor for a switch mode power supply
US7847532B2 (en) Centralized controller and power manager for on-board power systems
EP1612911B1 (en) On-board performance monitor and power control system
CN104467470B (zh) 一种开关电源的数字pfm控制模式实现方法
CN102169357B (zh) 可调工作电压和时钟频率的dsp及其调节方法
EP3460968B1 (en) Digital control algorithm using only two target voltage thresholds for generating a pulse width modulated signal driving the gate of a power mos to implement a switch mode power supply
KR20080049834A (ko) 스위치 모드 전력 변환기
Zheng et al. A single-inductor multiple-output buck/boost DC–DC converter with duty-cycle and control-current predictor
WO2012057730A1 (en) Power converter
US9547355B2 (en) Voltage regulator control for improved computing power efficiency
AU2015267553A1 (en) A multi-function power regulator for prioritizing functions and allocating resources thereof
Halivni et al. Digital controller for high-performance multiphase VRM with current balancing and near-ideal transient response
US11474547B2 (en) Apparatus and method of balancing input power from multiple sources
WO2021024254A1 (en) Digital controller for high-performance multiphase vrm with current balancing and near-ideal transient response
Kawaguchi et al. Adaptive power efficiency control by computer power consumption prediction using performance counters
CN101527462B (zh) 一种变流器的数字控制装置
Zhan et al. Power management for multicore processors via heterogeneous voltage regulation and machine learning enabled adaptation
CN102158085B (zh) 一种数字自动选频直流转换器
US11837958B2 (en) Multiphase power converter
Liou et al. Design and implementation of a boost power factor correction stage operated in mixed-conduction mode
Clark et al. Dozznoc: Reducing static and dynamic energy in nocs with low-latency voltage regulators using machine learning
AU2019432427B2 (en) Power generation device and system capable of maximum power tracking
Riad et al. Variation-aware heterogeneous voltage regulation for multi-core systems-on-a-chip with on-chip machine learning
Huang et al. Improving SIMO-regulated digital SoC energy efficiencies through adaptive clocking and concurrent domain control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090701