CN101458402A - Soi衬底cmos工艺电光调制器 - Google Patents
Soi衬底cmos工艺电光调制器 Download PDFInfo
- Publication number
- CN101458402A CN101458402A CNA2007101794130A CN200710179413A CN101458402A CN 101458402 A CN101458402 A CN 101458402A CN A2007101794130 A CNA2007101794130 A CN A2007101794130A CN 200710179413 A CN200710179413 A CN 200710179413A CN 101458402 A CN101458402 A CN 101458402A
- Authority
- CN
- China
- Prior art keywords
- soi substrate
- trap
- standard cmos
- modulator
- cmos process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本发明提出的SOI衬底标准CMOS工艺高速电光调制器解决了以上两个问题。通过外加反向偏压使调制器中n阱和衬底形成的pn结出现耗尽区,从而改变脊形波导的载流子分布。在反向偏压下,载流子是在强电场的耗尽区中作快速漂移运动,避免了正向注入时载流子的缓慢扩散对调制器响应速度的限制。而且本发明提出的SOI衬底标准CMOS工艺高速电光调制器没有刻蚀过程,其波导包层是通过CMOS工艺中的浅沟隔离层来完成。该调制器中的所有层均采用标准CMOS工艺制作完成,无需更改标准CMOS工艺流程,可在SOI衬底标准CMOS工艺线上流片完成。
Description
技术领域
本发明涉及一种电光调制器,特别涉及到SOI衬底标准CMOS工艺高速电光调制器。
背景技术
集成电路的集成度按照摩尔定律每两年翻一番的速度飞速向前发展,晶体管尺寸和互连线尺寸同步缩小使芯片集成度越来越高,费用越来越低。虽然随着集成度的提高,单个晶体管的延时越来越小,然而互连线的延时却越来越大。这是因为互连线尺寸的减小使互连线电阻增加,虽然目前采用铜互连代替以前的铝互连能在一定程度上减小电阻和互连线的电迁移率问题,然而当互连线尺寸进一步减小时,铜互连仍然遇到了延时和功耗的瓶颈。此外,随着铜互连线尺寸的减小,表面散射越来越严重从而使互连线电阻进一步增加。当互连线宽度小于50nm时,这种表面散射的影响将变得非常显著,并且严重依赖于金属淀积技术。这些电互连固有的电阻、延时、功率损失及电磁干扰等问题成为制约微电子集成电路发展的瓶颈,使人们把目光转向了光互连。光互连能解决电互连固有的瓶颈,具有高带宽、抗干扰和低功耗等优点,可用于系统芯片中时钟信号传输,解决信号的相互干扰和时钟歪斜问题。
为了实现光互连必须借助于调制器将电信号调制成光信号。和其他光电子器件一样,目前调制器所用材料都是基于III-V族化合物半导体材料以及具有强线性电光系数的LiNbO3。之所以人们较少考虑将硅作为调制器材料是因为硅是反演对称晶体结构不具备线性电光效应,难以实现高速电光调制。硅具有较大的热光系数,可用来实现热光调制,但其速度较慢(kHz量级)难以应用在高速光通信中。硅的等离子色散效应也很显著,传统的基于等离子色散效应的PIN波导型电光调制器均采用正向偏压,在正向偏压下载流子的注入需要通过缓慢的扩散来完成,最高速度也只有20MHz。而且传统PIN调制器的制作通常需要一步刻蚀工艺(湿法腐蚀或者ICP、RIE离子刻蚀等)。这些刻蚀的“体工艺”在“平面型”的CMOS工艺中难以实现。因此传统PIN调制器的制造工艺和标准集成电路CMOS工艺不兼容,难以实现PIN调制器和其它微电子器件的单片集成。为了解决传统PIN调制器响应速度和制作工艺需要体刻蚀的两个缺点,有必要提出调制器结构。
发明内容
本发明提出的SOI衬底标准CMOS工艺高速电光调制器解决了以上两个问题。通过外加反向偏压使调制器中n阱和衬底形成的pn结出现耗尽区,从而改变脊形波导的载流子分布。在反向偏压下,载流子是在强电场的耗尽区中作快速漂移运动,避免了正向注入时载流子的缓慢扩散对调制器响应速度的限制。而且本发明提出的SOI衬底标准CMOS工艺高速电光调制器没有刻蚀过程,其波导包层是通过CMOS工艺中的浅沟隔离层(STI,shallow trench isolation)来完成。该调制器中的所有层均采用标准CMOS工艺制作完成,无需更改标准CMOS工艺流程,可在SOI衬底标准CMOS工艺线上(例如半导体厂商Freescale的CMOS工艺线均采用SOI衬底)流片完成,具有和微电子芯片单片集成的优点,有望在下一代光电子集成回路(OEIC)和片上光互连中产生重要影响。
一种SOI衬底CMOS工艺电光调制器,其中包括:
一个SOI衬底(11);
一个n阱(18)位于SOI衬底(11)中央;
两个n+注入区(17)位于n阱(18)顶部的两侧;
两个p阱(19)位于SOI衬底(11)的两侧;
两个p+注入区(13)位于p阱(19)的顶部;
两个浅沟隔离层(STI)(12)夹在n阱(18)和p阱(19)之间;
二氧化硅层(14)覆盖在器件顶部;
金属层(15)淀积在二氧化硅层(14)上形成金属电极;
接触孔(16)将n+注入区(17)及p+注入区(13)连接到金属电极上;
一个光学干涉仪(21)。
进一步,所述浅沟隔离层形成脊形波导的包层。
进一步,所述调制器的金属电极分别制作在脊形波导的外脊和内脊上,利用标准CMOS工艺中的接触孔将金属电极和n+注入区及p+注入区相连形成欧姆接触;为了减少重掺杂欧姆接触对光场的吸收以减小损耗,两个n+注入区被制作在n阱顶层的两侧。
进一步,当在外电极加反向偏压时,n阱和衬底形成的pn结将出现耗尽区,改变了脊形波导的载流子分布,由等离子色散效应,脊形波导的折射率随之改变,从而完成对入射光相位的调制;最后通过光学干涉仪完成入射光强度的调制。
进一步,所述调制器的光学干涉仪不采用常用的Y分支马赫曾德干涉仪,而采用多模耦合干涉仪。
进一步,所述调制器中的所有层均采用标准CMOS工艺制作。
进一步,所述调制器能够在SOI衬底标准CMOS工艺线上制作。
附图说明
图1为本发明的结构剖面图;
图2为本发明的光学干涉仪结构——多模干涉仪。
具体实施方式
以下结合附图描述本发明的具体实施方式。
图1表示SOI衬底标准CMOS工艺高速电光调制器的结构剖面图,包括:SOI衬底11、n阱18、n+注入区17、p阱19、p+注入区13、浅沟隔离层(STI)12、二氧化硅层14、金属层15和接触孔16。形成上述调制器结构的所有工艺层均采用标准CMOS工艺,只需定义版图即可通过标准CMOS工艺的微电子代工厂来完成,能非常容易地实现和其它微电子器件的单片集成。
SOI衬底11使用和CMOS工艺相同的掺杂浓度,一般为p型1016cm-3。n阱18、p阱19及n+注入区17、p+注入区13的浓度由CMOS工艺决定,一般为1017cm-3和1019cm-3。浅沟隔离层(STI)12在微电子电路中是用于将有源区进行电气隔离的,在本发明中则用来形成脊形波导的包层。其深度根据CMOS工艺的不同而有所不同,例如对于0.18微米线宽的工艺其深度一般可达到1微米以上,足以形成脊形波导结构。其宽度由用户定义,为了有效地将光场限制在脊形波导中,我们选择浅沟隔离层(STI)为1微米。调制器的正负电极分别制作在脊形波导的外脊和内脊上,利用标准CMOS工艺中的接触孔将电极和n+注入区及p+注入区相连形成欧姆接触。为了减少重掺杂欧姆接触对光场的吸收以减小损耗,两个n+注入区被制作在n阱两侧光场较弱的区域。
当在外电极加反向偏压时,n阱和衬底形成的pn结将出现耗尽区,改变了脊形波导的载流子分布,由等离子色散效应,脊形波导的折射率随之改变,从而完成对入射光相位的调制。适当的选择反向偏压值和调制长度,使相位改变π。相位相差π的两束光经过光学干涉仪时发生干涉,从而形成光强的调制。
图2表示本发明的光学干涉仪结构——多模干涉仪MMI。该调制器的光学干涉仪不采用常用的Y分支MZ干涉仪,而采用多模干涉仪MMI。这是因为标准CMOS工艺中的所有图形只能有水平、垂直或者45度三种角度方向,无法实现任意角度的图形。Y分支MZ干涉仪的分支角为1度,不满足标准CMOS工艺的设计规则。MMI图形没有角度弯曲,易于用标准CMOS工艺实现。
本发明提出了一种SOI衬底标准CMOS工艺高速电光调制器,它工作在反向偏压下,使载流子在强电场的耗尽区中作快速漂移运动,避免了传统电光调制器正向注入时载流子的缓慢扩散对调制器响应速度的限制,大大提高了速度。且该调制器中的所有层均采用标准CMOS工艺制作完成,无需更改标准CMOS工艺流程,可在SOI衬底标准CMOS工艺线上流片完成,具有和微电子芯片单片集成的优点,有望在下一代光电子集成回路(OEIC)和片上光互连中产生重要影响。
至此已经结合优选实施例对本发明进行了描述。应该理解,本领域技术人员在不脱离本发明的精神和范围的情况下,可以进行各种其它的改变、替换和添加。因此,本发明的范围不局限于上述特定实施例,而应由所附权利要求所限定。
Claims (7)
1、一种SOI衬底CMOS工艺电光调制器,其特征在于,其中包括:
一个SOI衬底(11);
一个n阱(18)位于SOI衬底(11)中央;
两个n+注入区(17)位于n阱(18)顶部的两侧;
两个p阱(19)位于SOI衬底(11)的两侧;
两个p+注入区(13)位于p阱(19)的顶部;
两个浅沟隔离层(12)夹在n阱(18)和p阱(19)之间;
二氧化硅层(14)覆盖在器件顶部;
金属层(15)淀积在二氧化硅层(14)上形成金属电极;
接触孔(16)将n+注入区(17)及p+注入区(13)连接到金属电极上;
一个光学干涉仪(21)。
2、根据权利要求1所述的电光调制器,其特征在于,所述浅沟隔离层形成脊形波导的包层。
3、根据权利要求1所述的电光调制器,其特征在于,所述调制器的金属电极分别制作在脊形波导的外脊和内脊上,利用标准CMOS工艺中的接触孔将金属电极和n+注入区及p+注入区相连形成欧姆接触;为了减少重掺杂欧姆接触对光场的吸收以减小损耗,两个n+注入区被制作在n阱顶层的两侧。
4、根据权利要求1所述的电光调制器,其特征在于:当在外电极加反向偏压时,n阱和衬底形成的pn结将出现耗尽区,改变了脊形波导的载流子分布,由等离子色散效应,脊形波导的折射率随之改变,从而完成对入射光相位的调制;最后通过光学干涉仪完成入射光强度的调制。
5、根据权利要求4所述的电光调制器,其特征在于:所述调制器的光学干涉仪不采用常用的Y分支马赫曾德干涉仪,而采用多模耦合干涉仪。
6、根据权利要求1所述的电光调制器,其特征在于:所述调制器中的所有层均采用标准CMOS工艺制作。
7、根据权利要求1所述的电光调制器,其特征在于:所述调制器能够在SOI衬底标准CMOS工艺线上制作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101794130A CN101458402B (zh) | 2007-12-12 | 2007-12-12 | Soi衬底cmos工艺电光调制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101794130A CN101458402B (zh) | 2007-12-12 | 2007-12-12 | Soi衬底cmos工艺电光调制器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101458402A true CN101458402A (zh) | 2009-06-17 |
CN101458402B CN101458402B (zh) | 2010-06-02 |
Family
ID=40769360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101794130A Expired - Fee Related CN101458402B (zh) | 2007-12-12 | 2007-12-12 | Soi衬底cmos工艺电光调制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101458402B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976660A (zh) * | 2010-09-10 | 2011-02-16 | 上海宏力半导体制造有限公司 | 具有散热结构的绝缘体上硅衬底硅片及其制成方法 |
CN105044931A (zh) * | 2015-09-10 | 2015-11-11 | 中国科学院半导体研究所 | 硅基集成化的差分电光调制器及其制备方法 |
CN105093569A (zh) * | 2015-09-07 | 2015-11-25 | 西安工程大学 | 一种双异质结pin电光调制器结构 |
CN105137620A (zh) * | 2015-09-21 | 2015-12-09 | 西安工程大学 | 一种波状pin电光调制器结构 |
CN106058638A (zh) * | 2016-06-01 | 2016-10-26 | 中国科学院半导体研究所 | 一种用于输出飞秒脉冲的锁模激光器 |
WO2017107775A1 (zh) * | 2015-12-21 | 2017-06-29 | 武汉邮电科学研究院 | 集成电光调制器及通过衬底挖空提高其3dB带宽的方法 |
CN108020938A (zh) * | 2016-10-31 | 2018-05-11 | 天津领芯科技发展有限公司 | 一种可兼容cmos工艺的硅基铌酸锂混合集成电光调制器及其制造方法 |
CN111290148A (zh) * | 2020-02-19 | 2020-06-16 | 联合微电子中心有限责任公司 | 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6999670B1 (en) * | 2002-08-27 | 2006-02-14 | Luxtera, Inc. | Active waveguides for optoelectronic devices |
US6845198B2 (en) * | 2003-03-25 | 2005-01-18 | Sioptical, Inc. | High-speed silicon-based electro-optic modulator |
CN100437322C (zh) * | 2005-08-04 | 2008-11-26 | 中国科学院半导体研究所 | 一种硅基并联mos电容结构高速电光调制器及制作方法 |
-
2007
- 2007-12-12 CN CN2007101794130A patent/CN101458402B/zh not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976660A (zh) * | 2010-09-10 | 2011-02-16 | 上海宏力半导体制造有限公司 | 具有散热结构的绝缘体上硅衬底硅片及其制成方法 |
CN101976660B (zh) * | 2010-09-10 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 具有散热结构的绝缘体上硅衬底硅片及其制成方法 |
CN105093569A (zh) * | 2015-09-07 | 2015-11-25 | 西安工程大学 | 一种双异质结pin电光调制器结构 |
CN105044931A (zh) * | 2015-09-10 | 2015-11-11 | 中国科学院半导体研究所 | 硅基集成化的差分电光调制器及其制备方法 |
CN105044931B (zh) * | 2015-09-10 | 2018-10-09 | 中国科学院半导体研究所 | 硅基集成化的差分电光调制器及其制备方法 |
CN105137620A (zh) * | 2015-09-21 | 2015-12-09 | 西安工程大学 | 一种波状pin电光调制器结构 |
CN105137620B (zh) * | 2015-09-21 | 2018-05-18 | 西安工程大学 | 一种波状pin电光调制器结构 |
WO2017107775A1 (zh) * | 2015-12-21 | 2017-06-29 | 武汉邮电科学研究院 | 集成电光调制器及通过衬底挖空提高其3dB带宽的方法 |
CN106058638A (zh) * | 2016-06-01 | 2016-10-26 | 中国科学院半导体研究所 | 一种用于输出飞秒脉冲的锁模激光器 |
CN108020938A (zh) * | 2016-10-31 | 2018-05-11 | 天津领芯科技发展有限公司 | 一种可兼容cmos工艺的硅基铌酸锂混合集成电光调制器及其制造方法 |
CN111290148A (zh) * | 2020-02-19 | 2020-06-16 | 联合微电子中心有限责任公司 | 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构 |
Also Published As
Publication number | Publication date |
---|---|
CN101458402B (zh) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101458402B (zh) | Soi衬底cmos工艺电光调制器 | |
US7747122B2 (en) | Method and apparatus for high speed silicon optical modulation using PN diode | |
CN105044931B (zh) | 硅基集成化的差分电光调制器及其制备方法 | |
CN100514099C (zh) | 双电容金属氧化物半导体硅基高速高调制效率电光调制器 | |
CN103226252B (zh) | 一种提高耗尽型硅基电光调制器调制效率的掺杂结构 | |
US9568750B2 (en) | Hybrid optical modulator | |
US9343638B2 (en) | Electro-optic PN junction modulator formed with a self-aligned process | |
US8936962B2 (en) | Optical modulator and method for manufacturing same | |
JP5321598B2 (ja) | 光変調器とその製造方法 | |
WO2006022931A3 (en) | Pn diode optical modulators fabricated in rib waveguides | |
CN108474973A (zh) | 光电子部件 | |
US20100060970A1 (en) | Electro-optic silicon modulator | |
KR101070409B1 (ko) | 마하-젠더 광 변조기 | |
US9535308B2 (en) | Enhanced optical modulation using slow light | |
JP5648628B2 (ja) | 光変調構造および光変調器 | |
US9285651B2 (en) | Electro-optic silicon modulator with longitudinally nonuniform modulation | |
CN111665645B (zh) | 一种电光调制器 | |
KR102163885B1 (ko) | 전계흡수 광변조 소자 및 그 제조 방법 | |
US9323079B1 (en) | Optical device having electro-optic silicon modulator on large core fin waveguide and method to make the same | |
US6876050B2 (en) | Method and apparatus for forming a capacitive structure including single crystal silicon | |
US20120294563A1 (en) | Electro-optic silicon modulator | |
Rosa et al. | Design of a carrier-depletion Mach-Zehnder modulator in 250 nm silicon-on-insulator technology | |
Basak et al. | Developments in gigascale silicon optical modulators using free carrier dispersion mechanisms | |
CN100468103C (zh) | 三电容mos硅基高速高调制效率电光调制器 | |
CN207895208U (zh) | 一种波长无关高消光比的硅光子调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20121212 |