CN101454893A - 具有可变漏电压的非易失性存储器 - Google Patents

具有可变漏电压的非易失性存储器 Download PDF

Info

Publication number
CN101454893A
CN101454893A CNA200780019680XA CN200780019680A CN101454893A CN 101454893 A CN101454893 A CN 101454893A CN A200780019680X A CNA200780019680X A CN A200780019680XA CN 200780019680 A CN200780019680 A CN 200780019680A CN 101454893 A CN101454893 A CN 101454893A
Authority
CN
China
Prior art keywords
erase
variable voltage
voltage source
drain voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780019680XA
Other languages
English (en)
Inventor
T·塔纳蒂
R·梅尔彻
S·钱德拉蒙里
J·贾汉夏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101454893A publication Critical patent/CN101454893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Read Only Memory (AREA)

Abstract

非易失性存储器装置根据擦除循环计数值来在编程期间增加浮栅晶体管上的漏电压。当擦除存储器块时，增加该块的擦除循环计数值。当对存储器块编程时，在编程期间使用该块的擦除循环计数值来确定将要在浮栅晶体管上使用的漏电压。

Description

具有可变漏电压的非易失性存储器
技术领域
本发明主要涉及存储器电路，并且更具体地涉及非易失性存储器电路。
背景技术
现有的非易失性存储器包括闪速(FLASH)存储器，其使用热电子注入以对栅极进行编程，并且在编程过程期间通常提高位于浮栅晶体管上的漏电压。随着部件的老化和编程/擦除循环次数的增加，现有的闪速存储器的编程时间通常会增加。
附图说明
图1示出了在存储器单元中使用的浮栅晶体管；
图2示出了存储器装置的框图；
图3示出了擦除循环计数器；
图4和图5示出了根据本发明的各个实施例的流程图；
图6示出了编程期间的漏电压与擦除循环次数的关系；
图7示出了编程时间与擦除循环次数的关系；以及
图8示出了根据本发明的各个实施例的电子系统的图示。
具体实施方式
在下面的详细描述中，将参考附图来说明实施本发明的具体实施例。这些实施例将得以详细的阐述，从而使得本领域技术人员能够实施本发明。应当理解的是，尽管本发明的各个实施例各不相同，但并不一定是相互排斥的。例如，可以将本文描述的与一个实施例相关的特定的特征、结构和特点实施为其他的实施例而不偏离本发明的精神和范围。此外，应当理解在不偏离本发明的精神和范围的前提下，可对所公开的每个实施例中的个别单元的位置和布置进行修改。因此，以下详细描述并不是限制性的，而仅由适当解释的所附权利要求以及所述权利要求的对等体来定义本发明的范围。在附图中，多幅示图中的相似附图标记指代相同或相似的功能体。
图1示出在存储器单元中使用的浮栅晶体管。浮栅晶体管100包括介于漏极节点102和源极节点112之间的沟道区，以及在沟道区之上的控制栅110。此外，浮栅晶体管100具有介于控制栅和沟道区之间的浮栅(在108处示意性地示出)。当跨越各个端子施加额定电压时，将浮栅108与控制栅和沟道区电隔离。
非易失性存储器装置可以具有大量的排成阵列的浮栅晶体管。在一些实施例中，将每个浮栅晶体管的控制栅与字线相连接，并将每个浮栅晶体管的漏极与位线相连接。在本文中使用的术语“非易失性存储器”指代断电时维持自身状态的存储器装置。可以将包含了浮栅晶体管的非易失性存储器指代闪速存储器，但本发明的各个实施例并不限于指代闪速的那些存储器。
可以通过施加相对较高的栅电压和漏电压来引起热电子从沟道区穿过栅氧化层注入到浮栅中，从而对包括的浮栅晶体管的存储器单元进行编程。在编程期间施加到浮栅晶体管100的栅极和漏极的电压值影响在编程后驻留在浮栅上的电荷数量。施加相对较高的栅电压和漏电压的时间量也影响在编程后驻留在浮栅上的电荷数量。通过确定必须施加于栅极的电压，所存储的电荷数量影响沟道区中的电流，以允许浮栅晶体管在源极和漏极之间传导电流。该晶体管的“阈值电压”为在存储器单元中所存储的数据的物理形式。由于浮栅上的电荷增加，因而阈值电压也增大了。
在存储器装置的整个寿命周期中，可以对浮栅晶体管进行多次编程和擦除。在本文使用的术语“擦除循环”指代移除在浮栅108上所存储的电荷的过程。编程时间可以依赖于浮栅晶体管进行过的擦除循环的次数。例如，只进行过少次的编程和擦除的存储器装置比进行过多次编程和擦除的存储器装置的编程时间短。
在本发明的各个实施例中，在编程期间施加于漏极节点102的电压根据先前擦除循环的次数而变化。例如，随着擦除循环次数增加，在编程期间所使用的漏极节点电压也增加。通过随着擦除循环次数的增加而增加漏极节点电压，在存储器装置的寿命期间可以将编程时间保持得较为恒定。此外，通过在存储器装置的寿命的早期中使用较低的漏电压，可以增加可靠性。
图2示出了存储器装置的框图。存储器装置200包括写入/擦除控制引擎210、擦除循环计数器220、可变电压源230、以及存储器块240、242和244。存储器块240、242和244包括诸如浮栅晶体管100(图1)之类的浮栅晶体管的阵列。将存储器块240和244标记为“块0”和“块2N-1”来表示在存储器装置200中有2N个存储器块。
写入/擦除控制引擎210将控制信号(未显示)提供到存储器装置200内的各个电路中。例如，写入/擦除控制引擎210可以将时间控制信号提供到擦除循环计数器220和可变电压源230中。写入/擦除控制引擎210可以为适合于在存储器装置200内部实现编程和擦除操作的控制器的任何形式。例如，控制器引擎210可以为嵌入式微处理器、微控制器等。在操作中，控制引擎210可以从微代码存储中接收和执行软件指令。可以在非易失性存储器元件中保持微代码。本发明并不受限于实施写入/擦除控制引擎210的方式。
如图2所示，响应于在节点222处从擦除循环计数器220接收的信息，可变电压源230在节点232上提供可变电压。可以以适合于在节点232上提供多个不同电压值的任何方式来实施可变电压源230。例如，在一些实施例中，可变电压源230可以包括多个精确电压源，并且可以将电压源的输出节点多路复用到节点232上。在其他实施例中，通过使用可调整的(trimmable)电路元件，可变电压源230产生不同的输出电压。本发明并不受限于实施可变电压源230的方式。
擦除循环计数器220为对2N个存储器块中的每一个都记录(track)其擦除循环次数的机构的示例。例如，擦除循环计数器220可以包括与2N个存储器块中的每个相对应的至少一个数字存储器位置，并且当擦除对应的存储器块时，可以增加在数字存储器位置中所存储的值。在编程循环期间可将在擦除循环计数器220中所存储的信息提供到可变电压源230上，并且基于该信息，可变电压源230可在节点232上提供不同的电压。
将节点232耦合到存储器块内部的浮栅晶体管的漏极节点上。例如，漏极节点102(图1)可以从位于节点232上的可变电压源230中接收电压。在一些实施例中，节点232可以包括许多不同的物理电路节点或迹线，并且可变电压源230可以将电压提供到不同迹线上的各个存储器块。
在操作中，当擦除存储器块240、242或244中的一个时；擦除循环计数器220增加擦除的块所保持的信号字(digital word)。例如，如果擦除块240，则擦除循环计数器220将会增加与块240相对应的信号字。通过这种方式，可对于存储器装置200中的每个存储器块分别计算擦除循环。
进一步地，在编程操作期间，擦除循环计数器220将所寻址的块的擦除循环计数值提供到可变电压源230上。基于寻址的块所进行过的擦除循环的次数，可变电压源230随后将不同的电压提供到浮栅晶体管的漏极节点上。
将在节点202上提供的用户地址示为具有分量X、Y、和Z。Z包括“N”个信号线路，其用于对2N个块中的一个进行解码。可以使用用户地址的X和Y分量来寻址所选的块内部的行和列。
存储器装置200可以包括未在图2中示出的功能块和信号线路。例如，存储器装置200可以包括写入接口电路或读取接口电路，其将存储器装置200的各个部分耦合到外部总线。进一步地，存储器装置200可以包括从一个或多个接口电路到控制引擎210、擦除循环计数器220、或在图2中所示的任何其他的块的信号线路。选择在图1中所示的块来支持与使用可变漏电压的存储器块的编程相关联的各个实施例的说明。
在一些实施例中，存储器装置200为包括多级单元(MLC)阵列的闪速存储器。例如，每个多级单元可以支持四个不同的编程状态，所述编程状态通过在浮栅晶体管上不同的阈值电压来表示。可将这四个状态表示为0级(L0)、1级(L1)、2级(L2)、和3级(L3)，其中L0对应于具有最低阈值电压的未编程存储器单元，L3对应于具有最高阈值电压的已编程存储器单元，而L1和L2对应于具有中间阈值电压的已编程存储器单元，也可将L3、L2、L1、和L0分别表示为“00”、“01”、“10”和“11”。
图3示出擦除循环计数器。擦除循环计数器220包括增量器320和非易失性阵列310。所示的非易失性阵列310接收用户地址的Z部分、在节点312上的读出/写入控制信息、以及在节点322上的增量字。写入/擦除控制引擎210(图2)可以提供读出/写入控制信息。
在擦除循环期间，非易失性阵列310接收地址的Z部分并产生在节点222上的与寻址的块相对应的擦除循环计数值。进一步地，将增加的擦除循环计数值写回至非易失性阵列310。
在编程循环期间，非易失性阵列310接收用户地址的Z部分并且提供在节点222上的寻址的块的擦除循环计数值。在编程操作期间，没有将增加的擦除循环计数值写回至非易失性阵列310中。正如上述参照图2所描述的，在编程操作期间，可以使用节点222上的擦除循环计数值来对特定的存储器块提供不同的漏电压。
非易失性阵列310可以为能够保持与存储器装置内部的存储器块的擦除循环计数值有关信息的任何类型的存储器阵列。例如，非易失性阵列310可以包括诸如浮栅晶体管100(图1)之类的浮栅晶体管。在一些实施例中，非易失性阵列310包括在存储器装置内部的每个存储器块的一个可寻址的位置。在其他实施例中，非易失性阵列310可以包括每个可寻址的存储器块的多个存储器位置。
图4和图5示出了根据本发明各个实施例的流程图。在一些实施例中，可以使用方法400和500来对非易失性存储器装置进行擦除和编程。在一些实施例中，通过非易失性存储器装置的控制器来执行方法400和500或其部分，在不同的图示中示出了其实施例。在其他实施例中，通过在非易失性存储器装置中硬件与软件的结合来执行方法400和500或其部分。方法400和500不受限于执行该方法的装置或软件构件的特定形式。可以以本文中呈现的顺序来执行方法400和500中的各个动作，或者也可以以不同的顺序来执行。此外，在一些实施例中，可将在图4和图5中列出的一些动作从方法400和500中省略。
现在参照图4，所示的方法400开始于方框410，在方框410处获得存储器块的擦除循环计数值。在一些实施例中，这对应于为可寻址的块提供了擦除循环计数值的擦除循环计数器。例如，擦除循环计数器220(图2，图3)可以接收用户地址部分、解码寻址的块、并且为节点222上的该块提供擦除循环计数值。
在420处，更新该块的擦除循环计数值。例如，增量器320(图3)可以增加擦除循环计数值，并且可以将该增加的擦除循环计数值写到非易失性存储器310中以响应在节点312上提供的读出/写入信息。在430处，擦除块。
如上所述，方法400在存储器装置中执行块的擦除并且更新该块的擦除循环计数值。在一些实施例中，方法400重复多个块的块擦除，并且更新多个块的擦除循环计数值。
现在参照图5，所示的方法500开始于方框510，在方框510处获得寻址的块的擦除循环计数值。在410(图4)中，当使用地址的“N”比特以在诸如非易失性存储器310(图3)之类的非易失性存储器中查询擦除计数值时，可以执行方框510的动作。
在520处，基于寻址的块的擦除循环计数值来设置寻址的存储器块的漏电压。在一些实施例中，这可以对应于设置节点232上的漏电压的可变电压源230(图2)，以响应于由擦除循环计数器220提供的擦除循环计数值。在530处，对寻址的块进行编程。
根据方法500的动作，随着存储器块的擦除循环次数的增加，在该存储器块编程期间使用的漏电压也增加。
图6示出编程期间的漏电压与擦除循环次数的关系。波形620表示用于编程的漏电压。随着擦除循环次数的增加，漏电压也增加。所示的波形620具有粗粒度且呈现出阶梯的形式。但本发明并不限于此。例如，在一些实施例中，可能会出现更多的离散漏电压，而波形620呈现为具有较小的阶梯。进一步地，在一些实施例中，波形620基本呈现为线性。又例如，在一些实施例中，可能会出现更少的离散漏电压，而波形620在不同的可能漏电压之间呈现为仅具有一两个“台阶”。示出波形610以将非可变漏电压与波形620的可变漏电压进行比较。
图7示出编程时间与擦除循环次数的关系。在730处示出存储器装置的编程时间标准。编程时间标准730通常为厂商所发布的确保最大编程时间的标准。如710处所示，对于非可变漏电压，实际编程时间随着擦除循环计数值而增加。如720处所示，在本发明的各个实施例中，通过随着擦除循环计数值的增加而增加漏电压，将编程时间保持得更加恒定。
所示的波形720为恒定的编程时间，但本发明并不受限于此。例如，当波形620(图6)具有非常粗糙的阶梯的形式时，波形720可以呈现为“锯齿状”的形式。又例如，取决于浮栅晶体管的特性及波形620的特性，波形720可逐渐地增高或降低。
图8示出根据本发明各个实施例的系统框图。电子系统800包括处理器810、非易失性存储器装置820、存储器825、数字电路830、射频(RF)电路840、以及天线850。处理器810可以为适合于访问非易失性存储器装置820及存储器825的任何类型的处理器。例如，在一些实施例中，处理器810可以为微处理器、数字信号处理器、微控制器等等。
由图8表示的示例系统包括蜂窝电话、个人数字助理、无线局域网接口、或任何其他适合的系统。非易失性存储器装置820可用于保持系统800的信息。例如，非易失性存储器装置820可以保持装置配置数据，例如带有电话号码的联系信息、或者数字电路830或RF电路840的设置数据。进一步地，非易失性存储器装置820可以保持诸如照片文件或音乐文件之类的多媒体文件。再进一步地，非易失性存储器装置820可以保持将由处理器810执行的程序代码。非易失性存储器装置820可以是本文所描述的包括非易失性存储器装置200(图2)的任何非易失性存储器实施例。也存在许多其它的系统来用于非易失性存储器装置820。例如，非易失性存储器装置820可用于桌上型计算机、网桥或路由器、或任何其他没有天线的系统中。
射频电路840与天线850及数字电路830进行通信。在一些实施例中，RF电路840包括与通信协议相对应的物理接口(PHY)。例如，RF电路840可以包括调制器、解调器、混频器、频率合成器、低噪声放大器、功率放大器等等。在一些实施例中，RF电路840可以包括外差接收机，而在其他实施例中，RF电路840可以包括直接变频接收机，在一些实施例中，RF电路840可以包括多个接收机。例如，在使用多个天线850的实施例中，可以将每个天线耦合到对应的接收机上。在操作中，RF电路840接收来自天线850的通信信号，并将信号提供到数字电路830上。进一步地，数字电路830可以将信号提供到RF电路840，其对信号进行处理并随后将它们传送到天线850。
耦合数字电路830来与处理器810及RF电路840进行通信。在一些实施例中，数字电路830包括执行错误检测/纠正、交错、编码/解码等等的电路。也在一些实施例中，数字电路830可以实施通信协议的媒体访问控制(MAC)层的全部或其中的一部分。在一些实施例中，可以在处理器810和数字电路830之间来实现MAC层的实施。
射频电路840可用于接收和解调各种格式的及在各种频率下的信号。例如，可以将RF电路840用于接收时分多址(TDMA)信号、码分多址(CDMA)信号、全球移动通信系统(GSM)信号、正交频分复用(OFDM)信号、多入多出(MIMO)信号、空分多址(SDMA)信号、或任何其他类型的通信信号。本发明并不受限于此。
天线850可以包括一个或多个天线。例如，天线850可以包括单向天线或全向天线。如在本文中所使用的，术语全向天线指代在至少一个平面上具有实质的统一模式的任何天线。例如，在一些实施例中，天线850可以包括诸如偶极天线或四分之一波长天线之类的单个全向天线。又例如，在一些实施例中，天线850可以包括诸如抛物面天线或八木(Yagi)天线之类的定向天线。在又另一些的实施例中，天线850可以包括多个物理天线。例如，在一些实施例中，使用多个天线来支持多入多出(MIMO)处理或空分多址(SDMA)处理。
存储器825表示包括了机器可读介质的制品。例如，存储器825表示随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)、闪速存储器，或包括处理器810可读介质的任何其他类型的制品。存储器825可以存储指令，其用于实现本发明的各个方法实施例的实施。在操作中，处理器810从非易失性存储器装置820、存储器825或这两者的组合读取指令和数据，并响应于此而执行动作。在一些实施例中，将非易失性存储器装置820和存储器825组合为单一的存储器装置。例如，可以将非易失性存储器装置820和存储器825都包括在单一非易失性存储器装置中。
尽管在图8中分别地示出了系统800的各个元件，但也可以将处理器810的电路、非易失性存储器装置820、存储器825以及数字电路830组合为单一的集成电路中。例如，存储器825或非易失性存储器装置820可以为在处理器810内的内部存储器，或为在处理器810内部的微程序控制存储器件。在一些实施例中，系统800的各个元件可以分开地封装并安装在常规的电路板上。在其它实施例中，各个元件为例如在多芯片模块中封装在一起的单独的集成电路管芯，而在又一些实施例中，各个元件位于同一集成电路管芯中。
本发明并不受限于处理器810和非易失性存储器装置820之间的相互连接类型。例如，总线815可以为串行接口、测试接口、平行接口，或能够在处理器810、非易失性存储器装置820和存储器825之间传输命令及状态信息的任何其他类型的接口。
在一些实施例中，非易失性存储器装置820可以包括或非(NOR)型闪速存储器单元，并且在其它实施例中，非易失性存储器装置820可以包括与非(NAND)型闪速存储器单元。在非易失性存储器装置820中的存储器单元可以每单元存储一个数据位，或存储单元可以为每单元能够存储超过一个位的多级单元(MLC)。可以在非易失性存储器装置820中使用任何的存储器布置而不偏离本发明的范围。
可以以多种方式来实施非易失性存储器装置、控制器、擦除循环计数器、及本发明的其他实施例。在一些实施例中，可将其实施在集成电路中。在另一些实施例中，可将本发明各个实施例的设计描述包括在库中，以使设计者能够以定制或半定制的设计来包括它们。例如，可将任何所公开的实施例实现在诸如VHDL或Verilog之类的可合成的硬件设计语言中，并将其分发给设计者以包括在标准的单元结构或门阵列等中。同样地，可以将本发明实施例表示为用于特定制造处理的硬宏(hard macro)。
尽管结合特定的实施例得以描述本发明，但应当理解的是，本领域技术人员可以对本发明进行各种各样的修改和变更而不偏离本发明的精神和范围。这种修改和变更也落入本发明和所附权利要求的范围。

Claims (20)

1、一种集成电路，其包括：
浮栅晶体管单元；
用以记录擦除循环次数的机构；以及
可变电压源，耦合所述可变电压源来向所述浮栅晶体管单元提供漏电压，并且耦合所述可变电压源来对所述机构记录所述擦除循环次数做出响应。
2、如权利要求1所述的集成电路，其中：
所述集成电路包括被布置为多个块的多个浮栅晶体管单元；以及
用以记录擦除循环次数的所述机构包括多个存储位置，以针对所述多个块中的每一个来存储擦除循环次数。
3、如权利要求1所述的集成电路，其中，耦合所述可变电压源来随着所述擦除循环次数的增加而增加所述浮栅晶体管单元上的所述漏电压。
4、如权利要求3所述的集成电路，其中，所述浮栅晶体管包括闪速存储器单元。
5、如权利要求4所述的集成电路，其中，所述闪速存储器单元包括或非型闪速存储器单元。
6、如权利要求4所述的集成电路，其中，所述闪速存储器单元包括与非型闪速存储器单元。
7、一种存储器装置，其包括：
多个存储器块；
擦除循环计数器，其对所述多个存储器块中的每一个已进行过的擦除次数进行计数；以及
可变电压源，其响应所述擦除循环计数器来向所述多个存储器块中的每一个提供可变电压。
8、如权利要求7所述的存储器装置，其中，所述多个块中的每一个均包括浮栅晶体管。
9、如权利要求8所述的存储器装置，其中，耦合所述可变电压源以在编程操作期间改变所述浮栅晶体管上的漏电压。
10、如权利要求9所述的存储器装置，其中，耦合所述可变电压源以在所述擦除循环计数器指示较大的擦除循环计数值时增加块的所述漏电压。
11、如权利要求7所述的存储器装置，其中，所述擦除循环计数器针对所述多个存储器块中的每一个包括至少一个非易失性存储位置。
12、如权利要求7所述的存储器装置，其中，所述多个存储器块中的每一个均包括闪速存储器单元。
13、一种方法，其包括：
接收用于对至少一个存储器位置进行寻址的地址；以及
增加与所述至少一个存储器位置相对应的擦除计数值。
14、如权利要求13所述的方法，还包括擦除所述至少一个存储器位置。
15、如权利要求13所述的方法，还包括基于所述擦除计数值来设置在所述至少一个存储器位置中的浮栅晶体管单元上的漏电压。
16、如权利要求15所述的方法，还包括对所述至少一个存储器位置进行编程。
17、如权利要求15所述的方法，其中，设置漏电压包括随着所述擦除计数值增加而将所述漏电压设置到更高的值。
18、一种电子系统，其包括：
天线；
耦合到所述天线的射频电路；
耦合到所述射频电路的处理器；以及
耦合到所述处理器的存储器装置，所述存储器装置包括：多个存储器块；擦除循环计数器，其对所述多个存储器块中的每一个已进行过的擦除次数进行计数；以及可变电压源，其响应所述擦除循环计数器来向所述多个存储器块中的每一个提供可变电压。
19、如权利要求18所述的电子系统，其中，所述多个块中的每一个均包括浮栅晶体管。
20、如权利要求19所述的电子系统，其中，耦合所述可变电压源以在编程操作期间改变所述浮栅晶体管上的漏电压。
CNA200780019680XA 2006-06-29 2007-06-28 具有可变漏电压的非易失性存储器 Pending CN101454893A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47853206A 2006-06-29 2006-06-29
US11/478,532 2006-06-29

Publications (1)

Publication Number Publication Date
CN101454893A true CN101454893A (zh) 2009-06-10

Family

ID=38845988

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780019680XA Pending CN101454893A (zh) 2006-06-29 2007-06-28 具有可变漏电压的非易失性存储器

Country Status (2)

Country Link
CN (1) CN101454893A (zh)
WO (1) WO2008003032A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312103A (zh) * 2022-09-30 2022-11-08 芯天下技术股份有限公司 闪存芯片的擦除电压配置方法、装置、设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793677A (en) * 1996-06-18 1998-08-11 Hu; Chung-You Using floating gate devices as select gate devices for NAND flash memory and its bias scheme
US5867429A (en) * 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6181601B1 (en) * 1999-12-02 2001-01-30 Taiwan Semiconductor Manufacturing Corporation Flash memory cell using p+/N-well diode with double poly floating gate
US7009244B2 (en) * 2003-07-02 2006-03-07 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell with notched floating gate and graded source region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312103A (zh) * 2022-09-30 2022-11-08 芯天下技术股份有限公司 闪存芯片的擦除电压配置方法、装置、设备及存储介质
CN115312103B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片的擦除电压配置方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2008003032A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
US7106636B2 (en) Partitionable memory device, system, and method
CN101346774B (zh) 多电平存储单元的读出
US8255643B2 (en) Memory system and data processing method thereof
EP1710806B1 (en) Mobile communication device having integrated embedded flash and sram memory
US7800943B2 (en) Integrated circuit having a memory cell arrangement and method for reading a memory cell state using a plurality of partial readings
CN103106923A (zh) 存储器装置架构和操作
CN101099216A (zh) 使用自适应接口定时的稳健而高速的存储器存取
US20020181315A1 (en) Nonvolatile semiconductor memory device having selective multiple-speed operation mode
CN105390162B (zh) 包括纠错解码器的存储装置和纠错解码器的操作方法
CN101303890B (zh) 包括比较当前和先前区段地址的数据读取方法和有关装置
US10777292B2 (en) Selectable trim settings on a memory device
US20080273405A1 (en) Multi-bit programming device and method of multi-bit programming
US7835183B2 (en) Nonvolatile storage device and control method thereof
US20110047325A1 (en) Nonvolatile semiconductor memory device and signal processing system
WO2008048580A1 (en) Performance or power-optimized code/data storage for nonvolatile memories
US7057934B2 (en) Flash memory with coarse/fine gate step programming
US20060004950A1 (en) Flash memory file system having reduced headers
Guo et al. Flexlevel NAND flash storage system design to reduce LDPC latency
JP2005528732A (ja) 電子デバイス内部の漏れ電流の影響を低減するデバイス
US7685333B2 (en) Method and system for communicating with memory devices utilizing selected timing parameters from a timing table
US7518932B2 (en) Erase cycle counting in non-volatile memories
US10627841B2 (en) Reference voltage generation circuit with reduced process variation on the reference voltage
CN101454893A (zh) 具有可变漏电压的非易失性存储器
US20100002519A1 (en) Flash memory device and programming method thereof
CN115826854A (zh) 存储方法、装置、设备和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090610