CN101444082B - 共享存储器的多视频频道显示装置和方法 - Google Patents

共享存储器的多视频频道显示装置和方法 Download PDF

Info

Publication number
CN101444082B
CN101444082B CN2007800141807A CN200780014180A CN101444082B CN 101444082 B CN101444082 B CN 101444082B CN 2007800141807 A CN2007800141807 A CN 2007800141807A CN 200780014180 A CN200780014180 A CN 200780014180A CN 101444082 B CN101444082 B CN 101444082B
Authority
CN
China
Prior art keywords
field
video
noise reduction
field buffer
buffer district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800141807A
Other languages
English (en)
Other versions
CN101444082A (zh
Inventor
桑杰伊·噶日
毕帕莎·高什
尼克希尔·巴拉姆
凯普·斯瑞德哈
什尔皮·萨胡
理查德·泰勒尔
爱德华斯·格温
劳伦·汤马斯
维皮恩·南布迪瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National LLC
Xinatiekesi Ltd By Share Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/736,561 external-priority patent/US8284322B2/en
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN101444082A publication Critical patent/CN101444082A/zh
Application granted granted Critical
Publication of CN101444082B publication Critical patent/CN101444082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种共享存储器视频处理器包括信号处理电路。该信号处理电路能够使降噪器和去交织器共享对存储器器件中的场缓冲区的访问来存储多条场线。所存储的场线中的一些也可以在该信号处理电路中被共享。对一些存储的场线的共享降低了总体存储器带宽和容量需求。该信号处理电路能够执行多场线处理。可以提供一组场线缓冲区来存储多个场片断的场线,并且可以将数据提供给该信号处理电路的相应输入。为了进一步减少存储,还可以在信号处理电路之间共享一些场线缓冲区。

Description

共享存储器的多视频频道显示装置和方法
相关申请交叉引用
本申请要求以下申请的优先权,并且这些申请中的每个的公开通过引用整体结合于此:2006年4月18日提交的美国临时申请No.60/793,288、2006年4月18日提交的美国临时申请No.60/793,276、2006年4月18日提交的美国临时申请No.60/793,277、以及2006年4月18日提交的美国临时申请No.60/793,275。 
背景技术
传统上,多视频频道电视显示屏具有双频道视频处理芯片,使得用户能够在显示屏的多个部分上同时观看一个或多个频道。这种在一个画面中显示一个画面的形式通常被称作画中画,或者PIP。图1A是在长宽比为4:3的显示屏的多个部分上显示两个频道的示例。屏幕100A在屏幕的主要部分上显示第一频道112,同时在屏幕的小的多的部分上显示第二频道122。图1B是在屏幕的不同部分上具有基本相同的长宽比的第一频道和第二频道的显示的示例,下面将更详细地描述该示例。 
图2中示出了用于产生PIP显示100A的典型电视系统。电视显示系统200包括:电视广播信号202、混合TV调谐器210、基带输入280、解调器220、MPEG编解码器230、片外(off-chip)存储设备240、片外存储器300、视频处理器250、以及外部组件270(例如,显示器)。混合TV调谐器210可以调谐到由电视广播信号202提供的一个或多个电视频道。混合TV调谐器210可以将数字电视信号提供给解调器220并且将模拟信号分量(例如,复合视频广播信号(CVBS))提供给视频处理器250。另外,基带输入280可以接收各种电视信号(例如,CVBS、S-视频、分量等),并且将它们提供给视频处理器250。其它外部的数字或模拟信号(例如,DVI或高清(HD))也可以被提供给视频处理器250。
视频被解调器220解调,然后被MPEG编解码器230解压缩。MPEG编解码器230所要求的一些操作可能使用片外存储设备240来存储数据。然后视频处理器250(其可能是双频道处理芯片)对数字信号进行处理以便产生合适的信号260以在外部组件270上显示。视频处理器250可以使用片外存储器300来执行存储器密集视频处理操作,例如,降噪和去交织;3D YC分离和帧率转换(FRC)。 
在这些PIP应用中,一般认为第一频道112比第二频道122更重要。用来产生PIP的一般的双频道处理芯片更重视第一频道视频管道的质量,所述第一频道视频管道产生了对第一频道112的较大的显示。第二频道视频管道产生质量较低的第二频道122的较小的显示,以便降低成本。例如,可以对第一频道视频管道实现诸如去交织、降噪和视频解码之类的3-D视频处理操作,而对第二频道视频管道仅实现2-D视频处理操作。3-D视频处理操作指在空间和时间域中处理视频的操作,通常缓冲在处理操作中使用的一帧或多帧视频。相反,2-D视频处理操作仅在空间域中处理视频,仅对当前帧的视频操作。 
随着长宽比为16:9的宽屏显示屏出现,迫切需要在同一屏幕上显示具有相同大小或者4:3长宽比的两个频道。这种应用形式通常被称作画和画(PAP)。在图1B中,屏幕100B显示了第一频道110,并且在该屏幕的第二部分上显示了具有基本相同的长宽比的第二频道120。在这些应用中,应当按照与第二频道类似的质量来产生第一频道。 
从而对第一和第二视频频道管道的3-D视频处理的实现方式需要产生两个高质量的视频图像。执行3-D视频处理来产生期望的显示一般要求存储器密集操作,存储器密集操作必需在适于在不损失质量和完整性的情况下显示图像的时间帧内被执行。存储器操作与要求3-D视频处理的频道的数目成正比地增长。一般的双视频处理芯片缺乏处理两个高质量的视频信号的能力,因此在日益需要显示两个高视频质量的频道时过时了。 
一般的双视频处理芯片缺乏处理多个高质量视频信号的能力的一个原因在于在视频处理器和片外存储器之间所要求的大量的数据带宽。传统上,视频处理芯片流水线的一部分包括降噪器和去交织器,它们每个都要 求与片外存储器之间的高数据带宽。 
具体而言,降噪器主要通过将一场与下一场相比较并且去除该场中的在每场中都不同的部分来工作的。因此,降噪器需要至少两场的存储量以与当前场相比较。去交织器读出已存储的两场并且将它们组合,从而反转交织操作。 
图3示出了一般的视频处理器的降噪器和去交织器的片外存储器访问操作。视频处理流水线的一部分包括降噪器330、去交织器340和片外存储器300,片外存储器300至少包含四个场缓冲部件310、311、312和313。 
在第一场间隔期间,降噪器330读取场缓冲部件310并将其与视频信号320相比较,产生降低了噪声的新场,并将该场输出322写到两个场缓冲部件311和312。先前存储在场缓冲部件311和312中的内容被分别拷贝到场缓冲部件310和313。因此,在该场间隔结束时,降噪器330的场输出322被存储在场缓冲部件311和312中,而先前存储在场缓冲部件311和312中的场现在分别被存储在场缓冲部件310和313中。 
在下一个场间隔期间,去交织器340读取包含在前一场间隔来自降噪器330的场输出的场缓冲部件312,并且去交织器340读取包含曾被存储在场缓冲部件312中的、在本场间隔之前的场间隔来自降噪器330的场输出的场缓冲部件313。去交织器340还读取当前场间隔的降噪器330的场输出322。去交织器340对这些场片断进行处理,并且组合它们来向视频流水线中的下一个模块提供去交织输出342。 
前述示例性视频流水线部分对单个频道执行这些操作,并且对每个额外的频道复用其操作。因此,由于存储器访问带宽与在同一个间隔中必需被写入/读取的数据的量成正比地增大,所以对多个频道执行降噪和去交织将以此方式增大数据带宽。上述视频处理操作的这种难以执行的带宽需求限制了同时执行这些操作的能力。 
因此,希望具有系统和方法,用于减小一个或多个频道的一个或多个视频流水线级的各个部件中的存储器访问带宽,以便产生具有多个高质量视频频道流的显示。
发明内容
根据本发明的原理,提供了系统和方法,用于减小一个或多个频道的一个或多个视频流水线级的各个部件中的存储器访问带宽,以便产生具有多个高质量视频频道流的显示。 
提供了用于共享视频处理系统中的存储器的系统和方法。第一场缓冲区的先前存储的内容可以被移动到第二场缓冲区。第一经降噪活动场可以被存储到第一场缓冲区中。第二场缓冲区的先前存储的内容可以被提供给降噪器和去交织器。第一场缓冲区的先前存储的内容可以被提供给去交织器。 
根据本发明的原理,提供了方法和装置,用于减小一个或多个频道的一个或多个视频流水线级的各个部件中的存储器访问带宽,以便产生具有多个高质量视频频道流的显示。双视频处理器可以接收可能为不同格式的一个或多个模拟或数字信号。可以提供能够在一种或多种视频模式中对两个同时的视频信号进行解码的双视频解码器(例如,NTSC/PAL/SECAM视频解码器)。在这些视频模式之一中,双视频解码器可以执行时分复用来共享在对视频信号进行解码时使用的至少一个组件,例如,模数转换器。 
视频解码器的输出或者由系统中的另一个组件提供的另一组视频信号可以被提供给信号处理电路(例如,降噪器和/或去交织器)。该信号处理电路可以访问存储器设备来存储各种场线。该信号处理电路所需的所存储的场线中的一些可以被共享。对一些存储的场线进行共享减小了总体存储器带宽和容量需求。该信号处理电路能够执行多场线处理。可以提供一组场线缓冲区来存储多个场片断的场线,并且可以将数据提供给该信号处理电路的相应输入。为了进一步减少存储设备,还可以在信号处理电路之间共享一些场线缓冲区。 
视频解码器的输出或者由系统中的另一个组件提供的另一组视频信号可以被提供给一个或多个缩放器来产生经不同缩放的视频信号。缩放器可以被配置来放置在下述位置中的多个插槽中:存储器之前、存储器之后、 或者如果不需要存储器访问的话被放置在之前或之后(即,存储器之间)。如果要放大视频信号,则缩放器可以被放置在存储器之后以便减少存储到存储器中的数据的量。如果要缩小视频信号,则缩放器可以被放置在存储器之前以便减少存储到存储器中的数据的量。或者,一个缩放器可以被配置来放置在存储器之前,而另一个缩放器可以被配置来放置在存储器之后,从而提供被不同缩放的两个视频信号(即,一个可以是放大的而另一个可以是缩小到)同时减少存储器存储的量和带宽。 
视频解码器的输出或者由系统中的另一个组件提供的另一组视频信号可以被提供给一个或多个帧率转换单元。空白时间优化器(BTO)可以以第一时钟速率接收与视频信号的一帧的一条场线相关的数据。该BTO可以判定在接收该帧的下一条场线之前可用的最大时间量。基于该判定,该BTO可以以第二时钟速率向存储器发送该帧的该条场线或者接收该帧的该条场线。用于存储器访问的第二时钟速率可以比第一时钟速率低很多,从而降低存储器带宽并且使得在场线之间具有较短可用时间量的另一个视频信号能够更快地访问存储器。从而,该BTO实质上按照促进对存储器带宽的高效利用的方式分配了来自若干个存储器客户(即,请求存储器访问的单元)的存储器访问。 
BTO的视频信号输出或者由系统中的另一个组件提供的另一组视频信号可以被提供给覆盖引擎来进一步处理。在该覆盖引擎中,两个或更多个视频信号可以被覆盖,并且被提供给颜色管理单元(CMU)。该CMU可以接收经覆盖的视频信号,并且可以按照部分来对经覆盖的视频信号进行处理。在接收到指示出经覆盖视频信号的一部分对应于第一视频信号的指示时,该CMU可以利用与第一视频信号部分相对应的参数对该视频信号部分进行处理并提供输出。或者,在接收到指示出经覆盖视频信号的一部分对应于第二视频信号的指示时,该CMU可以利用与第二视频信号部分相对应的参数对该视频信号部分进行处理并提供输出。覆盖引擎中的多平面(M-平面)覆盖电路可以接收两个或更多个视频信号(其中这些信号中的一个可由CMU提供)并且提供经覆盖信号。视频信号可以包括优先级指示符,并且覆盖电路然后可以基于该优先级指示符来对信号进行覆盖。
覆盖引擎的输出或者由系统中的另一个组件提供的另一组视频信号可以是连续的,并且可以被提供给主和/或辅助输出级。或者,视频信号可以绕过覆盖引擎并且被提供给主和/或辅助输出级。在主和/或辅助输出级中,视频信号可以经格式转换或处理来满足主和/或辅助输出级(例如,显示设备和记录设备)的需求。 
附图说明
在结合附图考虑了下面的详细描述之后,将清楚本发明的上述和其他目的及优点,在附图中类似的符号指代类似的部分,并且其中: 
图1A和1B是在同一屏幕的多个部分上显示的两个频道的示例图示; 
图2是产生PIP显示的图示; 
图3是一般的视频处理器中的降噪器和去交织器的片外存储器访问操作的图示; 
图4是根据本发明的原理的电视显示系统的图示; 
图5是根据本发明的原理的双视频处理器的板上视频处理部件的功能的详细图示; 
图6是根据本发明的原理的时钟发生系统的图示; 
图7-9是根据本发明原理的产生视频信号的三个模式的图示; 
图10是根据本发明原理的使用两个解码器来产生三个视频信号的示例性实现方式的图示; 
图11是根据本发明原理的时分复用两个视频信号的两部分的示例性定时图; 
图12是根据本发明原理的双视频处理器的前端视频流水线的功能的详细图示; 
图13是根据本发明原理的降噪器和去交织器的片外存储器访问操作的图示; 
图14是根据本发明原理的降噪器和去交织器的片外存储器访问操作的示例性说明定时图; 
图15是根据本发明原理的多场线处理的图示;
图16是根据本发明原理的执行帧率转换和缩放的详细图示; 
图17是根据本发明原理的缩放器定位模块的图示; 
图18是根据本发明原理的BTO复用器的操作的说明示例; 
图19是根据本发明原理的双视频处理器的颜色处理和频道融和(CPCB)视频流水线的详细图示; 
图20是根据本发明原理的覆盖引擎的详细图示; 
图21是根据本发明原理的颜色管理单元的详细图示; 
图22是根据本发明原理的双视频处理器的后端视频流水线的详细图示。 
具体实施方式
本发明涉及这样的方法和装置,所述方法和装置用于在一个或多个频道的多个视频流水线级的各个部件中减小存储器访问带宽并且共享存储器和其他处理资源,以便产生一个或多个高质量信号。 
图4示出了根据本发明原理的电视显示系统。图4中示出的电视显示系统可以包括:电视广播信号202、双调谐器410、MPEG编解码器230、片外存储设备240、片外存储器300、双视频处理器400、存储器接口530、以及至少一个外部组件270。双调谐器410可以接收电视广播信号202并且产生第一视频信号412和第二视频信号414。视频信号412和414然后可以被提供给双解码器420。双解码器420被示为在双视频处理器400的内部,但是也可以在双视频处理器400的外部。双解码器420可以对第一和第二视频信号412和414执行与解码器220(图2)类似的功能。双解码器420至少可以包括复用器424和两个解码器422。在替换布置中,复用器424和一个或两个解码器422可以在双解码器420外部。解码器422提供经解码视频信号输出426和428。应当理解,解码器422可以是不同于MPEG解码器的任意NTSC/PAL/SECAM解码器。到解码器422的输入可以是数字CVBS、S-视频或者分量视频信号,并且解码器422的输出可以是诸如Y-Cb-Cr数据之类的数字标准清晰信号。结合图7、8、9和10提供了对双解码器420的更详细的讨论。
复用器424可以用来选择两个视频信号412和414中的至少一个或者任意数目的输入视频信号。该至少一个被选视频信号425然后被提供给解码器422。该至少一个被选视频信号425在图中示为单个视频信号以免图示过于拥挤,但是应当理解,视频信号425可以代表可以被提供到任意数目个解码器422的输入的任意数目的视频信号。例如,复用器424可以接收5个输入视频信号,并且可以将这5个输入视频信号中的两个提供给两个不同的解码器422。 
图4中示出的具体的视频信号处理布置可以使双视频处理器400上的内部双解码器420被应用,由此来减少使用可能在时移应用(time-shiftingapplication)中需要的外部解码器的成本。例如,双解码器420的输出426和428之一可以被提供给656编码器440,来在对视频信号进行交织之前将所述视频信号适当地编码成标准格式。656编码器440可以用来缩小数据大小,从而以更快的时钟频率来进行处理。例如,在一些实施例中,656编码器440可以将16比特的数据、h-sync和v-sync信号缩小到8比特,从而以两倍的频率来进行处理。这对于SD视频和任意NTSC/PAL/SECAM解码器和MPEG编码器之间的接口可以是标准的。经编码视频信号413然后例如经由视频处理器上的端口被提供给外部MPEG编解码器230,来产生时移视频信号。另一个端口,即双视频处理器400上的柔性端口(flexiport)450可以用来接收来自MPEG编解码器230的该时移视频信号。这可以希望通过在视频处理器的外部对数字视频信号的多个部分进行处理来降低了视频处理器的复杂度。此外,由MPEG编解码器230执行的时移可能需要包括压缩、解压缩以及与非易失性大容量存储设备之间接口连接在内的操作,所有这些都可能在视频处理器的范围之外。 
也可以利用双视频处理器400产生其他视频信号(例如,光标、在屏显示、或者可以在至少一个外部组件270中被使用或者以其他方式被提供给外部组件的、除电视广播信号202之外的各种其他形式的显示)。例如,为此,双视频处理器400可以包括图形端口460或者图案生成器470。 
经解码视频信号、以及各种其他视频信号、图形生成器460、或者图 案生成器470可以被提供给选择器480。选择器480选择这些视频信号中的至少一个,并且将被选视频信号提供给板上视频处理部件490。视频信号482和484是可由选择器480提供给板上视频处理部件490的两个说明性信号。 
板上视频处理部件490可以执行任何合适的视频处理功能,例如,去交织、缩放、帧率转换、以及频道融和和颜色管理。双视频处理器400中的任何处理资源都可以经由存储器接口530向片外存储器300(其可以是SDRAM、RAMBUS、或者任何其他类型的易失性存储设备)发送数据和从片外存储器300接收数据。将结合图5的描述对这些功能中的每个进行更详细地描述。 
最后,双视频处理器400输出一个或多个视频输出信号492。视频输出信号492可以被提供给一个或多个外部组件270用以显示、存储、进一步处理或者任何其他合适的用途。例如,一个视频输出信号492可以是支持高清TV(HDTV)分辨率的主输出信号,而第二个视频输出信号492可以是支持标清TV(SDTV)分辨率的辅助输出。主输出信号可以用来驱动高端外部组件270,例如,数字TV或者投影仪,同时辅助输出用于标清(DVD)录像机、标清TV(SDTV)、标清预览显示、或者任意其他合适的视频应用。这样,辅助输出信号可以使用户能够在任意合适的SDTV介质(例如,DVD)上记录HDTV节目,又允许用户同时在HDTV显示器上观看该节目。 
图5更详细地示出了双视频处理器400的板上视频处理部件490的功能。板上视频处理部件490可以包括输入信号配置510、存储器接口530、配置接口520、前端流水线部件540、帧率转换(FRC)和缩放流水线部件550、颜色处理和频道融和流水线部件560、以及后端流水线部件570。 
配置接口520可以经由例如I2C接口接收来自诸如处理器之类的外部组件的控制信息522。配置接口522可以用来配置输入信号配置510、前端540、帧率转换550、颜色处理器560、后端570和存储器接口530。输入信号配置510可以耦合到双视频处理器400上的外部输入,以便接收输 入502上的视频信号(例如,HDTV信号、、SDTV信号、或者任意其他合适的数字视频信号)和被选视频信号482和484(图4)。输入信号配置510然后可以被配置来将所接收到的视频信号(例如,信号482、484和502)中的至少一个作为视频源流512提供给前端540。 
基于该配置,被提供给板上视频处理部件490的这些输入中的各个可以利用板上视频处理流水线在不同的时刻被处理。例如,在一个实施例中,双视频处理器400可以包括八个输入端口。示例性端口可以包括两个16比特的HDTV信号端口、一个20比特的HDTV信号端口、三个8比特的SDTV信号端口(其可以是CCIR656格式的)、一个24比特的图形端口、以及一个16比特的外部在屏显示端口。 
前端540可以被配置来选择可用输入的至少一个视频源流512(即,频道),并且沿一个或多个视频处理流水线级对(一个或多个)被选视频信号流进行处理。前端540可以将来自一个或多个流水线级的(一个或多个)经处理的视频信号流提供给帧率转换和缩放流水线级550。在一些实施例中,前端540可以包括三个视频处理流水线级,并且向FRC和缩放流水线级550提供三个分离的输出。在FRC和缩放流水线级550中,可能存在一个或多个处理通道。例如,第一通道可以包括主缩放器和帧率转换单元,第二通道可以包括另一个缩放器和帧率转换单元,并且第三通道可以包括较低成本的缩放器。这些缩放器可以是彼此独立的。例如,一个缩放器可以放大输入图像,而另一个可以缩小该图像。两个缩放器都能够在444像素(RGB/YUB24-比特)或者422像素(YC16-比特)下工作。 
颜色处理和频道融和流水线级560可以被配置来提供颜色管理功能。这些功能可以包括颜色重映射、亮度、对比度、色泽和饱和度增强、γ修正和像素确认。另外,颜色处理和频道融和流水线级560还可以提供视频融和功能、覆盖不同的频道、或者用第三频道融和或者覆盖两个已融和的视频频道。 
后端流水线级570可以被配置来执行数据格式化、签名/未签名数字转换、饱和逻辑、时钟延迟、或者在来自双视频处理器400的一个或多个频道的输出之前可能需要的任意其他合适的最终信号操作。
各个流水线级片断中的每个可以被配置来利用存储器接口530向片外存储器300发送数据和从片外存储器300接收数据。存储器接口530可以至少包括存储器控制器和存储器接口。存储器控制器可以被配置来以该存储器所支持的最大速度运行。在一个实施例中,数据总线可以是32比特的,并且可以以200MHz的频率工作。该总线可以提供非常接近12.8G比特每秒的吞吐量。使用存储器接口530的每个功能块(即,存储器客户)可以在操作的突发模式中对该存储器进行寻址。各个存储器客户之间的仲裁可以以循环方式或者任意其他合适的仲裁方案来进行。对各个流水线片断的更详细的讨论将结合对图12、19、20、21和22的描述给出。 
双视频处理器400中的各个组件和流水线级可能需要不同的时钟产生机制或时钟频率。图6示出了为此产生多个时钟信号的时钟产生系统600。时钟产生系统600至少包括晶体振荡器610、通用模拟锁相环电路620、数字锁相环电路640a-n、以及存储器模拟锁相环电路630。晶体振荡器610的输出612可以被按需耦合到通用锁相环电路620、存储器锁相环电路630、双视频处理器400中的另一个组件、或者该处理器外部的任意合适的组件。 
存储器模拟锁相环电路630可以用来产生存储器时钟信号632,以及其他不同频率的时钟信号636,时钟信号636可以被选择器650选择来用作操作存储器器件(例如,200MHz的DDR存储器)或者另一个系统组件的时钟信号652。 
通用模拟锁相环电路620可以产生200MHz时钟,该时钟可以被用作一个或多个数字锁相环(PLL)电路640a-n的基础时钟。数字PLL电路640a-n可以被用在开环模式中,在该模式中表现为频率合成器(即,将基础时钟频率乘以一个合理的数字)。或者,数字PLL电路640a-n可以被用在闭环模式中,在该模式中可以通过锁定到各个输入时钟信号642a-n(例如,视频同步输入)来实现频率锁定。数字PLL在闭环模式中具有实现对非常低的时钟信号的精确频率锁定的能力。例如,在视频处理领域中,垂直视频时钟信号(例如,v-sync)可以在50-60Hz的范围中。多个系统组件可以使用数字PLL电路640a-n的输出644a-n以用于可能要求多个开环或者闭环信号的不同操作。应当理解,输出640a-n中的每个能够提供不同频率或者相同频率的时钟信号。 
例如,可能使用由数字PLL电路640a-n所产生的时钟信号的一个组件是双解码器420(图4),它的操作将结合图7、8、9和10更详细地描述。双解码器420可以包括解码器422(图4)。解码器422可以用在多种操作模式中,如结合图7、8和9所述。 
图7、8和9示出了利用解码器422来产生视频信号426或428(图4)的三种示例性操作模式。这三种操作模式可以提供例如复合视频信号、S-视频信号、以及分量视频信号。 
这三种模式中的第一种可以用来产生复合视频信号,如结合图7所示。第一解码器模式可以包括DC恢复单元720、模数转换器730、以及解码器422,它们每个都可以被包括在双解码器420中(图4)。可由双调谐器410提供或者在替换布置中由复用器424提供的视频信号425(图4)被提供给DC恢复单元720。DC恢复单元720可以在可以是AC耦合信号的视频信号425已丢失其DC基准并且应当被周期性地重置以便保持诸如亮度之类的视频特性信息时被使用。来自DC恢复单元720的视频信号被模数转换器730和解码器422数字化。 
在第一模式中,解码器422可以使用来自单个模数转换器的数字化的视频信号732来产生复合视频信号。模数转换器730和解码器422可以通过接收数字时钟信号644a-n(图6,它们可以例如是20、21、22、23、24、25、26、27、28、29或30MHz)来工作。另外,解码器422可以利用输出反馈信号427来对DC恢复单元720的操作进行控制。输出反馈信号427可以例如是2比特的控制信号,该控制信号指示DC恢复单元720增大或者减小被提供给模数转换器730的视频信号中的DC输出。 
这三种模式中的第二种可以用来产生S-视频信号,如结合图8所示。第二解码器模式可以包括在第一模式中所述的所有元件,还包括第二模数转换器820。视频信号425(图4)可以被划分成第一部分812和第二部分810。视频信号425(图4)的信号中的第一部分812(其可由复用器424提供)可以被提供给DC恢复单元720,并且视频信号425(图4)的信号中的第二部分810可以被提供给第二模数转换器820。来自DC恢复单元720的视频信号425的第一部分812被第二模数转换器730数字化,并且被提供给解码器422。另外,视频信号425的第二部分810由模数转换器820提供给解码器422。S-视频信号需要双线模拟端口用于连接到多种设备(例如,VCR、DVD播放机等)。 
在该第二模式中,解码器422可以使用来自两个模数转换器730和820的数字化的视频信号732和832来产生S-视频信号。模数转换器730和820以及解码器422可以通过接收数字时钟信号644a-n(图6,它们可以例如是21、22、23、24、25、26、27、28、29或者30MHz)来工作。在一些实施例中,视频信号的第一部分812可以是视频信号425的Y通道,并且视频信号425的第二部分810可以是视频信号的色度通道。 
这三种模式中的第三种可以用来产生分量视频信号,如结合图9所示。第二解码器模式可以包括在第二模式中所述的所有元件,还包括第二和第三DC恢复单元930和920、以及复用器940。视频信号425(图4)可以被划分成第一部分914、第二部分910、以及第三部分912。视频信号425(图4)的第一部分914(其可由复用器424提供)可以被提供给DC恢复单元720,视频信号425(图4)的信号中的第二部分910可以被提供给DC恢复单元930、并且视频信号425(图4)的信号中的第三部分912可以被提供给DC恢复单元920。分量视频信号需要三线模拟端口用于连接到多种设备(例如,VCR、DVD播放机等)。 
来自DC恢复单元720的视频信号425的第一部分914被模数转换器730数字化,并且被提供给解码器422。来自DC恢复单元930和920的视频信号425的第二和第三部分910和912被模式转换器820有选择地数字化(例如,利用复用器940选择),并且被提供给解码器422。复用器940可以接收来自解码器422的控制信号429,以便在时间上复用视频信号425的第二和第三部分910和912使得通过模数转换器820。 
在第三模式中,在一些实施例中,解码器422可以使用来自两个模数转换器730、820的数字化的视频信号732和832来产生复合视频信号。模数转换器730和820以及解码器422可以通过接收数字时钟信号644a-n (图6,它们可以例如是21、22、23、24、25、26、27、28、29或者30MHz)来工作。另外,解码器422可以利用输出反馈信号427来对DC恢复单元720、930和920的操作进行控制。在一些实施例中,视频信号425的第一、第二和第三部分914、910和912可以分别是视频信号425的Y通道、U通道和V通道。 
应当理解,各种通常可用类型的DC恢复单元、数模转换器和视频解码器都可以被用来执行前述功能,为了简洁起见,在此讨论中省略了它们的具体操作。 
在图10所示的一个实施例中,可以利用两个解码器422和三个模数转换器730或820实现所有三种解码器模式。图10中所示布置可以使双解码器420(图4)能够基本同时提供与这三种模式中的任意两种相对应的至少两个视频信号426和428(即,来自每个解码器一个视频信号)。 
图10示出了利用两个解码器来产生两个复合视频信号、一个复合视频信号和一个S-视频信号、一个复合视频信号和一个分量视频信号、或者两个S-视频信号的示例性实现方式。图10所示的示例性实现方式包括:一组复用器1020、1022、1023、1025、1021、1024、1026、1027和1028;三个模数转换器730、820、1010;四个DC恢复单元720、721、930、920;解复用器1040;以及两个解码器422a和422b。 
图10的示例性实现方式在用来产生两个复合视频信号时可以按照下述方式工作。第一视频信号425a可以被耦合到复用器1020的第一输入,并且第二视频信号914可以被耦合到复用器1024的第二输入。复用器1020的第一输入可以被选择并且被输出到复用器1021的第四输入,以输入到DC恢复单元720。复用器1024的第二输入可以被选择并且被输出到DC恢复单元721。该实现方式的剩余部分的操作与结合图7描述的产生复合视频信号的操作类似。例如,DC恢复单元720和721、模数转换器730和1010、以及解码器422a和422b以类似的方式工作来产生如图7中所述的复合视频信号。 
利用图10中所示的示例性实现方式产生一个复合视频信号和一个S-视频信号、或者一个复合视频信号和一个分量视频信号以与上述产生两个 复合视频信号类似的方式被执行。例如,用于产生S-视频信号的视频信号425的第一和第二视频信号部分812和810被提供给复用器1022和1026。复用器1022和1026的输出被提供给复用器1021和1027,复用器1021和1027选择要被模数转换器730和820处理的视频信号。类似地,复用器1024选择要被模数转换器1010处理的那些视频信号。下面示出的表1给出了对于各种操作模式复用器输入选择的更详细的描述。 
图10中所示的示例性实现方式也使得能够产生两个S-视频信号426和428。为了提供该功能,工作在第一频率和第一相位(例如,20MHz)的第一时钟信号644a被提供给模数转换器730和解码器422a。工作在第二频率(该第二频率可能与第一时钟信号存在180度的相位差,例如,相位相差180度的20MHz)的第二时钟信号644b可以被提供给模数转换器1010和解码器422b。工作在第三频率(该第三频率基本上是第一时钟信号的频率的两倍,并且具有与第一时钟信号相同的相位,例如,40MHz)的第三时钟信号644c可以被提供给模数转换器820。时钟信号644b被提供给复用器1030来有选择地将时钟信号644b耦合到复用器1026和1027。通过将时钟信号耦合到复用器1026和1027的选择输入,可以对模数转换器820上的视频信号输入810a-c执行时分复用。时钟信号644a被提供给复用器1040,来对该时分复用的视频信号进行解复用。对时分复用操作的更清楚的描述将结合图11给出。 
图11示出了用于对两个视频信号425的两个第二部分810进行时分复用的示例性定时图。通过时分复用这些操作,可以避免需要第四个模数转换器,从而减少了双视频处理器400的总成本。图11中示出的定时图包括:分别与第一、第二和第三时钟信号644a、644b和644c相对应的三个时钟信号、三个模数转换器730、1010和820的输出。如图所示,时钟1和时钟2工作在时钟3的频率的一半处,并且随时钟3的下降沿改变。 
如图所示,在时间段T1和T4之间,一个完整的时钟周期644a(时钟1)完成,并且模数转换器730(ADC1)的、与第一视频信号(S0)的第一部分812a-c相对应的输出可用于由解码器422a处理。在时间段T2的开始处、时钟3的上升沿上,模数转换器820(ADC3)开始处理第二视频 信号(S1)的第二部分810a-c,并且在时间段T3的结尾处完成处理。 
在时间段T3的开始处,模数转换器820(ADC2)开始处理视频信号S1的第一部分810a-c,并且在时间段T6的结尾处完成。ADC2的、与视频信号S1的第一部分810a-c相对应的输出在时间段T6的结尾处变得可用于由解码器422b处理。在时间段T4的开始处、时钟3的上升沿上,模数转换器820(ADC3)开始处理视频信号S0的第二部分810a-c,并且在时间段T5的结束处完成处理。 
因此,在时间段T6的结束处,两个视频信号S0和S1的两部分仅利用三个模数转换器完成了处理。 
在时间段T5和T6之间、时钟3的上升沿上,解复用器1040将来自ADC3的视频信号S0的第二部分810a-c的输出提供给解码器644a以产生经处理的视频信号426。同时,视频信号S1的第二部分812被选中以由模数转换器820(ADC3)处理,并且在时间段T7的结束处变得可用。 
前面说明了用于一个利用三个模数转换器730、1010和820产生两个S-视频信号426和428的实施例。下面的表1总结了可以被提供给相应的复用器以产生复合(cst)、分量(cmp)和S-视频信号(svid)的各种组合的示例性选择信号。 
  
视频1 视频2 M0_sel M1_sel M2_sel M3_sel M4_sel M5_sel M6_sel M7_sel
425a(cst) 425e(cst) 0,0 x,x 1,1 x,x x,x 0,1 x,x x,x
425a(cst) 910,912,914(cmp) 0,0 x,x 1,1 x,x x,x 1,0 x,x 1,429
425b(cst) 812a,810a(svid) 0,1 x,x 1,1 x,x 0,0 0,0 0,0 0,0
812a,810a(svid) 812b,810b(svid) x,x 0,0 0,0 x,x 0,1 0,0 0,644b 0,0
812a,810a(svid) 812c,810c(svid) x,x 0,0 0,0 x,x 1,0 0,0 644b,0 0,0
812b,810b(svid) 812c,810c(svid) x,x 0,1 0,0 x,x 1,0 0,0 644b,1 0,0
表1 
双解码器420也可以被配置来处理可能从录像机(VCR)接收到的不稳定的模拟或数字信号。VCR可能由于诸如快进、快倒或者暂停模式之类的各种模式而产生不稳定的信号。双解码器420能够在这种情形期间处理这些类型的信号来提供良好质量的输出信号。
不稳定的视频信号可能由于VCR所产生的不稳定的同步信号所导致。用于处理不稳定的同步信号的一种合适的技术可以是缓冲该不稳定的视频信号。例如,可以将先进先出(FIFO)缓冲区设置在解码器的输出附近。首先,可以利用不稳定的同步信号作为基准来将解码器输出数据写入该FIFO缓冲区。这些同步信号和时钟可以由解码器中的逻辑块重新生成或者重新创建,并且然后可以在遇到这样的工作模式时从该FIFO缓冲区读取数据。因此,可以利用稳定的同步信号来输出不稳定的视频信号。在所有其他情形和工作模式中,该FIFO缓冲区可以被绕过,并且输出可以与该FIFO的输入相同。 
或者,在片外存储器中实现FIFO缓冲区可以实现对不稳定的同步信号的合适的处理。例如,在检测到不稳定的同步信号时,解码器可以被置于2-D模式中,从而使用更少的片外存储器。通常用于3-D操作的片外存储器300的主要部分变得可用,并且可以用来实现前述FIFO缓冲区(即,至少一个完整数据向量的等同物作为自由存储器空间是可用的)。此外,该片外存储器内部的FIFO缓冲区能够存储一个完整帧的像素,所以即使写和读速率不匹配,在输出处帧或者被重复或者被丢弃。重复或者丢弃特定的帧或者帧中的场可以仍使得系统显示相当良好的画面。 
图12更详细地示出了视频流水线中的前端540的示例性功能。具体而言,频道选择器1212可以被配置来从多个视频源流512选择四个频道。这四个频道可以沿前端540中的四个流水线化级而被处理。在一些实施例中,这四个频道可以包括:主视频频道、PIP频道、在屏显示(OSD)频道、以及数据仪表或测试频道。 
前端540可以实现对这些频道中的任意一个实现多种视频处理级1220a、1220b、1230和1240。在一些实施例中,各个频道可以共享来自任意其他级的一个或多个资源,以提高各个频道的处理能力。可由视频处理级1220a和1220b提供的功能的一些实例可以包括降噪和去交织,降噪和去交织可用来产生最好的画面质量。降噪和去交织功能也可以共享片外存储器300,这种存储器被标为共享存储器级1260,将结合图13和15的描述对其进行更详细的描述。为了避免图示过于拥挤,在图12中共享存储 器级1260被示为与频道1相对应的处理级的一部分。但是,应当理解,一个或多个共享存储器级1260可以是前端540中的任意频道流水线的一部分。 
降噪可以去除脉冲噪声、高斯噪声(空间和时间上的)、以及MPEG伪影,例如块噪声和蚊状噪声。去交织可以包括通过利用运动呈现中的边沿自适应插值来插值任何丢失的线从而从交织视频生成连续视频。或者,去交织功能可以使用基于运动的自适应的时间和空间插值的组合。降噪器和去交织器二者都可以工作在3-D域中,并且可能要求在片外存储器中存储帧中的场。因此,去交织器和降噪器可以充当可以用来访问片外存储器的存储器接口530的客户。在一些实施例中,降噪器和去交织器可以共享片外存储器来以最有效率的方式最大化存储器空间和处理数据,如共享存储器级1260所示。将结合对图13和15的描述对该处理进行更详细地描述。 
三个视频处理级1220a、1220b和1230中的任一个都可以运行格式转换,来将视频信号转换到期望的域中。例如,这种转换类型可以被用来将输入视频信号流改变成601或709颜色空间中的YC4:2:2格式。 
前端540还可以提供仪表流水线1240来运行数据仪表功能。仪表流水线1240可以被用来例如寻找活动视频的开始和结束像素以及线位置,或者当存在可控相位采样器(ADC)上行流时寻找优选的采样时钟相位。执行这些操作可能有助于自动检测输入频道参数,例如,分辨率、字母成框、以及柱状成框。此外,检测这种频道参数可以帮助使用它们来通过微控制器或者任意其他合适的处理元件对诸如缩放和长宽比转换之类的特征进行控制。前端540还可以对所有四个频道运行同步视频信号仪表功能,从而检测同步信号丢失、时钟信号丢失、或者超范围的同步信号或时钟信号。这些功能也可以用来通过微控制器或者任意其他合适的处理元件来驱动功率管理控制。 
在前端540的末尾,一组FIFO缓冲区1250a-c可以对视频流进行采样,来在前端540和帧率转换和缩放550(图5)流水线级之间提供经采样视频信号1252、1254和1256,这些采样视频信号1252、1254和1256 可用于对被选频道进行重定时。 
对共享存储器级1260的更详细的描述将结合对图13和15的描述给出。具体而言,如图13所示,共享存储器级1260可以至少包括降噪器330和去交织器340的功能。这两种功能都是时间上的功能,可能需要帧存储设备以便产生高质量的图像。通过使能各种存储器访问模块(即,存储器客户)来共享片外存储器300,可以缩小片外存储器300的大小和用于接口连接片外存储器300所需的带宽。 
降噪器330在3-D模式中可以对经交织的输入的两场操作。降噪器330可以对其进行操作的这两场可以包括一个活动场(live field)1262和是活动场1262之前的两场的一场(即,在前一场之前的一场332或者经二次延迟的降噪场332)。去交织器340在3-D模式中可以对三个交织的场进行操作。这三个场可以包括活动场1262、前一场1330(例如,经一次延迟的场)、以及该前一场之前的一场332(例如,经二次延迟的场)。 
如图13和图14所示,场缓冲区1310和1312可被降噪器330和去交织器340共享。降噪器330可以从片外存储器300、即从场缓冲区1310读取前一场之前的一场332,并且将其和活动场1262一起进行处理,来提供降噪输出322。降噪输出322可以被写入到片外存储器300,即写入场缓冲区1312中。去交织器340可以从片外存储器300,即从场缓冲区1312读取前一场1330,并从场缓冲区1310读取前一场之前的一场332,并且将读取的场与活动场1262或者降噪输出322一起进行处理,然后作为输出提供去交织视频1320。 
例如,如图14所示,活动场1262(场1)可以被提供给降噪器330,用以在第一时间段(即,T1)期间输出经噪声处理的输出322。在降噪器330完成处理场1之后或之前(即,在时间段T2期间),降噪输出322(场1)可以被降噪器330提供给去交织器340,或者可以绕过降噪器330并且经由1262被直接提供给去交织器340(例如,如果不需要降噪的话)。在任一情形中,在第二时间段(即,时间段T2)期间,降噪输出322(场1)可以被降噪器330写入片外存储器300中的场缓冲区1312。
在时间段T2期间,去交织器340可以从片外存储器300读取场缓冲区1312的输出1330(场1),同时处理帧中的活动场(场2)。场缓冲区1312随后提供在经噪声处理的输出322(场2)(即,活动场之前的一场或者经一次延迟的降噪活动场)之前被处理的降噪输出(场1)。 
在降噪器330在第三时间段(即,T3)期间完成处理活动场1262(场2)中的下一场之后或之前,场缓冲区1312中的活动场1330之前的一场可以被写入场缓冲区1310。下一个降噪输出322(场2)可以被写入场缓冲区1312,替换降噪输出(场1)。在时间段T3期间,场缓冲区1312的内容是降噪输出(场2)(即,前一活动场或者经一次延迟的降噪活动场),并且场缓冲区1310的内容是降噪输出(场1)(即,前一活动场之前的一场或者经二次延迟的降噪活动场)。 
在时间段T3期间,降噪器330可以对活动场1262(场3)和前一活动场之前的一场322(场1)进行操作。在同一时间段T3期间,去交织器340可以对一些场进行操作:活动场1262(场3)或者降噪输出(场3)、该活动场之前的一个活动场1330(场2)、以及前一活动场之前的一个活动场332(场2)。从而在降噪器330和去交织器340之间共享片外存储器300使得仅使用两个场缓冲区位置,而如图3所示,一般在片外存储器300中需要四个场缓冲区位置来提供类似的功能。 
通过减少存储器中的场缓冲区位置的数目,可以向额外的视频处理流水线提供相等的处理能力和更多的存储器存储能力和带宽,从而使得能够实现至少两个频道的高质量的视频处理。此外,双视频处理器400和片外存储器300之间的数据传送带宽可以被降低,因为仅单个写端口和两个读端口可以被用来提供前述功能。 
在一些其他实施例中,降噪器330和去交织器340可以同时对每个帧中的多条场线进行操作。如图15所示,这些场线中的各个可以被存储到活动场线缓冲区1520、前一活动场线缓冲区1530、以及前一活动场线之前的活动场线缓冲区1510中。线缓冲区1510、1520和1530可以是双视频处理器400中的可以在存储和访问数据时提供高效率和速度的存储位置。为了进一步减少存储空间量,可以在降噪器和去交织器模块之间共享由降 噪器330和去交织器340二者使用的线缓冲区1510。 
如图15所示,在活动场1262被降噪器330和去交织器340接收到时,除了结合图13和14所述的用于将活动场存储到场缓冲区1312中的操作之外,活动场1262也可以被存储到活动场线缓冲区1520中。这使得降噪器330和去交织器340能够同时访问在不同时间间隔中接收到的多条活动场线。类似地,场缓冲区位置1310和1312中存储的内容也可以被分别移动到对应的线缓冲区1510和1530,线缓冲区1510和1530提供了对前一活动场(活动场之前的降噪输出)和前一活动场之前的一场(前一活动场之前的降噪输出)的缓冲。这使得降噪器330和去交织器340能够同时访问多个前一活动场线和前一活动场线之前的活动场线。作为包括场线缓冲区的结果,降噪器330和去交织器340可以同时对多条场线进行操作。结果,因为降噪器330和去交织器340共享对存储在场缓冲区位置1310中的前一活动场之前的一场,所以它们也可以共享对对应的场线缓冲区1510的访问。这又可以减少双视频处理器400上所需的存储量,或者基本接近双视频处理器400. 
尽管图15中仅示出了三个线缓冲区,但是应当理解,可以提供任意数目的场线缓冲区。具体而言,所提供的场线缓冲区的数目取决于双视频处理器400上可用的存储空间的量和/或降噪器330和去交织器340可能需要的同时场线的数目。但是,应当理解,可以提供任意数目个额外的降噪单元和去交织单元,来辅助对多条场线的处理。 
例如,如果提供了每个都可以同时处理三条活动场线的两个降噪器330和两个去交织器340,则可以使用八个活动场线缓冲区1520、六个前一活动场线缓冲区1530、以及六个前一活动场线之前的前一活动场线缓冲区1510来处理多条场线,其中每个场线缓冲区的输出将被耦合到降噪器和去交织器单元的相应输入。事实上,如果所需降噪器和去交织器和片上空间可用的话,则设想一个或多个帧的内容可以被存储到场缓冲区中。 
图16更详细地示出了帧率转换和缩放流水线550(图5)(FRC流水线)。FRC流水线550至少可以包括缩放和帧速率转换功能。具体而言,FRC流水线550可以包括可以被置于缩放器插槽1630、1632、1634和 1636中的两个中的、用于缩放的至少两个模块,一个缩放器用于提供对第一频道的缩放,并且一个缩放器用于提供对第二频道的缩放。从图17的描述中将明白这种布置的优点。缩放器插槽1630、1632、1634和1636中的这些缩放模块中的每个都能够按照任意缩放比率执行放大或者缩小。缩放器也可以包括用于执行长宽比转换、水平非线性3区缩放、交织和去交织的电路。在一些实施例中缩放可以以同步模式执行(即,输出与输入同步),或者通过片外存储器300执行(即,输出可以被定位于相对于输入的任意位置)。 
FRC流水线550还可以包括用于帧率转换(FRC)的功能。频道中的至少两个可以包括帧率转换电路。为了执行FRC,视频数据应当被写入存储器缓冲区,并且以期望的输出速率被从该缓冲区读取。例如,帧速率增大是由于读取输出缓冲区比输入帧快,从而使得随着时间重复了特定的帧。帧速率降低是由于从缓冲区读取要被输出的帧的速率比特定帧被写入的速率慢(即,读取帧比输入速率慢)。帧视频数据可用(即,活动视频)期间读取特定的帧可能导致帧撕裂或者视频伪影。 
具体而言,为了避免在活动视频中出现的诸如帧撕裂之类的视频伪影,重复或丢弃帧应当在整个输入帧上发生,而不是在一帧中的中间场中发生。换言之,视频中的不连续性应当仅在帧边界之间发生(即,在不提供画面图片的垂直或水平同步期间),而不在活动视频的区域内发生。减少撕裂(tearless)控制机制1610可以工作来通过例如当存储器接口530读取存储器中的一个帧的一部分时进行控制来减轻帧之间的不连续性。FRC可以在通常模式中被执行或者在减少撕裂模式中被执行(即,利用减少撕裂控制机制1610)。 
除了第一和第二频道中的每个中被置于缩放器插槽1630、1632、1634和1636中的两个中的两个缩放器之外,在第三频道上还可以有低端缩放器1640。该低端缩放器1640可以是更基本的缩放器,例如,仅执行1:1或者1:2放大或者任意其他必需缩放比例的缩放器。或者,第一和第二频道中的缩放器之一可以对第三频道执行缩放。复用器1620和1622可以控制至少三个频道中的哪个应当被导向可用缩放器中的哪个。例如,复用 器1620可以选择频道3用以在插槽1630或者1632中的缩放器中执行第一类型的缩放操作,并且复用器1622可以选择频道1用以在插槽1634或1636中的缩放器中执行第二类型的缩放操作。应当理解,一个频道也可以使用任意数目个可用缩放器。 
FRC流水线550还可以包括平滑电影模式以便减少运动抖动。例如,在去交织器中可以存在检查输入视频信号的模式的胶片模式探测模块。如果输入视频信号以第一频率(例如,60Hz)运行,则可以将其转换成更高的频率(例如,72Hz)或者更低的频率(例如,48Hz)。在转换到更高的频率的情形中,可以从胶片模式探测模块向FRC模块提供帧重复指示信号。该帧重复指示信号可以在可由去交织器生成的数据的第一组帧(例如,帧中的一个)期间为高,并且在第二组帧期间(例如,四个帧)为低。在帧重复指示信号为高的时间部分期间,FRC可以重复一个帧,结果以较高的频率生成正确的数据序列。类似地,在转换到较底频率的情形中,可以从胶片模式探测模块向FRC模块提供帧丢弃指示信号。在帧丢弃指示信号为高的时间段期间,序列中的一组特定的帧被丢弃,结果以较低的频率生成了正确的数据序列。 
取决于期望的缩放的类型,如缩放器定位模块1660所示,缩放器可以被配置为置于各个缩放器插槽1630、1632、134和1636中。缩放器插槽1632和1636都位于存储器接口之后,尽管缩放器插槽1632对应于对第一频道执行的缩放操作,而缩放器插槽1636对应于对第二频道执行的缩放操作。如图所示,一个缩放器定位模块1660可以包括选择与特定的缩放器配置相对应的输出的复用器1624,而另一个缩放器定位模块1660可以不包括复用器,而是替换地可以使缩放器的输出直接耦合到了一个视频流水线组件。复用器1624提供了仅利用两个缩放器插槽实现三种操作模式(将结合图17更详细地描述)的灵活性。例如,如果提供了复用器1624,则定位在插槽1630中的缩放器可以被耦合到存储器用以提供缩小和放大,并且还可以被耦合到复用器1624。如果不希望存储器操作,则复用器1624可以选择缩放器插槽1630的输出。或者,如果需要存储器操作,则缩放器插槽1630中的缩放器可以对数据进行缩放,并且复用器 1624可以选择来自对数据进行放大或者缩小并且被置于缩放器插槽1632中的另一个缩放器的数据。复用器1624的输出然后可以被提供给另一个视频流水线组件,例如空白时间优化器1650,将结合对图18的描述对空白时间优化器1650进行更详细的描述。 
如图17所示,缩放器定位模块1660至少可以包括:输入FIFO缓冲区1760,到存储器接口530的连接,三个缩放器定位插槽1730、1734和1736中的至少一个,写FIFO缓冲区1740,读FIFO缓冲区1750,以及输出FIFO缓冲区1770。缩放器定位插槽可以对应于图16中所述的插槽。例如,缩放器定位插槽1734可以对应于插槽1630或者1634,类似地缩放器定位插槽1730可以对应于插槽1630,如上所述,利用复用器1624使插槽1630能够提供缩放器定位插槽1730和1734的功能。一个或者两个缩放器可以相对于存储器接口530而被定位在三个缩放器定位插槽1730、1734或者1736中的任意一个或者两个中。缩放器定位模块1660可以是FRC流水线550中的任意频道流水线的一部分。 
在期望同步模式时,缩放器可以被定位在缩放器定位插槽1730中。在该模式中,在系统中可以不存在FRC,这排除了特定的FRC频道流水线来访问存储器的需求。在该模式中,输出v同步信号可以被锁定到输入v同步信号。 
或者缩放器可以被定位在缩放器定位插槽1734中。当需要FRC并且应当缩小输入数据时可能希望将缩放器定位在插槽1734中。在写入存储器之前对输入数据进行缩小(即,因为希望较小的帧大小),结果减少了可能需要的存储器存储的量。由于较少的数据可以被存储到存储器,所以可以降低输出数据读速率,从而也降低了所需的总的存储器带宽(从而降低了成本)并且提供了更高效的系统。 
在另一个情形中,缩放器可以被定位在缩放器定位插槽1736中。当需要FRC并且应当放大输入数据时可能希望将缩放器定位到插槽1736中。可以以比读取输出数据低的速率将数据提供给存储器(即,在输入处帧大小比在输出处小)。结果,通过存储较小的帧并且稍后在输出处使用缩放器来增大帧大小,较少的数据可以被写入存储器。例如,另一方面, 如果缩放器被定位在存储器之前、在插槽1734中,并且被用来放大输入数据,则较大的帧将被存储到存储器,从而需要更多的带宽。但是,在通过将缩放器定位在存储器之后的该情形中,最初较小的帧可以被存储到存储器(因此消耗较小的带宽)并且稍后被读回并且被放大。 
由于可能在两个分离的缩放器定位模块1660中存在两个独立的缩放器,所以对于第一和第二频道,如果在这两个缩放器定位模块1660上都存在存储器访问需求,则可能是这样的情形:它们中的一个需要高带宽,而另一个可能需要低带宽存储器访问。空白时间优化器(BTO)复用器1650可以提供一个或多个存储缓冲区(大到足以存储一条或多条场线),以便降低存储器带宽并且使得任意数目的频道能够共享所存储的场线,从而减少了存储器存储需求。 
图18是BTO复用器1650(图16)的操作的说明性示例。如图18所示,第一频道(主)占用了屏幕1810的大部分,第二频道(PIP)占用了屏幕1810的少部分。结果,PIP频道可能具有较少的活动数据并且在相同的时间间隔中需要比主频道少的存储器访问,从而需要较少的带宽。 
例如,如果一个帧中的一条场线包含16个像素,则PIP频道可能仅占用该帧中的总场中的4个像素,而主频道可能占用剩余的12个像素。因此,PIP频道必需访问存储器来处理4个像素的时间量是主频道的时间量的4倍长,从而需要较少的带宽,如存储器访问时间线1840所示(即,PIP具有较长的空白时间间隔)。因此,为了减少所需的存储器带宽,PIP频道可以以相当低的速率访问存储器,并且使得主频道能够使用剩余的带宽。 
在不同频道上访问存储器时,BTO复用器1650可以被配置来使用多种时钟速率。例如,当在特定频道上期望较慢的时钟速率时,BTO复用器1650可以利用一种时钟速率1844来从存储器访问模块(客户)1820(即,PIP频道)接收所请求的数据,将该数据存储到场线存储缓冲区中,并且利用第二时钟速率(可能较低)1846访问存储器。通过阻止该客户利用较高的时钟速率来直接访问存储器而替代以利用场线缓冲区来以较低的时钟速率访问存储器,可以减少带宽需求。
BTO复用器1650能够实现共享不同的频道场线缓冲区,这又可以进一步减少片外存储器300所需的存储量。这样,BTO复用器1650可以使用共享的场线缓冲区来融和或者覆盖共享显示器的一部分的不同频道。 
可以将BTO复用器1650的输出提供给颜色处理和频道融和视频流水线560(图5)。图19示出了对颜色处理和频道融和(CPCB)视频流水线560的更详细的说明。CPCB视频流水线560至少包括采样器1910、视觉处理和采样模块1920、覆盖引擎2000、辅助频道覆盖模块1962、进一步的主和辅助频道缩放和处理模块1970和1972、签名累计器1990、以及缩小缩放器1980。 
CPCB视频流水线560的功能至少可以包括提高视频信号特性,例如,通过亮度(luma)和色度边沿增强的图像增强、以及通过蓝噪声成形掩码(blue noise shaping mask)的胶片增益生成和添加。另外,CPCB视频流水线560可以融和至少两个频道。融和后的频道的输出可以被有选择地与第三频道融和来提供三频道融和输出和两频道融和输出。 
如图21所示,可以被包括在CPCB视频流水线560的覆盖引擎2000部分中的CMU1930可以提高至少一个视频信号特性。视频信号特性可以包括:自适应对比度增强2120,图像中的全局亮度、对比度、色泽和饱和度调节,本地智能颜色重映射2130,保持色泽和亮度不变的智能饱和度控制,通过查找表的γ控制2150和2160,以及到期望的颜色空间的颜色空间转换(CSC)2110。 
CMU1930的体系结构使得该CMU能够接收任何格式的视频频道信号1942,并且将输出1932转换成任何其他格式。在CMU流水线前部的CSC2110可以接收视频频道信号1942,并且可以将任何可能的3-色空间转换成视频颜色处理空间(即,将RGB转换成YCbCr)。另外,在CMU流水线结尾的CSC可以从颜色处理空间转换成输出3-色空间。全局处理功能2140可以用来调节亮度、对比度、色泽和/或饱和度,并且可以被与输出CSC共享。由于CSC和全局处理功能2140执行矩阵乘法操作,所以可以将两个矩阵乘法器组合成一个。这种共享可以通过预先计算在组合两个矩阵乘法操作之后的最终系数而被执行。
CPCB视频流水线560也可以按照显示设备可能的需要来向特定数目个比特提供抖动处理。也可以提供用于频道输出中的至少一个的交织器。CPCB视频流水线560也可以针对可以在设备上显示的频道输出中的至少一个来生成控制输出(Hsync、Vsync、场)。另外,CPCB视频流水线560可以针对输出频道中的至少一个来全局地分离亮度、对比度、色泽和饱和度调节,并且对输出频道中的至少一个提供额外的缩放和FRC。 
再次参考图16和19,来自FRC流水线550的频道输出1656、1652和1654被提供给CPCB视频流水线560。第一频道1656可以沿第一路径被处理,该第一路径可以使用采样器1910以对第一频道1656上的视频信号进行上采样,并且采样器1910的输出1912可以被提供给主频道覆盖模块1960和辅助频道覆盖模块1962二者来产生用于至少一个输出的经融和图像。第二频道1652可以沿第二路径被处理,该第二路径提供视觉处理和采样模块1920。该视觉处理和采样模块1920(其可以对视频信号上采样)的输出可以被输入到视频覆盖模块1940(或者覆盖引擎2000)来利用该输出融和或者定位第三频道1654(第三频道1654也可以通过采样器1910)。覆盖引擎2000的功能将结合图20更详细地描述。 
视频覆盖的输出1942(其可以是第一视频频道信号1623覆盖以第二视频频道信号1625)可以通过CMU1930被提供给主频道覆盖模块1960,并且还可以被提供给复用器1950。除了接收视频覆盖的输出1942之外,复用器1950还可以接收视觉处理和采样模块1920和采样器1910的输出。复用器1950工作来选择其视频信号输入之一来提供给辅助频道覆盖模块1962。或者,复用器1951可以选择复用器1950的输出或者CMU1930的输出1932来作为视频信号输出1934提供给辅助频道覆盖模块1962。主和辅助频道覆盖模块之前的处理单元的这种布置使得相同的视频信号将被提供给主频道覆盖模块也被提供给辅助频道覆盖模块。在单元1970和1972的进一步处理之后,相同的视频信号(VI)可以同时被1)在主输出1974上输出以作为主输出信号显示,并且2)进一步经缩小处理,然后在辅助输出1976上输出作为辅助输出信号被显示或者存储。 
为了提供对去往主输出1974和辅助输出1976二者的数据选择的独立 控制,可以通过独立地选择来自第一和第二视频频道覆盖模块1940的第一和第二视频频道信号1932和1934,来形成主频道和辅助频道。辅助频道覆盖模块1962可以选择第一视频频道信号1652、第二视频频道信号1654、或者经覆盖的第一和第二视频频道信号1942。由于CMU1930被应用到第一视频频道信号1652,所以取决于第一和第二视频频道信号具有相同还是不同的颜色,第二视频频道信号1654可以在CMU1930之前或者之后被复用器1951选择。另外,第一和第二视频频道信号1932和1934可以独立地与第三视频频道信号1656融和。 
CPCB视频流水线560还可以提供由缩小缩放器1980所代表的用于辅助输出1976的缩放和FRC。该特性可能是必需的,以便提供与主输出1974分离的辅助输出1976。由于应当将较高的频率时钟选作缩放时钟,所以CPCB视频流水线560可以采用主输出时钟,因为辅助时钟频率可能小于等于主时钟的频率。缩小缩放器1980也可以具有产生交织数据的能力,该交织数据可以经过FRC和输出数据格式化而作为辅助输出被输出。 
在一些情形中,当第一频道是SDTV视频信号并且主输出1974应当是HDTV信号同时辅助输出1976应当是SDTV视频信号时,CMU1930可以将第一频道SD视频信号转换成HD视频,然后执行HD颜色处理。在该情形中,复用器1950可以选择视频信号1942(可能未通过CMU1930的信号)作为其输出,从而向主频道覆盖模块1960提供HD信号,并且向辅助频道覆盖模块1962提供了经处理的SDTV信号。进一步主和辅助频道缩放和处理模块1972可以执行用于辅助输出1976的颜色控制。 
在一些其他情形中,当第一频道是HDTV视频信号并且主输出1974应当是HDTV信号而辅助输出1976应当是SDTV视频信号时,CMU1930可以执行HD处理,并且复用器1951可以选择CMU1932的输出来向辅助频道覆盖模块1962提供经HDTV处理的信号。进一步的主和辅助频道缩放和处理模块1972可以执行颜色控制来将颜色空间改变成用于辅助输出1976的SDTV。 
在一些主和辅助输出1974和1976二者都应当是SD视频信号的其他情形中,进一步的主和辅助频道缩放和处理模块1970和1972可以执行类 似的颜色控制功能来使信号满足输出到相应的主和辅助输出1974和1976的条件。 
应当理解,如果视频频道未使用任一流水线片断540、550、560和570(图5)中的特定部分流水线,则可以将该部分配置来由另一视频频道用来增强视频质量。例如,如果第二视频频道1264未使用FRC流水线550中的去交织器340,则第一视频频道1262可以被配置来使用第二视频频道流水线的去交织器340以便提高其视频质量。如结合图15所述,额外的降噪器330和额外的去交织器340可以通过允许共享存储器流水线片断1260同时处理额外的场线(例如,6个同时场线处理)来提高特定视频信号的质量。 
可以利用CPCB视频流水线560提供的一些示例输出格式包括:相同输入图像的国家电视系统委员会(NTSC)和逐行倒相(PAL)主和次输出;相同输出图像的HD和SD(NTSC或PAL)主和次输出;在主输出上提供第一频道图像和在辅助输出上提供第二频道图像的两种不同输出;在主输出上的经覆盖的第一和第二频道视频信号和辅助输出上的一个频道视频信号(第一频道或者第二频道);主输出和辅助输出上的不同OSD融和因子(α值);主输出和辅助输出上独立的亮度、对比度、色泽和饱和度调节;针对主和辅助输出的不同颜色空间(例如,针对主输出的Rec.709和针对辅助输出的Rec.601);以及/或者通过在第一频道缩放器和第二频道缩放器上使用不同组缩放系数而得到的辅助输出上的更锐利/平滑的图像。 
图20更详细地示出了覆盖引擎2000(图19)。覆盖引擎2000至少包括视频覆盖模块1940、CMU1930、第一和第二频道参数2020和2030、选择器2010、以及主M-平面覆盖模块2060。应当理解,主M-平面覆盖模块2060与主频道覆盖模块1960(图19)类似,但是可以包括可用来将其他频道视频信号2040与第三频道输入1912(图19)融和或覆盖的额外功能。 
覆盖引擎2000可以通过在最终显示图画上放置M个可用的、独立视频/图形平面来生成单个视频频道流。在一个特定实施例中,覆盖引擎 2000可以通过在最终显示图画上放置6个平面来生成单个频道流。每个平面在显示屏幕上的位置可以是可配置的。每个平面的优先级也是可配置的。例如,如果平面在显示图画上的位置被覆盖,则可以使用优先级排名来解决哪个平面应当被放置在最顶上,哪个平面可以被隐藏。也可以使用覆盖来指派每个平面的可选边缘。 
其他视频频道信号2040的示例和它们的源可以包括:可以是第一频道视频信号1652的主平面;可以是第二频道视频信号1654的PIP平面;可以是利用片上字符OSD生成器所生成的字符OSD平面;可以是利用位映射到OSD引擎所生成的位映射到OSD平面。OSD图像可以被存储在存储器中,可以使用存储器接口来取回存储器中的各种位映射到预先存储对象,并且将它们放置到也可以被存储在存储器中的图画上。存储器接口也可以在取回所请求的对象的同时执行格式转换。位映射的OSD引擎可以按照光栅扫描顺序读取所存储的图画,并且将其发送到覆盖模块。额外的视频频道信号2040可以包括光标OSD平面和从外部源接收到的外部OSD平面,该光标OSD平面可由光标OSD引擎生成,并且可以使用较小的片上存储器来存储类似光标的较小对象的位图。外部OSD引擎可以发送出光栅控制信号和显示时钟。外部OSD源可以使用这些控制信号作为基准,并且按照扫描顺序发送数据。该数据可以被路由到覆盖模块。如果外部OSD平面被使能,则可以使用柔性端口来接收外部OSD数据。 
CMU1930之前的覆盖模块1940可以将第一视频频道流1653和第二视频频道流1655覆盖。覆盖模块1940通过允许CMU1930对单个视频流操作从而对于多个视频频道流在CMU内不需要重复的模块,能够使CMU1930更高效地执行。覆盖模块1940除了向CMU1930提供单个视频频道信号1942之外,还可以向CMU1930提供部分(即,逐像素地)指示符1944,该指示符1944将视频部分标识为属于第一视频频道流或者第二视频频道流。 
可以提供与第一视频频道流1653和第二视频频道流1655相对应的两组可编程参数2020和2030。选择器2010可以使用部分指示符1944来选择可编程参数以提供给CMU1930。例如,如果部分指示符1944指示由 CMU1930处理的部分属于第一视频频道流1653,则选择器2010可以向CMU1930提供与第一视频频道流1653相对应的可编程参数2020。 
可能存在与视频平面的数目相同数目的层。第0层可以是最底层,并且随后的层可以具有递增的层索引。这些层可能不具有大小和位置特性,而是可以提供它们应当被堆叠的顺序。覆盖引擎2000可以从第0层开始来向上移动从而混合这些层。第1层可以利用与放在第2层上的视频平面相关联的融和因子而首先被与第0层融和。第0层和第1层融和的输出可以然后被与第2层融和。可以使用的融和因子可以是与放在第2层上的平面相关联的融和因子。第0层、第1层和第2层融和的输出然后可以被与第3层融和,依次类推直到最后的层也被混合。应当理解,本领域技术人员可以挑选任意组合的层来融和,而不脱离本发明的教导。例如,第1层可以被与第3层融和,然后被与第2层融和。 
还应当理解,尽管结合主输出频道描述了覆盖引擎2000,但是也可以对颜色处理和频道融和流水线560进行修改来在辅助输出频道上提供利用覆盖引擎2000的M平面覆盖。 
图22更详细地示出了视频流水线的后端流水线级570。后端流水线级570至少可以包括主输出格式化器2280、签名累计器1990、辅助输出格式化器2220和选择权2230。 
后端流水线级570可以对主和辅助输出二者执行输出格式化,并且可以生成作为辅助输出的控制输出(Hsync、Vsync、场)。后端流水线级570可以辅助实现数字和模拟接口。主输出格式化器2280可以接收经处理的主视频频道信号1974,并且生成相应的主输出信号492a。辅助输出格式化器2220可以接收经处理的辅助视频频道信号1976,并且生成相应的辅助输出信号492b。签名累计器1990可以接收辅助视频频道信号1976并且累计和比较所累积的信号之间的差异来判定输出视频信号的视频信号质量,并且如果需要的话可以将该信息提供给处理器来改变系统参数。 
在为了输出492b而被格式化之前,辅助视频频道信号1976还可以被提供给CCIR656编码器(未示出)。CCIR656编码器可以执行任何必需的编码来使信号满足外部存储设备或者一些其他合适的装置的条件。或 者,通过使用选择器2230来选择旁路辅助视频频道信号2240,可以在未被编码或者格式化的情况下将辅助视频频道信号1976作为输出信号492b提供。 
也可以提供后端流水线级570中的交织模块(未示出)。如果输入信号被交织,则其首先可被去交织器340(图13)转换成连续的。去交织器可能是必需的,因为视频流水线级中的所有后续模块都可能工作在连续域中。如果期望经交织的输出,则可以有选择地开启后端流水线级570中的交织器。 
交织器模块至少可以包括这样的存储器,该存储器大到足够存储至少两条线的像素,但是如果需要的话可以修改该存储器来存储整个帧。连续输入可以利用连续定时而被写到存储器中。与连续定时锁定的经交织的定时可以按照像素速率的一半生成。可以利用该经交织的定时从存储器读取数据。在奇数场中可以丢失偶数场线,在偶数场中可以丢失奇数场线。这又可以产生适于与给定的设备一起使用的经交织的输出。 
因此,可见,提供了装置和方法,用于利用共享存储设备来提供多个高质量视频频道流。本领域技术人员将意识到,可以利用除上述实施例之外的实施例来实现本发明,给出上述实施例是为了说明目的而不是限制目的,本发明仅由所附权利要求书限定。

Claims (29)

1.一种共享存储器视频处理系统,包括:
降噪器;
去交织器;以及
存储器,该存储器包括第一场缓冲区和第二场缓冲区,其中:
所述第一场缓冲区被配置来接收所述降噪器的输出;
所述降噪器被配置来接收活动场输入信号以及所述第二场缓冲区的输出,并且输出经降噪活动场;并且
所述去交织器被直接耦合到所述降噪器的所述输出、所述第二场缓冲区的所述输出、以及所述第一场缓冲区的输出,并且其中,所述去交织器被配置来直接从所述降噪器接收所述经降噪活动场并且输出经降噪去交织活动场。
2.如权利要求1所述的系统,其中,所述经降噪活动场被存储在所述第一场缓冲区中,并且其中所述第一场缓冲区的所述输出包括经一次延迟的降噪活动场。
3.如权利要求2所述的系统,其中,所述经一次延迟的降噪活动场被存储在所述第二场缓冲区中,并且其中所述第二场缓冲区的所述输出包括经二次延迟的降噪活动场。
4.如权利要求1所述的系统,其中,所述降噪器和所述去交织器在第一器件上,并且所述存储器在第二器件上。
5.如权利要求1所述的系统,其中,所述降噪器和所述去交织器仅利用所述第一场缓冲区和第二场缓冲区对视频信号进行操作。
6.一种用于共享视频处理系统中的存储器的方法,包括:
将第一经降噪活动场存储到第一场缓冲区中;
与将所述第一经降噪活动场存储到所述第一场缓冲区中并行地直接从降噪器向去交织器提供所述第一经降噪活动场;
将第二场缓冲区的先前存储的内容提供给所述降噪器和所述去交织器;以及
将所述第一场缓冲区的先前存储的内容移动到所述第二场缓冲区,并且将所述第一场缓冲区的所述先前存储的内容提供给所述去交织器。
7.如权利要求6所述的方法,其中,所述第一场缓冲区的所述先前存储的内容包括第二经降噪活动场。
8.如权利要求7所述的方法,其中,所述第二场缓冲区的所述先前存储的内容包括第三经降噪活动场。
9.如权利要求6所述的方法,还包括通过在所述降噪器中对第一活动场和所述第二场缓冲区的所述先前存储的内容进行处理来产生所述第一经降噪活动场。
10.如权利要求6所述的方法,还包括在所述去交织器中对所述第一经降噪活动场、所述第一场缓冲区的所述先前存储的内容、以及所述第二场缓冲区的所述先前存储的内容进行处理来产生经去交织的视频输出。
11.如权利要求6所述的方法,其中,所述降噪器和所述去交织器在第一器件上,并且所述第一场缓冲区和第二场缓冲区在第二器件上。
12.一种对至少三个顺序视频场进行处理的共享存储器视频处理系统,其中所述三个顺序视频场包括一个活动视频场、一个经一次延迟的降噪视频场、以及一个经二次延迟的降噪视频场,该系统包括:
第一共享场缓冲区,该第一共享场缓冲区存储所述经二次延迟的降噪视频场;
降噪器,该降噪器接收活动视频场和所述经二次延迟的降噪视频场,并且提供经降噪活动视频场;以及
去交织器,该去交织器直接从所述降噪器接收所述经降噪活动视频场,并且接收所述经一次延迟的降噪视频场以及所述经二次延迟的降噪视频场,并且提供经降噪去交织输出视频场。
13.如权利要求12所述的系统,还包括:
第二共享场缓冲区,该第二共享场缓冲区存储所述经一次延迟的降噪视频场,其中响应于接收到所述活动视频场,所述经二次延迟的降噪视频场被从所述第二共享场缓冲区移动到所述第一共享场缓冲区;并且
其中所述经降噪活动视频场作为所述经一次延迟的降噪视频场被存储在所述第二共享场缓冲区中。
14.如权利要求13所述的系统,其中,共享存储器包括所述第一共享场缓冲区和第二共享场缓冲区,并且其中所述共享存储器包括一个写端口和两个读端口。
15.如权利要求14所述的系统,其中,所述降噪器可操作来对所述写端口和所述两个读端口中的第一个读端口进行控制,并且所述去交织器可操作来对所述两个读端口中的第二个读端口进行控制。
16.一种用于操作对至少三个顺序视频场进行处理的共享存储器视频处理系统的方法,其中所述三个顺序视频场包括一个活动视频场、一个经一次延迟的降噪视频场、以及一个经二次延迟的降噪视频场,该方法包括:
将所述经二次延迟的降噪视频场存储到第一共享场缓冲区中;
利用降噪器对所述活动视频场和所述经二次延迟的降噪视频场进行处理来提供经降噪活动视频场;
利用去交织器直接从所述降噪器接收所述经降噪活动视频场;以及
利用所述去交织器对来自所述第一共享场缓冲区的所述经二次延迟的降噪视频场、所述经降噪活动视频场、以及所述经一次延迟的降噪视频场进行处理来提供经降噪去交织输出视频场。
17.如权利要求16所述的方法,还包括:
接收所述活动视频场;
将所述经二次延迟的降噪视频场从第二共享场缓冲区移动到所述第一共享场缓冲区中;以及
将所述经降噪活动视频场存储到所述第二共享场缓冲区中来提供所述经一次延迟的降噪视频场。
18.如权利要求17所述的方法,还包括对所述经二次延迟的降噪视频场执行降噪和去交织处理。
19.如权利要求18所述的方法,还包括对包括所述第一场缓冲区和第二场缓冲区的共享存储器的一个写端口和两个读端口中的第一个读端口进行控制,并且对所述两个读端口中的第二个读端口进行控制。
20.一种用于共享视频处理系统中的存储器的设备,包括:
用于将第一经降噪活动场存储到第一场缓冲区装置中的装置;
用于与将所述第一经降噪活动场存储到所述第一场缓冲区中并行地直接从降噪器装置向去交织器装置提供所述第一经降噪活动场的装置;
用于将第二场缓冲区装置的先前存储的内容提供给所述降噪器装置和所述去交织器装置的装置;以及
用于将所述第一场缓冲区装置的先前存储的内容移动到所述第二场缓冲区装置的装置,以及用于将所述第一场缓冲区装置的所述先前存储的内容提供给所述去交织器装置的装置。
21.如权利要求20所述的设备,其中,所述第一场缓冲区装置的所述先前存储的内容包括第二经降噪活动场。
22.如权利要求21所述的设备,其中,所述第二场缓冲区装置的所述先前存储的内容包括第三经降噪活动场。
23.如权利要求20所述的设备,其中所述降噪器装置通过对第一活动场和所述第二场缓冲区装置的所述先前存储的内容进行处理来产生所述第一经降噪活动场。
24.如权利要求20所述的设备,所述去交织器装置通过对所述第一经降噪活动场、所述第一场缓冲区装置的所述先前存储的内容、以及所述第二场缓冲区装置的所述先前存储的内容进行处理来产生经去交织的视频输出。
25.如权利要求20所述的设备,其中,所述降噪器装置和所述去交织器装置在第一器件上,并且所述第一场缓冲区装置和第二场缓冲区装置在第二器件上。
26.一种用于操作对至少三个顺序视频场进行处理的共享存储器视频处理系统的设备,其中所述三个顺序视频场包括一个活动视频场、一个经一次延迟的降噪视频场、以及一个经二次延迟的降噪视频场,该设备包括:
用于将所述经二次延迟的降噪视频场存储到第一共享场缓冲区装置中的装置;
用于对所述活动视频场和所述经二次延迟的降噪视频场进行处理来提供经降噪活动视频场的装置;以及
用于直接从所述用于处理所述活动视频场的装置接收所述经降噪活动视频场,并且用于对所述经降噪活动视频场、所述经一次延迟的降噪视频场以及所述经二次延迟的降噪视频场进行处理来提供经降噪去交织输出视频场的去交织器装置。
27.如权利要求26所述的设备,还包括:
用于接收所述活动视频场的装置;
用于将所述经二次延迟的降噪视频场从第二共享场缓冲区装置移动到所述第一共享场缓冲区装置中的装置;以及
用于将所述经降噪活动视频场存储到所述第二共享场缓冲区装置中来提供所述经一次延迟的降噪视频场的装置。
28.如权利要求27所述的设备,还包括用于对所述经二次延迟的降噪视频场执行降噪和去交织处理的装置。
29.如权利要求27所述的设备,还包括用于对包括一个写端口、两个读端口、以及所述第一场缓冲区装置和第二场缓冲区装置的共享存储器进行控制的装置。
CN2007800141807A 2006-04-18 2007-04-18 共享存储器的多视频频道显示装置和方法 Active CN101444082B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US79328806P 2006-04-18 2006-04-18
US79327706P 2006-04-18 2006-04-18
US79327606P 2006-04-18 2006-04-18
US79327506P 2006-04-18 2006-04-18
US60/793,276 2006-04-18
US60/793,288 2006-04-18
US60/793,275 2006-04-18
US60/793,277 2006-04-18
US11/736,561 2007-04-17
US11/736,561 US8284322B2 (en) 2006-04-18 2007-04-17 Shared memory multi video channel display apparatus and methods
PCT/US2007/009584 WO2007120928A2 (en) 2006-04-18 2007-04-18 Shared memory multi video channel display apparatus and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110394193.XA Division CN102523372B (zh) 2006-04-18 2007-04-18 共享存储器的多视频频道显示装置和方法

Publications (2)

Publication Number Publication Date
CN101444082A CN101444082A (zh) 2009-05-27
CN101444082B true CN101444082B (zh) 2012-01-18

Family

ID=40727225

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2007800141807A Active CN101444082B (zh) 2006-04-18 2007-04-18 共享存储器的多视频频道显示装置和方法
CN2007800140861A Expired - Fee Related CN101485198B (zh) 2006-04-18 2007-04-18 共享存储器多视频频道显示装置和方法
CN200780014058XA Active CN101461232B (zh) 2006-04-18 2007-04-18 共享存储器多视频通道显示装置和方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2007800140861A Expired - Fee Related CN101485198B (zh) 2006-04-18 2007-04-18 共享存储器多视频频道显示装置和方法
CN200780014058XA Active CN101461232B (zh) 2006-04-18 2007-04-18 共享存储器多视频通道显示装置和方法

Country Status (1)

Country Link
CN (3) CN101444082B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105117496A (zh) * 2015-09-28 2015-12-02 上海斐讯数据通信技术有限公司 一种共享路由器外部存储设备中数据的方法及系统
GB2544333B (en) * 2015-11-13 2018-02-21 Advanced Risc Mach Ltd Display controller
US10739838B2 (en) * 2017-12-28 2020-08-11 Omnivision Technologies, Inc. Quality-driven dynamic frequency scaling for energy optimization of smart camera systems
CN108665062B (zh) * 2018-04-28 2020-03-10 中国科学院计算技术研究所 一种基于小波变换减少io开销的神经网络处理系统
CN113840171B (zh) * 2021-09-16 2023-06-13 星宸科技股份有限公司 视频数据处理方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529499A (zh) * 2003-09-29 2004-09-15 上海交通大学 用于视频图像格式转换的运动自适应模块实现方法
US20040233334A1 (en) * 2003-05-23 2004-11-25 Huaya Microelectronics (Shanghai) Inc. Recursive noise reduction with still pixel detection
CN1589573A (zh) * 2001-11-23 2005-03-02 皇家飞利浦电子股份有限公司 用于在一个通道中提供多个输出图像的信号处理装置
CN1620109A (zh) * 2003-11-22 2005-05-25 三星电子株式会社 具有噪音降低/消除装置的解隔行设备
CN1652569A (zh) * 2003-12-23 2005-08-10 创世纪微芯片公司 自适应显示控制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748968A (en) * 1996-01-05 1998-05-05 Cirrus Logic, Inc. Requesting device capable of canceling its memory access requests upon detecting other specific requesting devices simultaneously asserting access requests
US6141062A (en) * 1998-06-01 2000-10-31 Ati Technologies, Inc. Method and apparatus for combining video streams
US6563506B1 (en) * 1998-12-14 2003-05-13 Ati International Srl Method and apparatus for memory bandwith allocation and control in a video graphics system
US6853382B1 (en) * 2000-10-13 2005-02-08 Nvidia Corporation Controller for a memory system having multiple partitions
CN1252989C (zh) * 2004-04-30 2006-04-19 清华大学 接收多媒体电视广播的移动终端

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589573A (zh) * 2001-11-23 2005-03-02 皇家飞利浦电子股份有限公司 用于在一个通道中提供多个输出图像的信号处理装置
US20040233334A1 (en) * 2003-05-23 2004-11-25 Huaya Microelectronics (Shanghai) Inc. Recursive noise reduction with still pixel detection
CN1529499A (zh) * 2003-09-29 2004-09-15 上海交通大学 用于视频图像格式转换的运动自适应模块实现方法
CN1620109A (zh) * 2003-11-22 2005-05-25 三星电子株式会社 具有噪音降低/消除装置的解隔行设备
CN1652569A (zh) * 2003-12-23 2005-08-10 创世纪微芯片公司 自适应显示控制器

Also Published As

Publication number Publication date
CN101461232B (zh) 2012-02-08
CN101485198B (zh) 2012-08-08
CN101444082A (zh) 2009-05-27
CN101461232A (zh) 2009-06-17
CN101485198A (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
CN102523372B (zh) 共享存储器的多视频频道显示装置和方法
CN102769728A (zh) 共享存储器多视频频道显示装置和方法
CN102572360B (zh) 共享存储器多视频通道显示装置和方法
KR20090034799A (ko) 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법
CN101444082B (zh) 共享存储器的多视频频道显示装置和方法
CN101461233A (zh) 共享存储器多视频通道显示装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MAWIER INTERNATIONAL TRADE CO., LTD.

Free format text: FORMER OWNER: MAVER INTERNATIONAL LTD.

Effective date: 20101112

Free format text: FORMER OWNER: MAWEIER INDIA PRIVATE CO., LTD.

Owner name: MAVER INTERNATIONAL LTD.

Free format text: FORMER OWNER: MARVELL SEMICONDUCTOR INC.

Effective date: 20101112

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HAMILTON, BERMUDA ISLANDS TO: SAINT MICHAEL, BARBADOS

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, USA TO: HAMILTON, BERMUDA ISLANDS

TA01 Transfer of patent application right

Effective date of registration: 20101112

Address after: Babado J San Michael

Applicant after: MARVELL WORLD TRADE Ltd.

Address before: Bermuda Hamilton

Applicant before: MARVELL INTERNATIONAL Ltd.

Effective date of registration: 20101112

Address after: Bermuda Hamilton

Applicant after: MARVELL INTERNATIONAL Ltd.

Address before: California, USA

Applicant before: MARVELL SEMICONDUCTOR Inc.

Co-applicant before: Marvell India Pvt.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Sanjay Gage

Inventor after: Ghosh Bipasha

Inventor after: Nick Hill Baram

Inventor after: Sridhar Kaip

Inventor after: Sahu Shilpi

Inventor after: Richard Taylor

Inventor after: Gwen Edwards

Inventor after: Tomasi Loren

Inventor after: Vipin Nambudily

Inventor before: Sanjay Gage

Inventor before: Ghosh Bipasha

Inventor before: Nick Hill Baram

Inventor before: Sridhar Kaip

Inventor before: Sahu Shilpi

Inventor before: Richard Taylor

Inventor before: Edwards Gwyn

Inventor before: Tomasi Loren

Inventor before: Vipin Nambudily

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: SANJAY GARG BIPASHA GHOSH NIKHIL BALRAM KAIP SRIDHAR SHILPI SAHU RICHARD TAYLOR EDWARDS GWYN LOREN?TOMASI VIPIN NAMBOODIRI TO: SANJAY GARG BIPASHA GHOSH NIKHIL BALRAM KAIP SRIDHAR SHILPI SAHU RICHARD TAYLOR GWYN EDWARDS LOREN?TOMASI VIPIN NAMBOODIRI

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171019

Address after: Bermuda Hamilton

Patentee after: MARVELL INTERNATIONAL Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180716

Address after: California, USA

Co-patentee after: National LLC

Patentee after: Xinatiekesi Limited by Share Ltd.

Address before: Bermuda Hamilton

Patentee before: MARVELL INTERNATIONAL Ltd.