CN101425330B - 一种同步动态存储器的刷新控制模块 - Google Patents

一种同步动态存储器的刷新控制模块 Download PDF

Info

Publication number
CN101425330B
CN101425330B CN2007101766200A CN200710176620A CN101425330B CN 101425330 B CN101425330 B CN 101425330B CN 2007101766200 A CN2007101766200 A CN 2007101766200A CN 200710176620 A CN200710176620 A CN 200710176620A CN 101425330 B CN101425330 B CN 101425330B
Authority
CN
China
Prior art keywords
refresh
self
signal
control module
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101766200A
Other languages
English (en)
Other versions
CN101425330A (zh
Inventor
陈斌
沈卫华
安军社
陈晓敏
孙辉先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Space Science Center of CAS
Original Assignee
National Space Science Center of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Space Science Center of CAS filed Critical National Space Science Center of CAS
Priority to CN2007101766200A priority Critical patent/CN101425330B/zh
Publication of CN101425330A publication Critical patent/CN101425330A/zh
Application granted granted Critical
Publication of CN101425330B publication Critical patent/CN101425330B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明涉及一种同步动态存储器的刷新控制模块，包括有限状态机和刷新控制信号输出电路；所述有限状态机具有六种状态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态；所述刷新控制信号输出电路输出刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE。与现有技术相比，本发明的优点在于：为现有空间SDRAM控制器提供了控制SDRAM芯片进入自刷新模式的功能，从而降低整机的功耗，以适应空间飞行器的低功耗要求。同时，本发明用尽可能少的状态寄存器来实现刷新控制，能够较好地适应空间应用的抗辐射要求。

Description

一种同步动态存储器的刷新控制模块
技术领域
本发明属于空间电子技术领域，具体地说，本发明涉及一种用于存储器的刷新控制模块。
背景技术
空间飞行器在其执行任务过程中产生大量数据，这些数据由于受飞行器--地面数据链路的时间及带宽限制，通常需要由大容量存储器暂存，在飞行器过站时下行回放。大容量存储器的存储介质通常采用同步动态随机存取存储器(SDRAM)及闪速存储器(FLASH存储器)。SDRAM需要动态刷新才能保持数据不丢失。现有的应用于空间任务的SDRAM一般采用自动刷新(Auto Refresh)模式，该模式需要控制器定时向SDRAM发送刷新指令。在此模式下，SDRAM芯片可进行数据存取操作，但功耗较大。在商用领域中，SDRAM控制器还存在另一种刷新模式，即自刷新(SelfRefresh)模式，该模式不需要外部的定期刷新指令，SDRAM芯片将在内部自己产生刷新脉冲，在此模式下，SDRAM芯片的功耗相对自动刷新模式大大减小，但SDRAM芯片将无法立即响应数据的存取操作，仅能够保持现有数据不丢失。
在现有技术中，空间飞行器用SDRAM控制器仅能够使得SDRAM芯片进行自动刷新，而不能控制其进入自刷新模式。随着空间技术的发展，所需SDRAM芯片容量不断增加，大容量存储器的功耗也大大增加。而卫星所能提供的能源非常有限。因此SDRAM的自动刷新模式已经无法满足空间飞行器的低功耗要求。而空间飞行器的大容量存储器工作时，大多数情况下某一时刻仅对某一片SDRAM芯片进行存取操作，其他芯片并无存取操作，数据保持不丢失即可。因此可以采用自刷新模式，既降低了整机功耗，又不影响整机工作。
另一方面，现有的商用SDRAM控制器中，自刷新(Self Refresh)模式完全采用状态机的方式实现，所需状态寄存器较多，在空间应用上存在容易因太空辐射导致的单粒子翻转而发生状态错误的缺点。再者，现有商用SDRAM控制器可控制的存储容量有限，因此不适用与空间海量数据存储应用。
发明内容
本发明的目的在于克服现有技术的不足，提供一种适于空间飞行器使用的，能够控制SDRAM进入自刷新模式的刷新控制模块。
为实现上述发明目的，本发明提供的同步动态存储器的刷新控制模块包括：有限状态机和刷新控制信号输出电路；所述有限状态机具有六种状态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态；所述刷新控制信号输出电路根据所述有限状态机提供的状态，输出刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE，用以控制同步动态存储器进入相应的状态。
上述技术方案中，所述六种状态由外部指令控制在时钟的节拍下进行状态转换，并由刷新控制信号输出电路输出相应的控制信号。
上述技术方案中，所述有限状态机的输入端接收经过译码的CPU指令信号。
上述技术方案中，所述经过译码的CPU指令信号包括自动刷新指令信号AR、自刷新进入指令SR_Entry和自刷新退出指令SR_Exit。
上述技术方案中，所述刷新控制信号输出电路由一个2输入或门和三个D触发器构成；所述三个D触发器分别输出所述刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE。
上述技术方案中，所述刷新控制模块可以是物理上独立的器件，也可以集成在同步动态存储器的控制器中。
与现有技术相比，本发明的优点在于：
为现有空间SDRAM控制器提供了控制SDRAM芯片进入自刷新(SELF-REFRESH)模式的功能，从而降低整机的功耗，以适应空间飞行器的低功耗要求。同时，本发明用尽可能少的状态寄存器来实现刷新控制，能够较好地适应空间应用的抗辐射要求。另外，本发明的刷新控制模块与空间用SDRAM控制器结合使用后，可以根据系统需要，灵活地由CPU指令决定哪一片SDRAM芯片进入自刷新模式，从而满足空间飞行任务数据存储灵活性的需要。
附图说明
图1为本发明所使用的SDRAM控制系统的原理框图；
图2为本发明所使用的有限状态机的状态转换图；
图3为本发明工作所需控制CPU的指令流程图；
图4为本发明实例电路图；
图5为本发明实际仿真所得SDRAM自刷新波形图。
具体实施方式
为进一步说明本发明的目的和特征，下面结合附图及具体实施例对本发明进行详细描述。
实施例1
本实施例通过在现有的的SDRAM控制系统中嵌入刷新控制器(即刷新控制模块)来实现控制SDRAM芯片进入自刷新模式的目的。图1为本发明所使用的SDRAM控制系统的原理框图，通常的SDRAM控制系统包含指令译码单元和SDRAM控制信号产生单元(或称为SDRAM控制器)。其中指令译码单元与控制用CPU的控制总线和数据总线相连，根据CPU指令，译码产生刷新控制器所需的控制信号；SDRAM控制信号产生单元产生SDRAM存储器阵列所需的控制信号(包括RAS、CAS、WE和DQM信号)。本实施例的刷新控制器联接在指令译码单元和SDRAM控制信号产生单元之间。
本实施例的刷新控制器外部接口包括输入自动刷新指令信号AR、自刷新进入指令SR_Entry、自刷新退出指令SR_Exit，还包括输出控制信号Refresh、Precharge和CKE。
所述刷新控制器根据指令译码单元的自动刷新指令、自刷新进入指令和自刷新退出指令产生刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE，然后将这三个信号输出给SDRAM控制信号产生单元，由SDRAM控制信号产生单元产生相应控制信号RAS、CAS及WE，从而控制SDRAM存储器进行自动刷新、自刷新进入或自刷新退出，以保持数据存储的正确。SDRAM自动刷新与自刷新控制所需控制信号状态如表1所示。
表1
命令 CKEn-1 CKEn CS RAS CAS WE DQM BA A10/AP   A11，A9-0
  自动刷新  H    H     L   L   L   H    X   X
  进入自刷新  H    L     L   L   L   H    X   X
  预充电 块选择 H X L L H L X   V     L X
所有块   X     H
无操作指令 H X     H   X   X   X X X
    L   H   H   H
该表为SDRAM自刷新、自动刷新和预充电所需外部指令及控制信号真值表。其中，  V＝有效，X＝无所谓，H＝逻辑高电平，  L＝逻辑低电平。
SDRAM芯片的刷新模式受CPU控制，在欲使某片SDRAM芯片进入数据维持状态时，控制用CPU应首先判断该SDRAM芯片是否处于读或写状态，若是，则需要等待1毫秒后再进行判断；若否，则应首先向指令译码单元发出自动刷新指令，然后发出自刷新进入指令。指令流图如图3所示。
本实施例提供的SDRAM刷新控制器，主要由D触发器、有限状态机和两输入或门组成。所述有限状态机的状态转换图如图2所示。其中包含6种状态：空闲、预充电、自刷新进入、自刷新退出、自动刷新、等待。这六种状态由外部指令控制在时钟(CLK)的节拍下进行状态转换，并输出相应控制信号Refresh、Precharge和CKE。
当状态机处于空闲状态时，若接收到外部指令信号自动刷新(AR)或进入自刷新(SR_Entry)，则下一个时钟节拍状态机由空闲状态进入预充电状态，同时预充电指令输出信号Precharge被赋值为’1’(高电平)。否则，仍停留在空闲状态。
当状态机处于预充电状态时，下一个时钟节拍状态机将自动进入等待状态。
当状态机处于等待状态时，如果外部指令SR_Entry信号为逻辑状态’1’(高电平)，则下一个时钟节拍状态机由等待状态进入自刷新进入状态，同时控制信号Refresh将被赋值为’1’(高电平)，CKE将被赋值为’0’(低电平)；否则，外部指令AR信号为逻辑状态’1’(高电平)，状态机由等待状态进入自动刷新状态，同时控制信号Refresh和CKE均被赋值为’1’(高电平)。
当状态机处于自动刷新进入状态时，下一个时钟节拍状态机将自动进入空闲状态。
当状态机处于自刷新进入状态时，如果外部指令SR_Exit信号为逻辑状态’1’(高电平)，则下一个时钟节拍状态机由自刷新进入状态进入自刷新退出状态。同时控制信号CKE将被赋值为’1’(高电平)。否则，状态机将停留在自动刷新进入状态。
当状态机处于自刷新退出状态时，下一个时钟节拍状态机将自动进入空闲状态。
图5为本实施例实际仿真所得SDRAM自刷新波形图(采用的是软件仿真，仿真平台为Modelsim)。从图中可以看出，SDRAM控制器首先控制SDRAM进行预充电(RAS为低电平、CAS为高电平、WE为低电平)，间隔几个时钟周期后，进入自刷新状态(CKE变为低电平、RAS为低电平、CAS为低电平、WE为高电平)
本实施例特别适合于与本申请人的另一专利申请：一种同步动态随机存取存储器的控制器(申请号为200510087016.1)配合使用，以达到最佳效果。
另外，值得注意的是本发明的刷新控制模块可以是物理上独立的器件，也可以集成在同步动态存储器的控制器中。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种同步动态存储器的刷新控制模块，包括有限状态机和刷新控制信号输出电路；所述有限状态机具有六种状态，分别是空闲、预充电、自刷新进入、自刷新退出、自动刷新和等待状态；所述刷新控制信号输出电路根据所述有限状态机提供的状态，输出刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE，用以控制同步动态存储器进入相应的状态。
2.根据权利要求1所述的刷新控制模块，其特征在于，所述六种状态由外部指令控制在时钟的节拍下进行状态转换，并由刷新控制信号输出电路输出相应的控制信号。
3.根据权利要求1所述的刷新控制模块，其特征在于，所述有限状态机的输入端接收经过译码的CPU指令信号。
4.根据权利要求3所述的刷新控制模块，其特征在于，所述经过译码的CPU指令信号包括自动刷新指令信号AR、自刷新进入指令SR_Entry和自刷新退出指令SR_Exit。
5.根据权利要求1所述的刷新控制模块，其特征在于，所述刷新控制信号输出电路由一个2输入或门和三个D触发器构成；所述三个D触发器分别输出所述刷新信号Refresh、预充电信号Precharge和时钟使能信号CKE。
6.根据权利要求1所述的刷新控制模块，其特征在于，所述刷新控制模块可以是物理上独立的器件，也可以集成在同步动态存储器的控制器。
CN2007101766200A 2007-10-31 2007-10-31 一种同步动态存储器的刷新控制模块 Expired - Fee Related CN101425330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101766200A CN101425330B (zh) 2007-10-31 2007-10-31 一种同步动态存储器的刷新控制模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101766200A CN101425330B (zh) 2007-10-31 2007-10-31 一种同步动态存储器的刷新控制模块

Publications (2)

Publication Number Publication Date
CN101425330A CN101425330A (zh) 2009-05-06
CN101425330B true CN101425330B (zh) 2010-12-08

Family

ID=40615874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101766200A Expired - Fee Related CN101425330B (zh) 2007-10-31 2007-10-31 一种同步动态存储器的刷新控制模块

Country Status (1)

Country Link
CN (1) CN101425330B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341110A (zh) * 2016-08-22 2017-01-18 北京空间飞行器总体设计部 一种具有反馈实时自动纠错能力的数据锁存装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075759B (zh) * 2011-02-25 2012-11-14 清华大学 视频解码应用中动态存储器的低功耗编码方法
CN108536271B (zh) * 2018-03-30 2021-07-06 海信视像科技股份有限公司 一种降低功耗的方法、装置及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783338A (zh) * 2004-07-21 2006-06-07 三星电子株式会社 在自刷新模式下进行自动刷新的半导体存储器件
CN1855301A (zh) * 2005-04-28 2006-11-01 英飞凌科技股份公司 在随机存取存储器中实现备用模式的方法和设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783338A (zh) * 2004-07-21 2006-06-07 三星电子株式会社 在自刷新模式下进行自动刷新的半导体存储器件
CN1855301A (zh) * 2005-04-28 2006-11-01 英飞凌科技股份公司 在随机存取存储器中实现备用模式的方法和设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341110A (zh) * 2016-08-22 2017-01-18 北京空间飞行器总体设计部 一种具有反馈实时自动纠错能力的数据锁存装置
CN106341110B (zh) * 2016-08-22 2019-02-12 北京空间飞行器总体设计部 一种具有反馈实时自动纠错能力的数据锁存装置

Also Published As

Publication number Publication date
CN101425330A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
KR102235055B1 (ko) 미세 입도의 리프레시
KR102728013B1 (ko) 자동 리프레시 상태 머신 mop 어레이
Bhati et al. DRAM refresh mechanisms, penalties, and trade-offs
US6073223A (en) Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory
US7778099B2 (en) Semiconductor memory, memory system, and memory access control method
CN109863481B (zh) 用于平台裕度调节和调试的软件模式寄存器访问
US20160180917A1 (en) Techniques to Reduce Memory Cell Refreshes for a Memory Device
US20070268756A1 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
JP2001093275A (ja) 半導体集積回路装置
US20120079180A1 (en) DRAM Controller and a method for command controlling
US6728157B2 (en) Semiconductor memory
CN115516563A (zh) 用于dram的刷新管理
KR20080013992A (ko) 명령 신호 및 동작 상태에 기초하여 명령을 디코딩하기위한 시스템 및 방법
WO2022047159A1 (en) Adaptive memory refresh control
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
US6192446B1 (en) Memory device with command buffer
CN101425330B (zh) 一种同步动态存储器的刷新控制模块
CN103632708A (zh) 同步动态随机存储器的自刷新控制装置及方法
US11783885B2 (en) Interactive memory self-refresh control
CN102566655B (zh) 片外存储器的总线动态调频方法及其系统
US6650586B1 (en) Circuit and system for DRAM refresh with scoreboard methodology
CN102243526B (zh) 双倍数据速率内存的内存控制器及其控制方法
CN101226770A (zh) 具有数据处理能力的动态随机存储器装置
CN100369016C (zh) 一种同步动态随机存取存储器的控制器
CN113360430B (zh) 动态随机存取存储器系统通信架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20171031