CN101404045A - 为组合验证生成自动化假设的方法、系统和计算机程序产品 - Google Patents

为组合验证生成自动化假设的方法、系统和计算机程序产品 Download PDF

Info

Publication number
CN101404045A
CN101404045A CN 200810215404 CN200810215404A CN101404045A CN 101404045 A CN101404045 A CN 101404045A CN 200810215404 CN200810215404 CN 200810215404 CN 200810215404 A CN200810215404 A CN 200810215404A CN 101404045 A CN101404045 A CN 101404045A
Authority
CN
China
Prior art keywords
method
idfa
state
tree
shang
Prior art date
Application number
CN 200810215404
Other languages
English (en)
Other versions
CN101404045B (zh
Inventor
A·格普塔
K·L·麦克米伦
Original Assignee
韵律设计系统公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11/772,792 priority Critical patent/US7685547B1/en
Priority to US11/772,792 priority
Application filed by 韵律设计系统公司 filed Critical 韵律设计系统公司
Publication of CN101404045A publication Critical patent/CN101404045A/zh
Application granted granted Critical
Publication of CN101404045B publication Critical patent/CN101404045B/zh

Links

Classifications

    • G06F30/3323

Abstract

本发明涉及为组合验证生成自动化假设的方法、系统和计算机程序产品。公开了一种用于计算精确的最小自动机以担当假设—保证推理中的中间断言的方法、系统和计算机程序产品。在一个实施例中,通过使用采样方法和布尔可满足性来执行对精确最小自动机的计算。这里所描述的方法可以被用作形式验证工具的一部分。

Description

为组合g生成自动4^i殳的方法、系统^i十^tMI序产品 背景技术^^更件和软件系统的环嫂下,软件测试已经被广關于调试系賊演示出系^ML某些棒性。但是,软件测试自身经常无^iiE明系统没有特定类型的缺陷。而且其自身也无法演示出系^«#定特性。另一方面,形,证能够通过^^)数学方法充^iiE明il^驳软件和硬件系统的正确性,并由此证明感兴趣 的系统不具有特定缺陷,il^f定特'f生。更^f^地,通过^^]抽象的数学模型,形igmi试图证明感兴趣的系统满 足特定要求,或者所述系统能够^1#定特'1"械行为。也^l:说,对这样的系 统的形式mi^l:通it^^^"对这些系统的抽M学^^型的形式证明ilU^亍的。经 常^U^来对系统进行建模的数学对象的一些典型示例是有PM^y^各种自动 机。通常有两种方法^M^f彿iC^i处理。 一种方法通常被称作模型检验。模 型检i^t常包括有P,学模型的系统P^沐索,并JLit过探索模型的所有状态和转换对感兴趣的系^ii行棘。模型检^it常还借助一些抽^4支术以狄不得不考虑系统中的每个单独状态,从而减少计算时间。另一种方法^:逻^W,其包括涉;5i特^理证明过禾呈的、与系^f目关的 数学推理的形iUi本。所^证的项目通常以某些形式的时序逻辑表示,诸如 线性时序逻辑或计##逻辑。后面的这种逻##^方法的铁吾、在于逻#^方 法通常是部分自动化的,并且其效率和生存力可育沐决于用户对感兴趣的系统 的认识。由于逻^^方法的各种局p咏缺陷,模型检验已经成为被广泛接受的、用于对硬件和软件系统的正确'l^i^t^i^ii的技术。该技术的广泛应用的一 个主要障碍是由于现实世界的系统的复杂度增加而引起的状态爆炸 (state^explosion)问题。组合|^£是一种用于^^态爆炸问题的方法。组合 mi将软件和硬件系统的mst任^^解为针对所述系统的^^组件的较简单的 验证问题。例如,考虑由两組件M/和M2构成的系统M,并且需要在3/,证的特性尸。组合^ii的^f^设-保证(assume-guarantee)方式寸^)^JSMJ'J, 该^i^y'j^!X:可通过识别假设/1,以使得在所有情况下^在M/上成立,并 且在满足爿的任意情况下M^满足尸,从而在3/JiJiHi尸。成功应用该^^L 则的关键在于简洁^Ri殳A的自动识别。传统上, 一些现有方法已经提出了用于计M离的自动机的多项式时间近 似方法。这些方法基于用于主动学习正则语言的Angluin的I^方法的修改。一 些«技术方法已*出了该基于1^的方法的符号化实现方式。但是,这种方 法的主,陷在于没有近似边界。也^i说,在^J:情况下,1^方';^il回平 凡解M,作为分离语言,并且由j^殳有在状态空间减小方面提,处,这种好处 通过简单i^吏恥最小化狄法得到的。这样,需JN^^态爆炸问题4^且合验 证中的影响。发明内容公开了 一种用于计##两种语言分离的最小确定性有限自动才几的方法、系 统和计^4^呈序产品。在本发明的一些实施例中,所^^f^)采样方法和布 尔可满足性解算器。另夕卜^^发明的一些实施例中,所i^法可被应用于^J?l ^i殳-保⑩理为形式^iiL生成中间断言。以下在详细^兌明、附图和«,〗要求中描述了本发明的其它方面的细节、目 的和优点。之前的"^l性描錄以下的详细描述均为示例'l"沐解释lt的,并非意M本发明的范围i^ftF艮制。 附图说明所包括的附图用于提供对于本发明进一步的理解,并且其连同具体实施方 式""^用于解释本发明的原理。图1A例示了本发明一些实施例中所实现的用于为电子电路的组合^i生 成自动^/f^设的系统和方法""^L流程的框图。图1B例示了本发明一些实施例中所实现的用于为电子电路的组合l^iit生成自动^M^设的系统和方法的一般流程的更多细节的框图。图2例示了关于>0^十算最小分离的不完全确定'財限自动机(IDFA)的 操作的更多细节。图3例示了确定A是否分离两种语言的^t的进一步细节。 图4例示了确定相容划分「的操怍的进一步细节。 图5例示了保证划^目容的布尔约束的进一步细节。 图6例示了从之前计算出的IDFA fe^完整的DFA的操怍的进一步细节。 图7例示了上面在处理1中所示的整^it程的框图。 图8例示了根据本发明另一实施例的自动生成假设的方法。 图9例示了包括两^f多位寄存器的示斜l^更件电路。 图10例示了由本发明一个实施例的方法在图9所示的电路Ji生成的假i殳自 动机。图U描述了其上可^f亍利用并发处S^型对闭包(closure)进4ti十时的方 法的计算冲7l/ft系统。M实施方式本发明的若干实施例提供了用于为组合^E生成自动化假设的方法、系统 ^i十^fA^呈序产品。参见图1A,在152,通过识别电子电路设计的第一组和第 二组行为开始处理。所识别的数据将被用于刻画作为"有限自动机"的系统设计 的特征(是电子硬件、軟件,还是硬件和软件的组合),其中有限自动机(也 被称作有P狄态机)是由有PMfc量的状态、这些状态之间的转换以及辦所构 成的4亍为的i^型。接着,在154,所i^t^^于对所^一M^第二组行为的采样,^Oj汁算 最小的"不完全确定性有限自动机,,(IDFA)。确定性有P狄态机是对于每个状 态和输入符号的对,有一个且仅有一个到下一状态的转换的有卩^态机。在一 些情况下,有Plb^态自动机可以是不完全的,原因在于它不包^^U^iMt特定 行为进行建模的一些信息。在156,基于所述IDFA,所i^tSi!it^^斤g小K)FA进^W^来确定 确定,財限自动机(DFA )。这实质上是通过^f亍学习处理以从IDFA收絲够 的信息来确定DFA而完成的。在进行了确定之后,在158, DFA可以被^"在 有形的计算机可读介质上。由于本发明的M实施例涉及用于为组合!Hi生成自动^M^i殳的方法和系 统,所以以下首先描述用于纽/^验证的数学^t型,以^^^^^^明的一些实施例的基础。i.用于组合验证的数学模型这部分所公开的是^^发明的一些实施例中用iMt软件和硬件系统的正确 式证明的数学模型。件的较为简单的验汪问题。首先考虑包括两个组件M,和M2的系统A/以及需要 在Af Jiit行鋭的特性尸。组合被的假设-保证方式^^以下4WMJ'J:<formula>formula see original document page 7</formula>以上^^iO!'JM^可以通过识别假设爿在M上验汪P以使得:在所有情况 下爿在Af7上成立,并且在满足^的任意情况下v^满足尸。在语言-理论才緣 中,通过有限自动才財作为正则语言的处理进行建模、指定。处^M合是语言 的交集,并JL^处理与化p)的交集为空时,处理满足特性尸。由此,以上,細'J可被写为:<formula>formula see original document page 7</formula>所i^r法和系统然后指定"M2)和化p)的交集为M2'。于是,构建假设-保 证中项(argument)的问题净皮归结为寻找分离)和"m2')的自动机爿,其 中丄04)M"m,)中的所有串,但是拒绝"W)中的所有串。清楚的是, 一个目标是寻^^"有尽可能少的状态的自动机A以使检|^^设-保il^!J,j的前项(antecedent)时的状态爆炸问题最小化。对于确定性自动机,寻找最小状态分离自动机的问MNP完全问题。可 简化为显示为NP完全的、寻找不完全确定性有限自动机(IDFA)的最小状态 实施方式的问题。为了g这种复杂度,提出了一种基于主动学习正则语言的 L+方法的变型的多项式时间近似方法。这种方法的主^^陷在于没有近合:Ui界; 在最差情况下,该方法M回平凡解"m,)作为分离语言,并且由此没有在状态空间减小方面提舰处,这种好处通过简单J^吏M7最小化狄法得到的。实际上,在本发明一些实施例中已考虑的针对硬件验i正问题的一些实验中,该方法对于任意M (benchmark)问g法得到状态减少。所^Hf的数学模型正好解决了最小分离自动才几问题。由于在^和^'被符 号^H^^示时,^!Hi问舰PSPACE完全问题,所以没有理由要4^多项式 时间中解决寻找中间断言这一于问题。jH外,假设-保iE^的目的是得到具有与1^|+ lA'l而不是l似'lxl碼1成比例的复杂度的^^呈。如果实现了这一点,倘若A小的话,则餅复杂^W的指数级就不会有问题。考虑到这""i^原理,本发明的一些实施例提出了针对最小分离自动机问 题的精确方法,其适于硬件验证的假设-保证推理。本发明的一些实施例对于IDFA最小化问;I^J基于采样的方法。这种方法>0^成"^)和£(^')中的 样本串,在每个步骤计算与样本集相一致的最小自动机。寻找与标注串的齡 相一致的最小自动才4身是一个NP完全问题。于是,本发明的一些实施例通 过使用布尔可满足性(SAT)解算器来解决该问题。^^J釆样方法是因为用于 解决IDFA最小化问题的标准技^"求明确的状态表示,i^t于硬件!Hi是不 实际的。对于硬件应用而言,还必须考虑字母^I:连接M,和M,的布尔信号的数目 的指数Mil—事实。在基于I^的方法中^MJ?^到了这种困难,其中查询的数目 与字母表的大d 、成比例。本发明的一些实施例通#部分字母4^学习自动机 并且使用决策树学习方法对全字母^^ftW^W决这一问题。^^1 ^^且合^5更件M,本发明的一些实施例示出了这种方法^:似l+方 法没有产生减少的情况下产生精确的最小中间断言是有效的。在一些情况下,与4^]最新4支^Mc平的方法的直接才莫型^^H目比,这明显减少了^(Wi时间。A.确定寸錄限自动机(DFA)定乂7确定'I"錄限自动机(DFA)M是一个iifci且(S,S,^(5,F),其中:d) S是有限状态集,(2) i:是有限字母表,(3) <5:SxS —S是转换函数,(4) ^GS是初始状态,以及(5) F ^ S是絲状态集或最终状态集。注意,F可 以为空集。定乂2不完全确定'l"錄限自动机(H)FA) M是一个六;?ti且(S,^^。AF,/?), 其中:(l)S是有卩狄态集,(2)s是有限字母表,(3)&SxS —S是部分转换 函数,(4)〜GS^^刀始状态,(5) F^S^i被状'态集,以及(6)及SS是 拒绝状态集。直观地,IDFA是不完全的,因为一些状态可能不具有对于完全字母表的外 出转换,并且一些状态既^受也^巨绝。如果没有始自状态s的在符号"上 的转换,则^0,")=丄。对于DFA和IDFA二者而言,转换函数s可以以通常方式扩展以应用于串。也^l:说,如果丌eS'且"eE,则在"s,")-丄时(50,7r") = <5(<50,7r),。),否贝一(3",7IY7)=丄。如果(5","eF,则DFAAf接受串s,否则s被M拒绝。如果"《。,"eF, 则H)FA被串s。如果"《。,"eW,则串s被IDFAM拒绝。给定两种语言a, a s s' , DFA或IDFA在接受中的所有串并拒绝L2中的 所有串时将a和£2分离。用于L,和Z^的最小分离自动机(MSA ) M离a和a 的具有最小数量的状态的自动机。出于tb^的目的,首^^于学习分离自动机的基于I^的近似方法。在 1^方法中,学习者通过向粉币提出查询来推断未知的正则语言L的最小DFA」。 在成员关系查询中,学习者提供串;r,并且如果丌e丄则教师回U,否则回 复否。在等价查询中,学习者提出自动机J,并且如果丄^"丄则粉甲回J^, 否则提供反例。该反例可以为正(即,中的串)或者为负(即I^4)U中 的串)。学习者保证在多个大小为A的查询多项式中发现A的方法对于本领域技#员是已知的。Cobleigh方法对该过程e^^ii行了修改以学习用于两种语言i:,和丄2的分离自动机。这与I^方法的区别^于粉币所提供的响应。在等价^J的情况下, 如果爿^于L,和L2的分离自动机,则粉甲回U。否则,粉甲提辦为\ "々中的串的正的反例或者作为乓n"^中的串的负的反例。对于关于串;r的成员关系查询,如果丌e丄i则粉平回U,并且如果丌G A则回复否。如果兀即不 在^中也不在A中,则选择是任意的。由于彬甲并不知晓最小分离自动机,它不能够提供正确的答案,所以简单地回^。因此,实际上,粉甲请求学习者 学习a,但是愿意M分离a和^的任意^"测。^^I用于学习者的Angluin方 法,能够示出所学习的分离自动机」没有糊于i:,的最小自动机更多的状态。然而,这^f壬意大于最小分离自动机。在Angluin的原始方法中,查询的数目是大小为A的多项式,并且*地,等价絲的数目最多为A中的状态的数目。在假设-保证应用中,丄,=丄(M,)且 I2=I(M2')。对于硬件验证而言,M,和M2'是符号4汰示的非确定性有限自动 机(NFA )(非确定性是由隐藏的输入以及用于:P的自动机的构建引起的)。因 》b^城员关系查询是NP完全问题,其实质上是有界的模型检验问题,而答 复等价查询是PSPACE完全问题,其是符号^^莫型检验问题。这样,所#法 的^W亍时间实际上是简^旨数级的。 C.精确求解最小分离自动机问题为了找到两种语言丄,和£2的精确MSA,在一些实施例中将遵循-"^:的用于使IDFA最小化的Pena和Oliveira方法。i^l仅^^等价查询的学习方法。这 錢于能够计絲串的两个有限集进行分离的最小DFA的^^i^。虽然Pena 和Oliveira方法局限于有卩^R态机,但是该技术能够被应用于具有正则分离算 子(regular separator)的^f^T语言和£2 ,即《吏丄,和丄2本身并不是正则的。处理1中示出了所述过程的,;j^呈。W^样本串的两个集合《",和 S2 e £2 。通过(下^it程)计粉离《和&的最小DFAA开始主循环。接 着学习者对A^Wt等价钱。如果A分离丄,和^,则该过禾1^止。否则,• 师^t^得反例串;r 。如果;r e 并且因此;r g L(々,则;r被添加到《,否则;r被添加到&。重复该过程,直至等价查询成功。在以下的方法中,首先测试负反例, 然后测^jE^^例。但:^l该顺序是任意的,并且实际上可以对于每个查询随才4 #^亥顺序以^^#果偏向于一种语言。可以^^模型检验器来实现该过程中的粉甲。也«:说,检验Ae丄(^)和 "力)n丄2 = 0是模型;j^验问题。在该应用中,A和丄2是符号^^示的NFA的语 言,并且^f^]符号^^莫型检验方法来^f亍所述检验。要注意,中的测试 ^!性(containment)要,树A进行补足,但是由于A ;1确定性的,所以这 是简单的。定理/对于有P艮的i;,令A,毛;s'。如果A和A具有正则分离算子,则处 理1终止并输出A和丄2的最小分离自动机。证明令^'为具有A个状态的、丄,和£2的最小状态分离自动机。由于S,eL,且&"2,得出力'也是《和&的分离自动机。因此,爿具有不多于A个状态(因为它是S,和52的最小分离自动机)。因此,如^^斤iiit禾Bf止,则J是丄,和12的 最小分离自动机。jH^卜,在具有&个状态的P艮的2:上具有有限的多个DFA。在每次重复中, 一个这样的自动才瑜为S和&的分离算子而被排除。因此,所述 ii^呈必然^f止。S^所剩下的仅^5^i找到一种计^f限语言《和52的最小分离自动才几的方法。该问题已经被广泛研究,并且已知是NP完全问题。定乂3当关系^,^^2|^,^|,") = ^是以5。为根的有向树时,DDFAA/= (S,I^。„幻是树状的。给定任意两个不相交的串集《和52 ,构建接受《并拒绝&的树状IDFA并 将其称为TREESEP(SA)。定乂 4令SA;S'是不相交的有限语言。用于s和&的树状分离算子TREESEP(S,A)是树状DFA (&"。,^,",其中^是S U&的前缀的齡,〜是空串,F =《JLi? = S2,并且如果;meS则5(7r,ah;m,否则为丄。Oliveira和SUva方法示出,分离^和52的海:个IDFA爿与TREESEP(S,, S2)是同态的,并且该方法将在后面的部分中进行定义。因此,^^找&个状态的分 离自动机爿,本发明的一些实施例仅需猜测从TREESEPOS,A)的状态到]的状态的,并且据4b^J建/4。该处理被称作折叠(folding)。定乂 5令A/二0?,IU。,5,尸,iO和W'二(S',S,s。'乂',F',/?')为字母表s上的两个IDFA。在以下情况下,映射^&^S,是似到M'上的折叠:a. ,b. 对于所有seS, aei:,如果(^,")^丄,贝'U'W(s),a卜^^,a)), C.对于所有s e F , e F'以及d.对于,斤有se尺,00)ei?'。以下定理说明了 S和&的每个分离EDFA能作为树状自动机 TREESEP(S,&)而获得。通it^"树的归纳,容易获得所述ftW。定理2(OLIVEIRA和SILVA)令?二(&S,^AF,/?)为树状n)FA,絲受齡《并拒绝齡52 。于是,当且仅当存林r到爿的折叠i:时,i:上的IDFA^是s,和&的分离自动机。接下:iM斤示出的是如何通it^^t r的状态辆建树r的折叠。如果r是 条^s的划分,则包含s的元素s的r的元素将,^示为H,定乂 6令M = (lS, & & A F, ^为z上的IDFA。 M的相容划分是S的划分r ,a. 对于所有s,/eS, aeS ,如果S(s,。)^丄且5(/,")-丄且[4=[/]「,则 [•,")]「 ,(/,o)]「,以及b. 对于所有状态s e f且,e /?, W「 - W「。定义7令m = (s, 〜,<5„)为roFA并且令r为s的相容划分。商m / r是 n)FA (r,s,v,W,",以使得在上面,U表示包含丄、T以及S的元素的格子中的最小-t^。相容l"生 保证了所i^L小Ji^决不会为t。定埋3令r为接受集合s并拒绝集合&的树状idfa。在r具有基数(cardinality)为A:的相容划分r时,存^#确分离《和52的、A个状态的IDFA。0卜,T7r分离^和v证明设r为的相容划分。可得出将s ^W到[4的函数^是r到77r上 的折叠。这样,通ii^理2, r/r分离s,和&,并JUb^卜^ft"有A个状态。相 反,设爿;l^离s和&的具有&个状态的roFA。通it^理2,存扭r到爿的折叠—#^折叠的定义,由一斤归纳的划分是相容的,并且具有(最多"个状态。才M居该定理,要为两个不相交的有P艮集s和&寻找最小分离自动机,仅需 要首先构建相应的树状自动机r,并且接着可获得"r)的最小相容划分r 。于是,最小自动机J是r/r。在一些实施例中,^^I存在&个状态的相容划分的问题的以下编码,可以 sat解算器来寻找最小划分。令^卩。g,"。 iiA枚举划分所需的位数。对于每个状态ws(r),引入布尔变量的矢量^;=(《..(')。錄示对期旨定了s 的划分的数目以及商自动机的相应状态。接着构建一組保il^斤ii^^Nl容的布尔约束。首先,对于每个S,必须存在^d (表示为多于S的位数)。接着,对于具有符号a上的外出转换的每对状态s和,,存在约束^ ^ ; ^ =。 也IU:说,所ii^'J分必须遵循转换关系。对于^^状态seF和"i?,可 获得约束^>;。也^6i说,拒绝械受状态不育^fc^jM目同划分中。该组约束被称作SatEnc(r)。当划分「 = f。,…,"一}是T的相容划分时,其中「 = P = '1 ,真值指派(truth assignment) ^正好满足SatEnc(r)。因此, 可从满足的分配中提糾目容划分。能够通舰理2来找到有P艮集《和&的最小分离自动机。要注意,商自动 才几77 r是idfa。 r / r可以通过以任意选射式(例々衊过^^斤有4t^i的转换转到拒绝状态)完成部分转换函数5 ,产生分离S和&的DFA而被转#^ DFA。 这完成了本发明一些实施例中的用于计算两种语言A和^的MSA的过程。 ^j?l SAT编码SAMPLEMSA(SA),计^限浯言的MSA的处理2l令T二TREESEP(《,&;^2. 令^1;3. whae(l)do4. if SATENC(r)可满足then5. 4>为SatEnc(r)的满>^指^泉;4^r = {{ses(r)^ = 4|,'e(Li—i};以某方式将"zo扩M全函数;return6.8.9.10.要找到假设-保"iiL^的中间断言,仅需^^1处理1计算丄(M,)和iL(M2')的MSA。处理l全过程 a. AsGr(丄/,丄》2. whae(l)do3. 令爿为&和&的MSA;4. if A e "力)then5. if £(^)n£2 then6. return true; (A分离丄/和Z^,特性成立)7. else8. 令;rd2且;r^L(J);(负反例)9. ;tg^ then10. return false;(丄/和丄2不相交,特性不成立)11. else12. S=Su{;r};13- else14. 令^丄,且;r";(正反例)15. if ;rel2 then16. return false; (/^和丄2不相交,特性不成立)17. else18. S2 =S2u{7r}5本发明的一些实施例中的方法^L^虑该过程的M复杂度。可假设M,和 M/分别被符号^^示为具有文本大小lM,i和lM"的布尔电路。于是,这些机器 的状态的数目分别为0(2!,和0(21,)。令M为MSA的il^大小。要注意,这与状态的数目以及i:的大小都成比例。主循环的每^1包括求解SAT问题SATENC(n和求解两个模型检验问题。在最差情况下,能够通过枚举给定大小 的所有可能的DFA 4M^解SAT问题,由此SAT问题为0(2'勺。所述模型检验 问题为0(lAlx2M)和0(lAlx2一)。由于每^JJH^""个自动机,所以U的数量最多为,1,即可能的自动机的数目。因此,总运行时间为0(2W(2W+|A|x(2|M1l + 2—'l)))。狄lA!、 |M,|和—2'|的简科旨数级,但A^然,不需要产生计算M,和M,的积的成本。固定爿的大小,可示出该方法所导致的 i^f亍时间为0(2M + 2|M2 '|)。不幸的是,由于最差情况下L^):"M,),所以lAl在最差情况下为lM,l的指数级。这意pM旨复杂JLA输入大小的双倍指数氣对于PSPACE完全问题 应用双倍指数级的方法似乎是不合逻辑的。然而,实际中可以观^^到,如M在小的中间断言,则该方'絲比简科旨数级的方法更高效。然而,在字母表很 大的情况下,可能需要找到一些对转换函数进行紧4^码的方式。D.利用决策树学习的g如之前所M的,在硬件验证中,字母表的大小为在Ml和M2之间传递 的布尔信号的数目的指数级。这意味着实际上所获得的"M,)和"M2')的样本仅能够包含字母表符号的小写部分。这样,所学到的D)FAJ M包^f5U^于Z的 一小部分的转换。因此,可能需要找到以合理的方i^全字母^Ji^该EDFA 到DFA进4fW^的一些方式。这不是一个^定义的问题。在某种意义下,可 以执行应用奥卡姆剃刀(Occam's razor ),推断与IDFA的划分转换函数相一 致的"最简单的"总转换函数。 可育沐许多种这才^故的方式。例如,如^U^号a 上的给定状态开始的转换在IDFA中&义,则#4^-些距离测定,该转换可 以4皮RjW至最4^近的净i^义符号的下一状态。换函数的最简,。i^定字母表符号,:策树基于定义所述字母表的布;变量的值而分支,并JL^其叶子处给出自动机的下一状态。在一些实施例中,可能 希望找到表示与IDFA的部分转换函数相一致的总转换函数的最简决策树。换 一种方式说,任意状态的转换函数可以被视为分类器,才娘它们所转换到的状 态对字母表符号进行分类。部分转换函数可被认为是提供该分类的"样本",并且在一些实施例中可能希望找到与这些样^目一致的最简决策树。直观地,可 能期望中间断言W^:于Mi和M2之间交换的信号的最小l^,因踪一些实施例中可能希望^^斤iiit程偏向于取决于少数信号的转换函数。为了实m—点,在一些实施例中,可以^JUID3方法从示例中学习决策树。这使我们可以在处理2的第8行基于迄今为止所看到的字母表的样« DDFA旨为符号^^示的DFA,该DFA表示完全分离的语言应该是什么样的 ^i则。如果该^i则不正确,则刺币会产生反驳它的反例,并且由此线下一个 辆。n. ^^发明的i兌明性实;^例参见图1B,其例示了本发明一些实施例中所实现的用于为电子电路的组合 !Hi生成自动^M^设的系#方法的一^^^呈的框图。在本发明的一些实施例 中,在102,所述方法首先识别两个样本集S和、在本发明的另一些实施例中还识别^ji的棒性。在104,所i^法和系M^着^l计算最小分离不完全 确定'1"錄限自动机(IDFA)。在112,所i^"法和系^t之前计算出的IDFA进 ^fe^并且输出完全DFA,并进行至108。在一个实施例中,所ii^r法和系统 在108进行确定所迷不完全确定性有限自动机A是否分离了 A和A 。如# 108确定了所述不完全确定性有限自动机A分离了 A和A ,则^ 过牙Bf止并i^f亍至114。否则,所述方法和系统重复旨104-108,直至所述 不完全确定性有限自动机A被确^精确分离A和A 。在确定了 A是否分离L' 和^的,^,在114,所^法和系统然后^T形的计^^L可读介质Ji4^ 所述4E^^t的结果。参见图2,其例示了关于反复计算最小分离的不完全确定性有限自动机 (IDFA)的梯作的更多细节。在202,所#法和系自建树状的不完全确定 性有限自动机(IDFA) T。所ii^法和系统然后在204构建IDFA T的折叠。 在206,所述方法和系统然后确U示不完全确定性有限自动机T的状态数的 基数k的相容划分r。同时,所a法和系统确定商〃r。才Mt上述数学模型, 商7vr精确分离两个样本集《和^ 。参见图3,其例示了在108确定A是否分离了 A和A的^t的进一步细节。 在不完全确定4錄限自动机A被确定为分离了 A和马的情况下,>0^过禾1^止, 并JL/斤财法和系錄310进行至辨110。在不完全确定'f錄限自动机A被 确定为未分离丄,和^的情况下,所#法和系# 302获得反例;r。在一个实 施例中,所ii^法和系统例如A^y甲^^得反例;r。 ^y寻反例;r^,所^"法和系统然后在304确定反例兀是否属于A。在308,在反例;r被确定属于A的 情况下,所i^法和系统于是将所iiA例^添加到第一示例本集《。在306,在 反例;r被确定不属于丄'的情况下,所i^T法和系统于是将所^A例;r添加到第二 示例集& 。参见图4,其例示了 206的确定相容划分r的操怍的进一步细节。在402, 所#法和系统首先定义枚举划分所需的位数m。在一个实施例中,r具有基 数k,其表示《和&上的树状IDFA的状态数。在另一个实施例中,附-log一。 在404,所#法和系统定义布尔变量的矢量,所述布尔变量表示^S己了状态s 的划分的数量。在406,所i^法和系,建保ii^斤Ji^射目容的一組布尔约束。参见图5,其例示了保证划射目容的布尔约束的进一步细节。首先,502示出了对于每个状态s,当以^个<^示时必絲在^<、 itb^卜,504示出了对 于具有符号a上的外出转换的每对状态(s,t),存在约束5 = S ==".")。也 ^B兌,^分f须遵循转换关系。W卜,506示出了对于每对状态s e ,, f € /?, 存在约束v、-v,。换句^i兌,约束506要^t巨绝^t状态不能够净icj:于同一 划分内。这些约束502、 504和506然后被用于求解矢量布尔变量^真值指派^在划分r二^。,…'U为t的相容划分时精确满;ut些约束,其中r>{'v"|v、=:/}。因此,可以从满足的指派中提拟目容划分。参见图6,其例示了从之前计算出的IDFA,完全DFA的旨的进一步 细节。在将计算出的不完全确定性有限自动机(IDFA) A,为完全确定4錄 限自动机(DFA)的操怍112终止^,在^^发明的一些实施例中,所逸方法DFA。另逸地,在604,在本发明的一些实施例中,所述方法和系统可进行至 604以确定最简决策树,该最简决策树表示与之前计算出的H)FA的部分转换函 数相一致的总转换函数。在本发明的一些实施例中,任意状态的转换函数由此可被湯根提字母表 符号要转换到的状态而对字母表符号进行分类的分类器(606)。在本发明的一 些实施例中,所述部分转换函数可被视为提供这种特定类型的分类的"样本"以 帮助找到与所提供的这些样^目一致的最简决策树(608)。 jH外,给定字母表 符号,所述决策树基于改i^斤述字母表的布尔变量的值而分支(610),并JL^ 其叶子处给出自动机的下一状态(612)。由于直观上期望中间断言仅依赖于在 软件和硬件系统的两个组件Mi和m2之间交互的一个小的信号集,所以该过程 可偏向于絲于少数信号的转换函数。>?^^发明的一些实施例中,可以4M BD3 方法>^斤提供的示例中学习决策树以以实现该目标(614 )。参见图7,其例示了上面在处理l中示出的M^it程的框图。在702,所述方法和系统首先识别两个样本集S和&。在704,所ii^法和系^^一步识别用于这两个样本集《和&的最小分离自动机A。在706,所述方法和系统然后确定是否丄'^"々。在708,在确定了Z;Z(力的情况下,所iMr法进一步确定 是否i04)rU2=-。在?18,在确定了LO4)n丄广0的情况下,所^法和系统返回真(true)。也:lt^说,最小分离自动机A分离了 A和",并且特性p成立。 如果确定了L")n^-^ ,则所述方法和系统在710识别反例;r,其中 兀e A &7Te丄M)。所#法然后在712确议否^^例兀e A 。如^^例丌e丄,,则所#法和系雖714返回假(false)。也^Ui兌,丄'和"并非不相交并且;? 不成立。如果确定了丌^丄1,则所妙法和系餘716将反例;r添加到S。如^ 706确定了A ^丄(々为假,则所i^T法和系统然后在720识别满足 7reZ,且7r-」的反例冗。所i^r法和系统然后在722确^i否丌e丄2。如果确 定了7rG^,则所财法和系统然后在726返回假。也"tUi兌,A和A并非不 相交并且p不成立。另一方面,如果确定了丌-丄2,则所i^T法和系统然后在 724将兀添加到&。在辦714、 716、 718、 724和726<^,所i^"法和系统 然后在728确定等价查询是否成功,并且如果等价查询成功则在730终止该反 复处理。另选地,在728确定了等价查询^J&的情况下,在732,所^法和系 ^il回702。参见图8,其例示了本发明的另一实施例。在802,所i^T法和系统开始于 ^Jjt成的样本集。在804,所i^法和系统调用学习方法来生成完全的DFAA (806)。在808,所ii^法和系统确狄否^;」。在另一实施例中,M2^」的确定构^Mt型检,用。在确定了碼;^的确定組时,在810,所財法和系^ii一步确^l否 "7^n,P。在另一实施例中,"^'n,P的确定构絲界的模型检验调用。如果^M,n,P的确定返回假,则在812报告有缺陷(bug)。另选地,如果 s e M,门,尸的确定返回真,则所^r法和系统然后在820返回并将jE^^^加到 首先识别的样本集中。在确定了^;力的确^^立时,在814,所i^T法和系统进一步确^l否 A/,n,尸r^-气在另一实施例中,M,n,尸n^-0的确定构^^型;^^i用。如果^n"尸n^-0的确定在814返回真,则在820特性p成立。如果 n,户门>4 = 0的确定在814返回假,则所^法和系雖816进一步确«_否 样本"^。在另一实施例中,是否"^的确定构絲界的模型检糊用。 在816确定了 5 € M2的情况下,所^法和系糾艮告有缺陷或者特性p不成立 (818)。在816确定了"^組的情况下,所財法和系踪820返回并将负样^^加到首先识别的样本集中。参见图9,其例示了包括2^^多位寄存器的示例')^更件电路。数据从"J、 x2J移位成x1 —8, x2 —8。 x/l和x/2^^自由输入。仅当x/l为l时,更新"—7 的值。类A她,仅当^/2为l时,更新^2_7的值。最初,所有寄存器被i^为 0。扭明的棒hi^: #^ — 1和"—i过去曾经为l的情况下,xl —8和x2 —8 为1。对于^R设保证的应用而言,才»本发明的一个实施例,该设计可,A^解为 IV^和M2。参见图10,其例示了本发明一个实施例的方法在图9所示的电路Ji生成的 假设自动机。应用本发明的一个实施例中的方法,学习三状态自动机,其是能 够对所述特'tiii行验证的最小假设自动机。本发明的一些实施例能够在CadenceSMV (符号^f莫型验证器)或其它符 号4t^型lHiL器上实施。在本发明的一个实施例中,用户指定将^^和》更件系 统^^解为两个纟且件。Cadence SMV可^^l作基于BDD的模型检验器il^i假 设,并Jii^^l作增量式BMC引擎4M^验反例。SAT解算H"t^iUI]于以上实 施方式中。还开发了 ID3方法来生成决策树。还可以使用RL. Rivest和RE. Schapire在"Inference of Finite Automata Using Homing Sequences", STOC,89: Proceedings of the Twenty-First Annual ACM symposium on Theory of Computing, pp. 411420所提出的优^^来实现Cobleigh所提出的基于y的 方法。;^域"fit技术人员将理解,本发明的一些实施例可以以其它特定形式来 实现而不会背离其##和实质特征。因此,M所公开的实施例在所有方面被 认为是说明性而非P艮制性的。本发明一些实施例的范围由所附^,j要求而不是 以上描iiij^指定,并iL^其等同物的范围和意义内所进行的所有改变均包^f其中。系统体系结构旨图11是适于实现本发明实施例的说明性计算系统1400的框图。计算机系 统1400包括总线1402或用于传输信息的其它通信机制,其#^如处理器1404、 系统内存1406 (例如,RAM)、静态^i史备1408 (例如,ROM)、盘驱动器 1410 (例如,/^或光的盘驱动器)、通信接口 1412 (例如,调制解调器或以太网 卡)、显示器1414 (例如,CRT或LCD )、输Ai殳备1416 (例如,键盘)和光标、控制器1418 (例如,鼠标减^i^U的设备和子系统互连。才Mt本发明的一个实施例,计算机系统1400通i^t理器1404扭行系^ 储器1406中所包賴一个或多个指令的一个或多个序列来^U沐定辦。这些 指令可从另一个计算4几可读/可用^^质(诸:6^#态存#^殳备1408或盘驱动器 1410 )读入系统内存1406中。在另选实施例中,可以^^硬接线电i?g^f^)于 实现本发明的一些实施例的软件指令或与其结^f吏用。M所佳月的术i^"计算机可读介质"或"计算机可用介质"是指参与向处理 器1404提供用于^W亍的指令的任意介质。这样的介质可^MI许多形式,包括但 不限于非易失性介质和易失性介质。例如,非易失性介质包括Misl^盘,诸 如盘驱动器1410。易失性介质包絲态賴器,诸如系统内存1406。例如,计算机可读介质的一般形式包括软盘、硬盘、磁带、4壬意其它^^介 质、CD-ROM、任意其它it^"质、穿孑L卡、纸带、具有孔图案的任意其它物理 介质、RAM、 PROM、 EPROM、 FLASH-EPROM、任意其它^ft器芯片或 卡带、或者计#^几能够漆取的任意其它介质。在本发明的实施例中,用以实现本发明的指令序列是由单个计算机系统 1400扭行的。4財居本发明的其它实施/N,通itit信,1420(例如,LAN、 PSTN^^发明的指4^序列。计,系统1400可通itit信敏洛1420和通信接口 1412发iii^收消息、 数据和指令,包4^1^,即应用代^马。所接收的^^V马可在被接收时由处理 器1404 ^Wf^/或^^在盘驱动器1410或其它非易失'1^^器中供以后^W亍。在以上说明书中,已经参照本发明的M实施例对本发明进行了描述。然 而,显然可以在不背离本发明的较宽的銜申和范围的情况下对其进frMt修改 和变化。例如,以上处理^^呈是参照特定顺序的处理,进行描述的。然而,因此,说明书和附图应被认为是说明性而不是限制性的。

Claims (19)

1.一种用于为电子电路设计的组合验证生成自动化假设的方法,包括: 识别所述电子电路设计的行为的第一集合和第二集合; 基于行为的第一集合和第二集合,反复计算最小不完全确定性有限自动机(IDFA); 通过从所述最小IDFA进行概括而确定确定性有限自动机(DFA);和 在有形的计算机可读介质上存储确定DFA操作的结果。
2. 如权矛漆求1所述的方法,其中,行为的第一絲s满足S,e丄,,并且行为的第二齡^满足& ; L2 ,其中L,賴~^吾言并且£2 A^二语言。
3. 如^U,J要求2所述的方法,还包^: 确定所述最小BDFA是否分离了 z,和£2 。
4. 如权矛JJ^求3所述的方法,其中,确定所述最小IDFA是否分离了 A和丄2 的鰣包括:获得反例,其中所錄小IDFA被确定为未分离A和A;和 确定所ii^例是否属于;。
5. :H5U,J^"求4所述的方法,还包括将所iiA例添加到所錄一齡,其 中所述反例被确定为属于丄,,或者将所述反例添加到所述第二集合,其中所述^^例,皮确定为不属于丄,。
6. 如权矛虔求4所述的方法,其中,AM^型检验中获得所i^^例。
7. 如拟,J^求1所述的方法,其中,所述IDFA分离所絲一II^第二齡。
8. 如权利要求l所述的方法,其中,行为的第一^^第二^^L初为空。
9. 如;K^'漆求1所述的方法,还包括或^Vf树所狄小EDFA的查询。
10. 如W,J^求1所述的方法,其中,A^计算最小IDFA的,包括: 在所錄一^^第二^^Ji^建树状IDFA的折叠; 确定所述树状IDFA的相容划分;和 确定精确分离所^〜第二^的自动机。
11. 如权利要求10所述的方法,其中所i^目容划分具有絲A,所i4iJU 是所述树状IDFA的状态的数目,分离所錄一^^第二齡的每个EDFA与所述第一H^和第二集合上的所述树状idfa是同态的,或者其中通过估计 ^/斤述第一H^和第二集合上的所述树状idfa的多个状态到分离所述笫一集#第二条^的最小idfa的其它多个状态的^yt来^^^建折叠的操作。
12. :N5l矛]^求10所述的方法,其中,确定相容划分的#^包拾 定义枚举^个状态的划分所需的位的第一数目w;定义布尔变量的矢量^ = ,其表示被分配了状态的划分的第^lt目;和构建保i^斤i^/j^目容的一个或多个布尔约束的一个^。
13. :M5U'j要求12所述的方法,其中m等于iogj,对于每个状态s,所述一个或多个布尔约束的M包括5< A ,其中所述一个或多个布尔约束的条^包括按照划分,£^#换关系,或者其中所述一个或多个布尔约束的齡包括在不 同的划分中«拒绝状态和拒绝。
14. 如权矛漆求1所述的方法,其中,所i^一i^第二ll^是有限的。
15. 如;^U,漆求1所述的方法,其中,所錄一齡或第二齡中的样辅 成所述电子电路4殳计中的电路组件的行为。
16. 如^M'】要求1所述的方法,其中,通*最小idfa进4沐括而确定 dfa的鰣包拾确^J:简决策树,所*简决策树表示与所逸最小idfa的部分转换函数 相一致的总转换函数。
17. 如权利要求16所述的方法,其中所逸逸、转换函数4娥字母表符号所转 换到的状态对字母表符号进行分类,所逸蓉、转换函数提旨类的样本来确定与 所述样^目一致的最简决策树,确定最简决策树的,通过^^ id3方法来执 行,确定最简决策树的旨通过4^I决策树学习方法来^f亍,所i^L简决策树 在用于定^^斤述dfa的字母表的布尔变量上分支,或者其中所逸氣简决策树的 叶子指示所述dfa的下一状态。
18. —种包^i十^^L可用^t介质的计算冲A4I序产品,所述计^^可用員 介质具有用来"iWm利要求1至17中4—项的方法的可^f刊、码。
19. 一种用于为电子组合!HiE生成自动^R设的系统,包括用于^k矛溪 求1至17中^^"项的方法的装置。
CN200810215404.7A 2007-07-02 2008-07-02 为组合验证生成自动化假设的方法、系统和计算机程序产品 CN101404045B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/772,792 US7685547B1 (en) 2007-07-02 2007-07-02 Method, system, and computer program product for generating automated assumption for compositional verification
US11/772,792 2007-07-02

Publications (2)

Publication Number Publication Date
CN101404045A true CN101404045A (zh) 2009-04-08
CN101404045B CN101404045B (zh) 2014-06-18

Family

ID=39811514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810215404.7A CN101404045B (zh) 2007-07-02 2008-07-02 为组合验证生成自动化假设的方法、系统和计算机程序产品

Country Status (5)

Country Link
US (1) US7685547B1 (zh)
EP (1) EP2012245A1 (zh)
JP (1) JP5269511B2 (zh)
CN (1) CN101404045B (zh)
TW (1) TWI448914B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866372A (zh) * 2009-04-17 2010-10-20 新思科技有限公司 用于形式特性验证的假设的自动近似
CN102708223A (zh) * 2011-03-22 2012-10-03 通用汽车环球科技运作有限责任公司 定时自动机轨迹中的不可行的识别的有效源
CN103036739A (zh) * 2012-12-11 2013-04-10 首都师范大学 一种用于高可靠通信系统验证与性能分析的形式化方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372949B1 (en) * 2011-05-25 2016-06-21 Cadence Design Systems, Inc. Guided exploration of circuit design states
US8881075B2 (en) 2013-03-04 2014-11-04 Atrenta, Inc. Method for measuring assertion density in a system of verifying integrated circuit design
CN103778051A (zh) * 2014-01-09 2014-05-07 安徽理工大学 基于l*算法的业务流程增量挖掘方法
US20150371140A1 (en) * 2014-06-24 2015-12-24 Microsoft Technology Licensing, Llc Minimizing Symbolic Finite Automata
US10169217B2 (en) 2016-04-06 2019-01-01 General Electric Company System and method for test generation from software specification models that contain nonlinear arithmetic constraints over real number ranges

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446243B1 (en) * 1999-04-23 2002-09-03 Novas Software, Inc. Method for functional verification of VLSI circuit designs utilizing reusable functional blocks or intellectual property cores
US20020188916A1 (en) * 2001-06-06 2002-12-12 Hitachi, Ltd. Integrated circuit, integrated circuit design method and hardware description generation method to generate hardware behavior description of integrated circuit
US6687662B1 (en) * 1997-08-07 2004-02-03 Verisity Design, Inc. System and method for automated design verification
US20070028203A1 (en) * 2005-07-28 2007-02-01 Fujitsu Limited Apparatus and method for creating function verification description, and computer-readable recording medium in which program for creating function verification description is recorded

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04158480A (en) * 1990-10-23 1992-06-01 Nec Corp Minimizing method for incomplete designation sequential circuit
JP3302218B2 (ja) * 1995-05-19 2002-07-15 富士通株式会社 プライム・コンパチブルによる有限状態機械の状態数最小化装置および方法
JP3600420B2 (ja) * 1997-02-28 2004-12-15 富士通株式会社 論理検証装置
US7711525B2 (en) * 2002-05-30 2010-05-04 Nec Corporation Efficient approaches for bounded model checking
US7216364B2 (en) * 2004-06-14 2007-05-08 Lionic Corporation System security approaches using state tables
US7685637B2 (en) * 2004-06-14 2010-03-23 Lionic Corporation System security approaches using sub-expression automata
US8301788B2 (en) * 2004-09-10 2012-10-30 Cavium, Inc. Deterministic finite automata (DFA) instruction
US8392590B2 (en) * 2004-09-10 2013-03-05 Cavium, Inc. Deterministic finite automata (DFA) processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687662B1 (en) * 1997-08-07 2004-02-03 Verisity Design, Inc. System and method for automated design verification
US6446243B1 (en) * 1999-04-23 2002-09-03 Novas Software, Inc. Method for functional verification of VLSI circuit designs utilizing reusable functional blocks or intellectual property cores
US20020188916A1 (en) * 2001-06-06 2002-12-12 Hitachi, Ltd. Integrated circuit, integrated circuit design method and hardware description generation method to generate hardware behavior description of integrated circuit
US20070028203A1 (en) * 2005-07-28 2007-02-01 Fujitsu Limited Apparatus and method for creating function verification description, and computer-readable recording medium in which program for creating function verification description is recorded

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JORGE M. PENA ET AL.: "A New Algorithm for Exact Reduction of Incompletely Specified Finite State Machines", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866372A (zh) * 2009-04-17 2010-10-20 新思科技有限公司 用于形式特性验证的假设的自动近似
CN101866372B (zh) * 2009-04-17 2014-07-02 新思科技有限公司 用于形式特性验证的假设的自动近似
CN102708223A (zh) * 2011-03-22 2012-10-03 通用汽车环球科技运作有限责任公司 定时自动机轨迹中的不可行的识别的有效源
CN102708223B (zh) * 2011-03-22 2015-01-14 通用汽车环球科技运作有限责任公司 定时自动机轨迹中的不可行的识别的有效源
CN103036739A (zh) * 2012-12-11 2013-04-10 首都师范大学 一种用于高可靠通信系统验证与性能分析的形式化方法
CN103036739B (zh) * 2012-12-11 2015-06-17 首都师范大学 一种用于高可靠通信系统验证与性能分析的形式化方法

Also Published As

Publication number Publication date
TWI448914B (zh) 2014-08-11
JP5269511B2 (ja) 2013-08-21
CN101404045B (zh) 2014-06-18
US7685547B1 (en) 2010-03-23
JP2009054147A (ja) 2009-03-12
TW200907735A (en) 2009-02-16
EP2012245A1 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
Siegelmann Neural networks and analog computation: beyond the Turing limit
Stirling Modal and temporal properties of processes
Clarke The birth of model checking
Davis Shape matching using relaxation techniques
US20140222433A1 (en) System and Method for Evaluating Intent of a Human Partner to a Dialogue Between Human User and Computerized System
Jayaraman et al. Zero-shot recognition with unreliable attributes
Younes et al. Statistical probabilistic model checking with a focus on time-bounded properties
Van Eijk Sequential equivalence checking based on structural similarities
Katz et al. Reluplex: An efficient SMT solver for verifying deep neural networks
Castellini et al. SAT-based planning in complex domains: Concurrency, constraints and nondeterminism
US6408262B1 (en) Method and an apparatus for analyzing a state based system model
US7305637B2 (en) Efficient SAT-based unbounded symbolic model checking
Bolignano Towards the formal verification of electronic commerce protocols
Esparza et al. Model checking LTL with regular valuations for pushdown systems
Audemard et al. Bounded model checking for timed systems
Corbett et al. Using integer programming to verify general safety and liveness properties
Grau et al. Extracting modules from ontologies: A logic-based approach
Clarke et al. Proving ptolemy right: The environment abstraction framework for model checking concurrent systems
Constant et al. Integrating formal verification and conformance testing for reactive systems
US7685082B1 (en) System and method for identifying, prioritizing and encapsulating errors in accounting data
Baier et al. Probabilistic ω-automata
Sharma et al. Verification as learning geometric concepts
Ramani et al. Breaking instance-independent symmetries in exact graph coloring
Ehrhard et al. Probabilistic coherence spaces are fully abstract for probabilistic PCF
Negulescu Process spaces and formal verification of asynchronous circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EXPY Termination of patent right or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20150702