CN101388046A

CN101388046A - 电路布局的侦错方法及应用其的侦错系统

Info

Publication number: CN101388046A
Application number: CNA2007101539368A
Authority: CN
Inventors: 张有权; 林明慧
Original assignee: Inventec Corp
Current assignee: Inventec Corp
Priority date: 2007-09-14
Filing date: 2007-09-14
Publication date: 2009-03-18

Abstract

一种电路布局的侦错方法及应用其的侦错系统。电路布局的侦错方法包括下列步骤。首先，启动一侦错单元。接着，以侦错单元检测一电路布局图是否具有至少一错误处。然后，若电路布局图具有错误处，则产生一侦错报告，其中侦错报告包含错误处的一范围数据及一层别数据。接着，储存侦错报告于一数据库，并关闭侦错单元。然后，以一绘图单元开启侦错报告，并依据侦错报告显示错误处。

Description

电路布局的侦错方法及应用其的侦错系统

技术领域

本发明涉及一种电路布局的侦错方法及应用其的侦错系统，且特别涉及一种产生侦错报告的电路布局的侦错方法及应用其的侦错系统。

背景技术

一般制作印刷电路板的方法大致上可区分为两个阶段，此两阶段分别为电路设计及印刷电路板制造。首先，工程人员会先经由电脑绘图软件将印刷电路板的布局电路图绘制完成。接着，便可依照布局电路图实际地制造其印刷电路板。当印刷电路板依布局电路图实际地制造前，工程人员需先将布局电路图转为一数据底片图(Gerber File)，以便利后续的制造作业。一般常见的印刷电路板制造方法主要以转印显影号蚀刻的方法，而此底片图可用以制造转印所需的光罩。

为了能使所输出的底片图的正确度提高，在输出底片图之前，会以一模拟确认工具软件再三地检查，以降低实际操作的失败率。

然而，普遍常见地模拟确认工具软件无法直接修改，修改时需于电脑绘图软件与模拟确认工具软件之间不停地切换。此举不但浪费许多的操作时间外，更需长时间占用模拟确认工具软件及电脑绘图软件的操作时间，而使各自工作进度相互干扰且拖延完成日期。然，由于模拟确认工具软件及电脑绘图软件两工具软件价格非常地昂贵，企业能负担购买的工具软件套数有限。因此，假若能有效缩短使用工具软件的时间，便能解决软件数量不足的问题。

发明内容

本发明有关于一种电路布局的侦错方法及应用其的侦错系统，经由产生侦错报告并将侦错报告储存于数据库中，而使侦错单元及绘图单元的占用时间缩短，相对地降低购买成本。

根据本发明的第一方面，提出一种电路布局的侦错方法。侦错方法包括下列步骤。首先，启动一侦错单元。接着，以侦错单元检测一电路布局图是否具有至少一错误处。然后，若电路布局图具有错误处，则产生一侦错报告，其中侦错报告包含该错误处的一范围数据及一层别数据。接着，储存侦错报告于一数据库，并关闭侦错单元。然后，以一绘图单元开启侦错报告，并依据侦错报告显示错误处。

根据本发明的第二方面，提出一种电路布局的侦错系统。侦错系统包括一侦错单元、一数据库及一绘图单元。侦错单元用以检测电路布局图是否具有至少一错误处，若电路布局图具有错误处，则产生一侦错报告其中侦错报告包含错误处的一范围数据及一层别数据。数据库用以储存侦错报告。绘图单元开启侦错报告，并依据侦错报告显示错误处。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

附图说明

图1绘示依照本发明较佳实施例的电路布局的侦错系统；

图2绘示依照本发明较佳实施例的电路布局的侦错方法的流程图；以及

图3绘示依照本发明较佳实施例中侦错单元的错误处的示意图。

主要元件符号说明：

F1：电路布局图

F2：底片图

P：侦错报告

R：矩形范围

R1：起点坐标

R2：终点坐标

100：侦错系统

110：侦错单元

120：数据库

130：绘图单元

具体实施方式

请参照图1，其绘示依照本发明较佳实施例的电路布局的侦错系统。侦错系统100包括一侦错单元110、一数据库120及一绘图单元130。侦错单元110用以检测一电路布局图F1是否具有至少一错误处，若电路布局图F1具有错误处，则产生一侦错报告P，其中侦错报告P包含错误处的一范围数据及一层别数据。数据库120用以储存侦错报告P。绘图单元130用以开启侦错报告P，并依据侦错报告P显示错误处。

请参照图2，其绘示依照本发明较佳实施例的电路布局的侦错方法的流程图。首先，于步骤201，启动侦错单元110。接着，于步骤202，以侦错单元110检测一电路布局图F1是否具有至少一错误处。若否，则进入步骤208；若是，则进入步骤203。于此步骤中，侦错单元110读取电路布局图F1，且以侦错单元110检测电路布局图F1是否具有错误处。此外，侦错单元110例如为模拟确认工具软件，较佳地为套装软件Valor，其用以检测电路布局图F1是否具有至少一错误处。

当于步骤202中检测出不具有错误处时，进入步骤208。于步骤208中，将电路布局图F1输出为底片图F2。

当于步骤202中检测出至少一错误处时，进入步骤203。于步骤203中，产生侦错报告P。同时请参照图3，其绘示依照本发明较佳实施例中侦错单元的错误处示意图。于此步骤中，电路布局图F1具有一布局原点坐标，且侦错报告P具有一报告原点坐标。当侦错单元110检测电路布局图F1时采用电路布局图F1的布局原点坐标，以使经由侦错单元110产生的侦错报告P的报告原点坐标与布局原点坐标相同。如此一来，侦错单元110便与绘图单元130的坐标相同，而使所有对应产生的坐标记录亦皆相同。于本实施例中，侦错报告P例如包含错误处的一范围数据及一层别数据。此范围数据于本实施例中以一矩形范围R为例，此矩形范围R包含一起点坐标(-6.231，2.650)R1及一终点坐标(-6.029，2.852)R2，其中起点坐标R1及终点坐标R2分别为此矩形范围R的二对角端点。如此一来，便可经由起点坐标R1及终点坐标R2明确地将矩形范围R标示清楚。接着，将此错误处的范围数据及层别数据以绘图单元130的程序语法撰写，而产生一侦错报告P。于本实施例中，矩形范围R的范围面积的大小，依据显示错误处所需的显示面积而决定的。于本实施例，以坐标方式做为记录方式，而产生侦错报告P的方式并不加以限定。

接着，如步骤204，储存侦错报告P于数据库120，并关闭侦错单元110。于此步骤中，侦错单元110将侦错报告P储存于数据库120后，便关闭侦错单元110。如此一来，当将侦错单元110关闭后，此侦错单元110就能让下一位使用者使用，有效地缩短侦错单元110每一次的操作时间。

接着，如步骤205，以绘图单元130开启侦错报告P，并依据侦错报告P显示一错误清单。于本实施例中，绘图单元130例如为一电路布局套装软件Mentor。于此步骤中，首先，绘图单元130会先由数据库120中开启侦错报告P。由于侦错报告P依据绘图单元130的程序语法撰写，因此绘图单元130便能执行此侦错报告P。

于本实施例中，侦错报告P包含数个错误处。绘图单元130例如依据侦错报告P显示一错误清单，而此错误清单列举数个错误处，以供使用者选取数个错误处其中之一。

接着，于步骤206，依据被选取的错误处显示对应错误处的部份电路布局图F1。于本实施例中，当使用者点选错误清单的任一错误处时，绘图单元130便能依据此错误处的范围数据及层别数据来显示电路布局图F1的错误处。如此一来，使用者便能依据所显示的错误处修改电路布局图F1。

同时，当使用者依据侦错报告P修改电路布局图F1时，侦错单元110已关闭且放出使用权给下一位操作者。由于，侦错单元110产生侦错报告P后便关闭，因此当使用者在修改电路布局图F1时，并不会占用侦错单元110，有效缩短占用侦错单元110的时间。当每一次占用侦错单元110的时间被缩短后，相对地便能增加侦错单元110操作次数。如此一来，便能有效地解决侦错单元110的数量的问题，减少企业负担购买工具软件的成本，也能避免各自的工作进度相互干扰而拖延完成日期。

接着，如步骤207，判断侦错报告P的数个错误处是否皆被修改。由于侦错报告P包含数个错误处，绘图单元130更能判断侦错报告P的数个错误处是否皆被修改，若否，则重复步骤205，直至侦错报告P中的数个错误处皆被修改。若是，则进入步骤201，再以侦错单元110再检测一次修改后的电路布局图F1，进行二次检查，以确保修正后的错误处不会另外产生其他错误。

接着，于步骤202，以侦错单元110检测电路布局图F1是否具有至少一错误处，若否则进入步骤208。于步骤208，将电路布局图F1输出为底片图F2。当电路布局图F1经由上述步骤检测修改后，于步骤206中再将修正后的电路布局图F1重复的经由侦错单元110重复检测电路布局图F1是否仍具有至少一错误处。当电路布局图F1经侦错单元110检测后，电路布局图F1不具有任何错误处时，则绘图单元130便可直接将电路布局图F1输出为一底片图F2(Gerber File)，并结束此侦错方法。

此外，当侦错单元110产生侦错报告P并储存此侦错报告P于数据库120时，侦错单元110便能关闭并可让下一位使用者操作。而原先的使用者便单单依据侦错报告P于绘图单元130上修改更正电路布局图F1，而不需占用侦错单元110。也就是说，当一使用者操作侦错单元110时，并不需要同时占用绘图单元130，而相对地使用者操作绘图单元130时也并不需要占用侦错单元110。如此一来，侦错单元110及绘图单元130的使用时间便能分开。传统的操作方法下，同一时间内侦错单元110及绘图单元130只能让一位操作者使用，然于本发明中侦错单元110及绘图单元130于同一时间下就能提供给二位使用者操作，有效地增加操作人次，减少购买工具软件的成本。

本发明上述实施例所揭露的电路布局的侦错方法及其的侦错系统，经由产生侦错报告并将侦错报告储存于数据库中，以缩短侦错单元及绘图单元的占用时间。以缩短每一次操作的占用时间，相对地可提高操作人次，如此便能减少购买工具软件的套数，降低成本。此外，缩知占用时间，也能有效地避免各自的工作进度相互干扰而使完成日期延期。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

Claims

1.一种电路布局的侦错方法，包括：

(a)启动一侦错单元；

(b)以该侦错单元检测一电路布局图是否具有至少一错误处；

(c)若该电路布局图具有该错误处，则产生一侦错报告，其中该侦错报告包含该错误处的一范围数据及一层别数据；

(d)储存该侦错报告于一数据库，并关闭该侦错单元；以及

(e)以一绘图单元开启该侦错报告，并依据该侦错报告的该范围数据及该层别数据显示该错误处。

2.如权利要求1所述的侦错方法，其特征在于，在该步骤(c)中，该错误处的该范围数据为一矩形范围，该范围数据包含一起点坐标及一终点坐标，该起点坐标及该终点坐标分别为该矩形范围的二对角端点。

3.如权利要求1所述的侦错方法，其特征在于，该电路布局图具有一布局原点坐标，在该步骤(c)中，该侦错报告具有一报告原点坐标，该报告原点坐标与该布局原点坐标相同。

4.如权利要求1所述的侦错方法，其特征在于，该侦错报告包含多个错误处，其中在该步骤(e)包括：

(f)依据该侦错报告显示一错误清单，其中该错误清单列举该些错误处以供一使用者选取该些错误处其中之一；以及

(g)依据被选取的该错误处显示对应该错误处的部份的该电路布局图，以供该使用者修改该电路布局图。

5.如权利要求4所述的侦错方法，其特征在于，在该步骤(c)中，该侦错方法更包括：

(h)判断该侦错报告的该些错误处是否皆被修改，若否，则重复步骤(g)，直至该侦错报告中的该些错误处皆被修改。

6.如权利要求1所述的侦错方法，其特征在于，在该步骤(b)之后，该侦错方法更包括：

(i)若该电路布局图不具有任何错误处，则直接将该电路布局图输出为一底片图。

7.如权利要求1所述的侦错方法，其特征在于，在该步骤(c)中，该侦错报告的程序语法符合于该绘图单元。

8.一种电路布局的侦错系统，包括：

一侦错单元，用以检测一电路布局图是否具有至少一错误处，若该电路布局图具有该错误处，则产生一侦错报告，其中该侦错报告包含该错误处的一范围数据及一层别数据；

一数据库，用以储存该侦错报告；以及

一绘图单元，开启该侦错报告，并以依据该侦错报告的该范围数据及该层别数据显示该错误处。

9.如权利要求10所述的侦错系统，其特征在于，该错误处的该范围数据为一矩形范围，该范围数据包含一起点坐标及一终点坐标，该起点坐标及该终点坐标分别为该矩形范围的二对角端点。

10.如权利要求8所述的侦错系统，其特征在于，该电路布局图具有一布局原点坐标，该侦错报告具有一报告原点坐标，该报告原点坐标与该布局原点坐标相同。

11.如权利要求8所述的侦错系统，其特征在于，该侦错报告包含多个错误处，该绘图单元更依据该侦错报告显示一错误清单，其中该错误清单列举该些错误处以供一使用者选取该错误处。

12.如权利要求11所述的侦错系统，其特征在于，该绘图单元更依据被选取的该错误处显示对应该错误处的部份该电路布局图，以供该使用者修改该电路布局图。

13.如权利要求12所述的侦错系统，其特征在于，该绘图单元更判断该侦错报告的该些错误处是否皆被修改，若否，则重复依据该侦错报告显示该错误清单，直至该侦错报告中的该些错误处皆被修改。

14.如权利要求8所述的侦错系统，其特征在于，若该电路布局图不具有任何错误处，该绘图单元更用以直接将该电路布局图输出为一底片图。

15.如权利要求8所述的侦错系统，其特征在于，该侦错报告的程序语法符合于该绘图单元。