CN101373492B - 三维芯片热通孔和性能优化的空白区重分配方法 - Google Patents

Abstract

三维芯片热通孔和性能优化的空白区重分配方法，其特征在于，依次含有以下步骤：计算每个格子所需要的热通孔数目；把对热通孔数目的需求转化为对空白取的需求；建立基本拓扑逻辑约束和空白区分配约束以及目标函数，建立芯片线长优化的线性规划模型；建立微体系结构下芯片性能的优化模型；设立权重，进行热通孔数目，线长和性能的多目标优化模型；用单纯型法求解各个模型，求得在性能优化条件下热通孔数目及其最佳分配区域。在芯片性能保持不变的前提下，可减少14％-65％的热通孔数目。

Description

三维芯片热通孔和性能优化的空白区重分配方法

技术领域

三维芯片热通孔和性能优化的空白区分配方法属于集成电路计算机辅助设计领域，尤其涉及布图规划后处理领域。

背景技术

随着芯片设计需求的提高与制造工艺的发展，为了进一步降低互连线延迟，，提高芯片性能，“三维芯片”的设计技术应时而生，并逐步成为集成电路设计领域的研究热点。三维芯片设计是将多层器件层集成到同一个芯片中，形成一种多个二维芯片的垂直叠放结构。利用芯片之间的垂直互连，三维芯片结构能够有效地缩短器件之间的互连线长度，避免水平面上的绕线，从而降低连线复杂度以及拥挤度。此外，三维芯片也能够有效地提高晶体管的集成度，降低芯片的面积和功耗。通过在不同器件层实现不同类型的电路模块，设计师可以把光电器件等功能器件和硅集成电路集成在一起，形成新的功能系统。但是，三维芯片的设计却面临着诸多的挑战，其中的一个严重挑战是它带来的热问题。在深亚微米工艺下，由于芯片集成度的迅速增加，芯片单位面积上功耗密度也飞速增长，从而使得热优化问题成为当前集成电路设计中非常重要的研究热点。而三维芯片由于自身具有的多器件层结构，导致相同工艺下单位面积上的功耗密度成倍增长，同时由于器件层之间介质的低导热性，使得三维芯片相对于传统二维芯片，热问题进一步加剧。局部区域温度过高形成的热点hotspot会严重影响芯片的可靠性。采取有效措施来降低三维芯片的片上温度和消除热点已成为三维芯片设计的核心技术。

就物理设计阶段而言，目前的热优化主要集中在布图规划和布线阶段。然而实验结果表明，这些方法很难把芯片上的最高温度降低到一个满意的水平，热点依然存在。通过插入热通孔，则可以明显改善芯片的温度场分布和降低片上最高温度。热通孔是一种特殊的穿越器件层的金属通孔，它能够促进上层芯片层的器件产生的热量向下层芯片层传导。不过，在当前的工艺下，热通孔的制造费用昂贵。同时，芯片层之间的通孔具有较大的物理尺寸，插入过多的热通孔必然导致布线资源的减少。所以，热通孔插入方法的使用受到一定的限制。

人们针对此问题，已经提出了一些解决办法。例如建立热通孔优化问题的非线性规划模型，然后此问题被简化为垂直和水平方向上两个独立的子问题来求解。单元级的热通孔规划方法则将热通孔规划作为一个布局后处理过程来实现，同时该方法假定热通孔只能放置在某些预先指定的处于单元行之间的区域中。也有部分方法在布图规划过程中集成热通孔的优化问题，但是在大多数布图规划方案中，最高温度约束经常得不到满足。这是因为在这些布图规划方案中，尽管经过空白区重分配，热点区域仍然缺乏足够的空白区域来插入足够的热通孔。同时在目前所有这些热通孔优化方法中，没有一种算法能够考虑芯片性能即芯片每秒执行的指令数目的优化。热通孔数目优化和性能优化的空白区重分配问题可以简单描述为：

给定一个多层垂直叠放的芯片布图以及相关的模块信息和线网信息，我们要在此布图基础上，不改变模块之间的相对位置而进行空白区域重新分配，使得插入比较少的热通孔就可以满足温度约束，同时总线长或者芯片性能即每秒执行的指令数目没有明显恶化。

发明内容

本发明的目的在于提出一种比迄今为止该领域的其它方法更为稳定、高效，且能够在布图规划过程中减少三维芯片热通孔数目和优化芯片性能的工业工具。一般而言，温度比较高的热点区域需要插入比较多的热通孔，而热点区域往往堆积了大量的电路模块，这就使得热通孔因为空白区不足而无法插入到热点区域。所以，很多时候尽管整个芯片的空白区域充足，但是却没有能够得到有效地利用。在设计过程中，我们可以在热通孔插入之前，先进行空白区的重新分配，使得需要热通孔数目较多的热点区域能够有更多的空白区，而需要较少通孔数目的低温区域可以分配较少的空白区或者不分配空白区。

本发明的特征在于，它是在计算机中依次按照以下步骤实现的：

步骤(1)，初始化

输入三维芯片的初始布图信息，利用热阻模型计算每个格子所需要的热通孔数目，其中包括温度最高的格子所需要的热通孔数目；在热阻模型中，整个三维芯片在水平方向被离散化成二维的格子栈阵列；一个格子栈是由一系列的格子垂直叠放在一起形成，每个格子对应于一层芯片上的出于网格中的热源；

步骤(2)，按照以下步骤把对热通孔的需求转化为对空白区的需求，根据格子和模块之间的覆盖情况，把格子所需要的空白区域面积转化为模块所需要的空白区域面积：

步骤(2.1)，定义模块i和格子j之间的重叠面积area_budget_ij：

Δx＝min(x_j+w_j，x_i+w_i)-max(x_j，x_i)

Δy＝min(y_j+h_j，y_i+h_i)-max(y_j，y_i)

w_i，h_i分别表示模块i的宽度和高度；w_j，h_j分别表示格子j的宽度和高度；

(x_i，y_i)表示模块i的左下角坐标；(x_j，y_j)表示格子j的左下角坐标；

步骤(2.2)，把格子需求的热通孔数目转移到覆盖该格子的模块i上，格子j的空白区转移到模块i的部分的大小为req_ij，该req_ij为格子j的热通孔重分配的面积大小占总的重分配面积的百分比：

${\mathrm{req}}_{\mathrm{ij}}=\frac{{\mathrm{VN}}_j*\mathrm{via}\_\mathrm{area}*\mathrm{area}\_{\mathrm{budget}}_{\mathrm{ij}}}{\underset{i}{\mathrm{\Σ}}\mathrm{area}\_{\mathrm{budget}}_{\mathrm{ij}}}$

其中，VN_j是格子j所需要的热通孔数目，via_area是每个热通孔的横截面积；在模块中，确定：只有与格子有相交的边界才参与到每个格子中空白区的分配问题，并依据下式计算分配给模块的该相交边界的对应的空白区的大小：

left_req_ij＝req_ij*Δy/(Δx+Δy)

bottom_req_ij＝req_ij*Δx/(Δx+Δy)

其中，模块左边界与格子相交时，用left_req_ij表示分给模块i左边界的面积，

模块下边界与格子相交时，用bottom_req_ij表示分给模块i下边界的面积；

步骤(2.3)，对每个格子都进行每个模块最终空白区需求大小的计算，用LA_i，RA_i，TA_i和BA_i分别代表模块i的四个方向的空白区域需求量：

${\mathrm{LA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{left}\_\mathrm{req}}_{\mathrm{ij}},{\mathrm{BA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{bottom}\_\mathrm{req}}_{\mathrm{ij}}$

${\mathrm{TA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{top}\_\mathrm{req}}_{\mathrm{ij}},{\mathrm{RA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{right}\_\mathrm{req}}_{\mathrm{ij}}$

其中，tilej表示格子j

right_req_ij是分给模块i右边界的面积

top_req_ij是分给模块i上边界的面积

步骤(3)，建立各个优化对象的线性规划的约束和目标：

步骤(3.1)，按照下式建立几何位置约束，防止同层模块重合：

如果模块i在模块i+1的左边：x_i+w_i≤x_i+1

如果模块i在模块i+1的右边：x_i+1+w_i+1≤x_i

如果模块i在模块i+1的上方：y_i+h_i≤y_i+1

如果模块i在模块i+1的下方：y_i+1+h_i+1≤y_i

同时，为防止模块移出原有布图的边界，建立如下约束：

x_i≥0，y_i≥0，x_i+w_i≤W，y_i+h_i≤H

W、H分别表示芯片区域的宽度和高度；

步骤(3.2)，建立空白区分配的约束关系和目标函数：

设，L_i为模块i左边界空白区的宽度

R_i为模块i右边界空白区的宽度

T_i为模块i上边界空白区的高度

B_i为模块i下边界空白区的高度

l_i是与L_i对应的最终分配的空白区宽度

r_i是与R_i对应的最终分配的空白区宽度

t_i是与T_i对应的最终分配的空白区高度

b_i是与B_i对应的最终分配的空白区高度

则，空白区重分配的目标函数为：

$\min \underset{i\∈M}{\mathrm{\Σ}}\{h_i(L_i-l_i)+h_i(R_i-r_i)+w_i(T_i-t_i)+w_i(B_i-b_i)\}$

M是模块i的集合，同时，新的几何约束关系为：

如果模块i在模块i+1的左边：x_i+w_i+r_i≤x_i+1-l_i+1

如果模块i在模块i+1的右边：x_i+1+w_i+1+r_i+1≤x_i-l_i

如果模块i在模块i+1的上方：y_i+h_i+t_i≤y_i+1-b_i+1

如果模块i在模块i+1的下方：y_i+1+h_i+1+t_i+1≤y_i-b_i

芯片的面积约束为：

x_i≥l_i，y_i≥b_i，x_i+w_i+r_i≤W，y_i+h_i+t_i≤H

步骤(3.3)，用最小约束矩形的半周长HPWL表示芯片线长，建立芯片线长的线性规划模型：

设，xⁿ _max，xⁿ _min，yⁿ _max，和yⁿ _min代表线网n的最小包围矩形的四个边界

(xⁱ _pin，yⁱ _pin)为模块i的连线端口的坐标，

则，通过建立以下约束：

$x_{\mathrm{pin}}^i\≥x_{\min }^n,$ $x_{\mathrm{pin}}^i\≤x_{\max }^n$

$y_{\mathrm{pin}}^i\≥y_{\min }^n,$ $y_{\mathrm{pin}}^i\≤y_{\max }^n$

$x_{\mathrm{pin}}^i=x_i+w_i/2,$ $y_{\mathrm{pin}}^i=y_i+h_i/2$

按照下式来优化芯片的线长：

$\min \underset{n\∈N}{\mathrm{\Σ}}(x_{\max }^n-x_{\min }^n+y_{\max }^n-y_{\min }^n)$

N是线网n的集合

步骤(3.4)，建立微体系结构下的芯片性能优化模型：

设某条路径集合g的时钟周期数为cycle_g，信号衰减系数为c_g，Φ为时钟周期，K为单位长度的时延，模块k的内部时延为lat_k，再引入中间变量vx_ij和vy_ij：

$x_{\mathrm{pin}}^i-x_{\mathrm{pin}}^j\≤{\mathrm{vx}}_{\mathrm{ij}},$ $-x_{\mathrm{pin}}^i+x_{\mathrm{pin}}^j\≤{\mathrm{vx}}_{\mathrm{ij}}$

$y_{\mathrm{pin}}^i-y_{\mathrm{pin}}^j\≤{\mathrm{vy}}_{\mathrm{ij}},$ $-y_{\mathrm{pin}}^i+y_{\mathrm{pin}}^j\≤{\mathrm{vy}}_{\mathrm{ij}}$

则按照下式来优化芯片的性能：

$\min \underset{g}{\mathrm{\Σ}}(c_g*{\mathrm{cycle}}_g)$

$s.t.\underset{(i,j)\∈p}{\mathrm{\Σ}}\{K*({\mathrm{vx}}_{\mathrm{ij}}+{\mathrm{vy}}_{\mathrm{ij}})\}+\underset{k\∈p}{\mathrm{\Σ}}{\mathrm{lat}}_k\≤\mathrm{\Φ}*{\mathrm{cycle}}_g$

p是(模块i，格子j)的集合；

步骤(4)，按照下式对空白区TV、芯片线长WL和微体系结构下的处理器性能P进行多目标的优化：

min  α*TV+β*WL+λ*P

$\mathrm{whereTV}=\underset{i\∈M}{\mathrm{\Σ}}\{h_i(L_i-l_i)+h_i(R_i-r_i)+w_i(T_i-t_i)+w_i(B_i-b_i)\}$

$\mathrm{WL}=\underset{n\∈N}{\mathrm{\Σ}}(x_{\max }^n-x_{\min }^n+y_{\max }^n-y_{\min }^n)$

$P=\underset{g}{\mathrm{\Σ}}(c_g*{\mathrm{cycle}}_g)$

α，β，λ是权重值，可以按照α+β+λ＝1来设定；

步骤(5)，用单纯形方法，满足步骤(3)所建立的约束条件，求解步骤(4)所建立的多目标优化函数这一个线性规划问题，最终可以得到热通孔数目减少和性能优化的布图。

试验说明：本发明分配了三维芯片中的空白区域，有效地减少了热通孔的数目，减少的热通孔数目比例在65％与14％之间，同时芯片的性能指标即每秒执行的指令数也保持基本不变。

附图说明

图1模块的表示和芯片区域的表示。

图2格子tile和模块区域block的覆盖情况。

图3空白区重分配方法的流程图。

图4模块区域block对空白区域的需求。

图5线网n的最小包围矩形bounding box。

图6GSRC测试用例n100空白区重新分配前后的顶层布图结果：

a：分配空区前的布图

b：分配空区后的布图。

具体实施方式

它建立了三维芯片热通孔数目优化和芯片性能优化的线性规划模型，该模型能够有效地重新分配芯片的空区来减少热通孔的数目。此外，它还能同时完成包括面积、线长、热通孔数目以及芯片性能在内的多个目标的优化。它含有以下过程：

1.计算三维芯片对热通孔的需求情况，包括每个格子tile所需要的通孔数目VN_tile

2.把对热通孔数目的需求转化为对空白区域的需求：根据格子tile和模块block之间的覆盖情况把格子tile所需要的空区面积转化为block所需要的空区面积。此空区在本发明中被认定为矩形区域。设x_i，y_i表示模块i的左下角的坐标，w_i，h_i分别为模块i的宽和高，模块的表示如附图1所示。

(1).如附图2所示，先定义block i和tile j之间的重合面积area_budget_ij：

其中：Δx＝min(x_j+w_j，x_i+w_i)-max(x_j，x_i)

      Δy＝min(y_j+h_j，y_i+h_i)-max(y_j，y_i)                  (2)

(2).把格子tile需求的热通孔数目转换到覆盖到该格子的模块block i上：

${\mathrm{req}}_{\mathrm{ij}}=\frac{{\mathrm{VN}}_j*\mathrm{via}\_\mathrm{area}*\mathrm{area}\_{\mathrm{budget}}_{\mathrm{ij}}}{\underset{i}{\mathrm{\Σ}}\mathrm{area}\_{\mathrm{budget}}_{\mathrm{ij}}}---\left(3\right)$

其中，VN_j是tile j需要的热通孔数目，Via_area是每个热通孔的横截面积，req_ij表示tile j的空区转移到block i的百分比大小。

空区区域从格子转移到模块之后，每个模块边界接受的空白区域大小确定规则是：哪条边与tilej有相交，则该边就参与到空白区的分配，否则不分配。在图2中，blocki的左边界和下边界与tile j相交，所以此空区就只分配给模块区域的左边界和下边界，具体大小由如下公式确定：

left_req_ij＝req_ij*Δy/(Δx+Δy)

bottom_req_ij＝req_ij*Δx /(Δx+Δy)       (4)

其中，left_req_ij是分给左边界的面积，

bottom_req_ij是分给下边界的面积

(3).然后对每个tile都进行1和2的计算过程，就可以得到每个模块的最终的空白区需求大小，用LA_i，RA_i，TA_i和BA_i分别代表模块i的四个方向的空白区域需求量：

${\mathrm{LA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{left}\_\mathrm{req}}_{\mathrm{ij}},{\mathrm{BA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{bottom}\_\mathrm{req}}_{\mathrm{ij}}$

${\mathrm{TA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{top}\_\mathrm{req}}_{\mathrm{ij}},{\mathrm{RA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{right}\_\mathrm{req}}_{\mathrm{ij}}---\left(5\right)$

其中，right_req_ij分给右边界的面积，

top_req_ij分给上边界的面积

3.建立各个优化对象的线性规划约束和目标。

(1).建立基本的拓扑逻辑约束，防止模块的重合

在初始布局中，同层的模块之间没有重合，我们由相关的布图表示方法可以得到模块之间的几何位置关系，然后建立如下线性约束：

x_i+w_i≤x_i+1      如果模块i在模块i+1的左边

x_i+1+w_i+1≤x_i    如果模块i在模块i+1的右边

y_i+h_i≤y_i+1      如果模块i在模块i+1的上方

y_i+1+h_i+1≤y_i    如果模块i在模块i+1的下方       (6)

同时，防止模块超出原有布图的边界，可以增加如下约束：

x_i≥0，y_i≥0，x_i+w_i≤W，y_i+h_i≤H       (7)

W，H分别表示原有布图区域的宽和高

(2).建立空白区分配的约束关系和目标函数

设R_i为模块i右边界空白区的宽度

T_i为模块i上边界空白区的高度

B_i为模块i下边界空白区的高度

l_i，r_i是与L_i，R_i对应的最终分配的空白区宽度

t_i，b_i是与T_i，B_i对应的最终分配的空白区高度

空白区分配的目标函数为以下形式：

$\min \underset{i\∈M}{\mathrm{\Σ}}\{h_i(L_i-l_i)+h_i(R_i-r_i)+w_i(T_i-t_i)+w_i(B_i-b_i)\}---\left(8\right)$

Claims (1)

1.三维芯片热通孔和性能优化的空白区重分配方法，其特征在于，它是在计算机中依次按照以下步骤实现的：

步骤(1)，初始化

输入三维芯片的初始布图信息，利用热阻模型计算每个格子所需要的热通孔数目，其中包括温度最高的格子所需要的热通孔数目；在热阻模型中，整个三维芯片在水平方向被离散化成二维的格子栈阵列；一个格子栈是由一系列的格子垂直叠放在一起形成，每个格子对应于一层芯片上的出于网格中的热源；

步骤(2)，按照以下步骤把对热通孔的需求转化为对空白区的需求，根据格子和模块之间的覆盖情况，把格子所需要的空白区域面积转化为模块所需要的空白区域面积：

步骤(2.1)，定义模块i和格子j之间的重叠面积area_budget_ij：

Δx＝min(x_j+w_j，x_i+w_i)-max(x_j，x_i)

Δy＝min(y_j+h_j，y_i+h_i)-max(y_j，y_i)

w_i，h_i分别表示模块i的宽度和高度；w_j，h_j分别表示格子j的宽度和高度；

(x_i，y_i)表示模块i的左下角坐标；(x_j，y_j)表示格子j的左下角坐标；

步骤(2.2)，把格子需求的热通孔数目转移到覆盖该格子的模块i上，格子j的空白区转移到模块i的部分的大小为req_ij，该req_ij为格子j的热通孔重分配的面积大小占总的重分配面积的百分比：

${\mathrm{req}}_{\mathrm{ij}}=\frac{{\mathrm{VN}}_j*\mathrm{via}\_\mathrm{area}*\mathrm{area}\_{\mathrm{budget}}_{\mathrm{ij}}}{\underset{i}{\mathrm{\Σ}}\mathrm{area}\_{\mathrm{budget}}_{\mathrm{ij}}}$

其中，VN_j是格子j所需要的热通孔数目，via_area是每个热通孔的横截面积；在模块中，确定：只有与格子有相交的边界才参与到每个格子中空白区的分配问题，并依据下式计算分配给模块的该相交边界的对应的空白区的大小：

left_req_ij＝req_ij*Δy/(Δx+Δy)

bottom_req_ij＝req_ij*Δx/(Δx+Δy)

其中，模块左边界与格子相交时，用left_req_ij表示分给模块i左边界的面积，

模块下边界与格子相交时，用bottom_req_ij表示分给模块i下边界的面积；

步骤(2.3)，对每个格子都进行每个模块最终空白区需求大小的计算，用LA_i，RA_i，TA_i和BA_i分别代表模块i的四个方向的空白区域需求量：

${\mathrm{LA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{left}\_\mathrm{req}}_{\mathrm{ij}},{\mathrm{BA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{bottom}\_\mathrm{req}}_{\mathrm{ij}}$

${\mathrm{TA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}\mathrm{top}\_{\mathrm{req}}_{\mathrm{ij}},{\mathrm{RA}}_i=\underset{\mathrm{for\; all\; tile\; j}}{\mathrm{\Σ}}{\mathrm{right}\_\mathrm{req}}_{\mathrm{ij}}$

其中，tile j表示格子j

right_req_ij是分给模块i右边界的面积

top_req_ij是分给模块i上边界的面积

步骤(3)，建立各个优化对象的线性规划的约束和目标：

步骤(3.1)，按照下式建立几何位置约束，防止同层模块重合：

如果模块i在模块i+1的左边：x_i+w_i≤x_i+1

如果模块i在模块i+1的右边：x_i+1+w_i+1≤x_i

如果模块i在模块i+1的上方：y_i+h_i≤y_i+1

如果模块i在模块i+1的下方：y_i+1+h_i+1≤y_i

同时，为防止模块移出原有布图的边界，建立如下约束：

x_i≥0，y_i≥0，x_i+w_i≤W，y_i+h_i≤H

W、H分别表示芯片区域的宽度和高度；

步骤(3.2)，建立空白区分配的约束关系和目标函数：

设，L_i为模块i左边界空白区的宽度

R_i为模块i右边界空白区的宽度

T_i为模块i上边界空白区的高度

B_i为模块i下边界空白区的高度

l_i是与L_i对应的最终分配的空白区宽度

r_i是与R_i对应的最终分配的空白区宽度

t_i是与T_i对应的最终分配的空白区高度

b_i是与B_i对应的最终分配的空白区高度

则，空白区重分配的目标函数为：

$\min \underset{i\∈M}{\mathrm{\Σ}}\{h_i(L_i-l_i)+h_i(R_i-r_i)+w_i(T_i-t_i)+w_i(B_i-b_i)\}$

M是模块i的集合，

同时，新的几何约束关系为：

如果模块i在模块i+1的左边：x_i+w_i+r_i≤x_i+1-l_i+1

如果模块i在模块i+1的右边：x_i+1+w_i+1+r_i+1≤x_i-l_i

如果模块i在模块i+1的上方：y_i+h_i+t_i≤y_i+1-b_i+1

如果模块i在模块i+1的下方：y_i+1+h_i+1+t_i+1≤y_i-b_i

芯片的面积约束为：

x_i≥l_i，y_i≥b_i，x_i+w_i+r_i≤W，y_i+h_i+t_i≤H

步骤(3.3)，用最小约束矩形的半周长HPWL表示芯片线长，建立芯片线长的线性规划模型：

设，xⁿ _max，xⁿ _min，yⁿ _max，和yⁿ _min代表线网n的最小包围矩形的四个边界

(xⁱ _pin，yⁱ _pin)为模块i的连线端口的坐标，则，通过建立以下约束：

$x_{\mathrm{pin}}^i\≥x_{\min }^n,$ $x_{\mathrm{pin}}^i\≤x_{\max }^n$

$y_{\mathrm{pin}}^i\≥y_{\min }^n,$ $y_{\mathrm{pin}}^i\≤y_{\max }^n$

$x_{\mathrm{pin}}^i=x_i+w_i/2,$ $y_{\mathrm{pin}}^i=y_i+h_i/2$

按照下式来优化芯片的线长：

$\min \underset{n\∈N}{\mathrm{\Σ}}(x_{\max }^n-x_{\min }^n+y_{\max }^n-y_{\min }^n)$

N是线网n的集合

步骤(3.4)，建立微体系结构下的芯片性能优化模型：

设某条路径集合g的时钟周期数为cycle_g，信号衰减系数为c_g，Φ为时钟周期，K为单位长度的时延，模块k的内部时延为lat_k，再引入中间变量vx_ij和vy_ij：

$x_{\mathrm{pin}}^i-x_{\mathrm{pin}}^j\≤{\mathrm{vx}}_{\mathrm{ij}},$ $-x_{\mathrm{pin}}^i+x_{\mathrm{pin}}^j\≤{\mathrm{vx}}_{\mathrm{ij}}$

$y_{\mathrm{pin}}^i-y_{\mathrm{pin}}^j\≤{\mathrm{vy}}_{\mathrm{ij}},$ ${-y}_{\mathrm{pin}}^i+y_{\mathrm{pin}}^j\≤{\mathrm{vy}}_{\mathrm{ij}}$

则按照下式来优化芯片的性能：

$\min \underset{g}{\mathrm{\Σ}}(c_g*\mathrm{cycl}{e}_g)$

$s.t.\underset{(i,j)\∈p}{\mathrm{\Σ}}\begin{array}{}\end{array}\{K*({\mathrm{vx}}_{\mathrm{ij}}+{\mathrm{vy}}_{\mathrm{ij}})\}+\underset{k\∈p}{\mathrm{\Σ}}{\mathrm{lat}}_k\≤\mathrm{\Φ}*{\mathrm{cycle}}_g$

p是(模块i，格子j)的集合；

步骤(4)，按照下式对空白区TV、芯片线长WL和微体系结构下的处理器性能P进行多目标的优化：

minα*TV+β*WL+λ*P

$\mathrm{where\; TV}=\underset{i\∈M}{\mathrm{\Σ}}\{h_i(L_i-l_i)+h_i(R_i-r_i)+w_i(T_i-t_i)+w_i(B_i-b_i)\}$

$\mathrm{WL}=\underset{n\∈N}{\mathrm{\Σ}}(x_{\max }^n-x_{\min }^n+y_{\max }^n-y_{\min }^n)$

$P=\underset{g}{\mathrm{\Σ}}(c_g*{\mathrm{cycle}}_g)$

α，β，λ是权重值，可以按照α+β+λ＝1来设定；

步骤(5)，用单纯形方法，满足步骤(3)所建立的约束条件，求解步骤(4)所建立的多目标优化函数这一个线性规划问题，最终可以得到热通孔数目减少和性能优化的布图。

Images