CN101350713B - 一种提高特定单des处理器计算3des速度的方法 - Google Patents
一种提高特定单des处理器计算3des速度的方法 Download PDFInfo
- Publication number
- CN101350713B CN101350713B CN200710119110XA CN200710119110A CN101350713B CN 101350713 B CN101350713 B CN 101350713B CN 200710119110X A CN200710119110X A CN 200710119110XA CN 200710119110 A CN200710119110 A CN 200710119110A CN 101350713 B CN101350713 B CN 101350713B
- Authority
- CN
- China
- Prior art keywords
- 3des
- des
- initial transformation
- processor
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
本发明是一种提高特定单DES处理器计算3DES运算速度的方法，在该方法中，去掉了使用特定单DES处理器计算3DES运算时中间结果的读取和写入，大大提高了运算速度。
Description
技术领域
本发明提出了一种提高特定单DES处理器计算3DES速度的方法，该设计方法适用于SOC级大规模集成电路，以优化的方式，为SOC芯片提供规模小、性能高的计算3DES运算的DES模块。
背景技术
当今的电信、身份识别、电子支付等领域，都对保密技术提出了很高要求，通常需要使用加密、解密算法来对数据进行处理。常见的加解密算法有DES，3DES，AES，RSA等，具体的解决办法是，在嵌入式芯片里以硬件、软件或软硬件结合的方式来实现这些算法。
单DES的密钥长度是64位，有效密钥是56位，有8位是奇偶校验位。随着计算机运算速度的提高和网络分布式计算的实现，个人暴力破解单DES成为可能。而3DES的密钥长度是192位，有效密钥是168位，攻击3DES需要的时间是破解单DES时间的256倍，所以在高级安全应用中广泛使用3DES。
单DES加密已渐渐不能满足加密要求，3DES加密逐渐取代单DES加密。实现3DES加密一般采用3DES处理器或软件加单DES处理器完成。使用3DES处理器会增加集成电路规模，而软件加单DES处理器完成3DES运算时间较长。
发明内容
本发明针对上述问题提出一种特定单DES处理器计算3DES提高运算速度的方法，这种方法针对将最后一轮迭代运算结果L16和R16进行置换，并采用数据读出方式进行迭代结果的恢复与逆初始变换以及用数据写入方式进行初始置换的特定DES处理器，很好地解决了性能、规模这两个问题。
3DES处理器和单DES处理器运算3DES的主要差别是：
1，3DES处理器的密钥已经存储在3DES处理器中；而单DES处理器需要在每次DES运算前写入，但二者在密钥写入上花费时间相差不大。
2，3DES处理器的加解密数据只需在运算前写入一次；而特定单DES处理器计算3DES时，第2次和第3次DES运算，需要将上次DES运算结果读出后再写入DES处理器。
由此可见，对特定单DES处理器计算3DES，速度低主要是因为3DES运算的中间结果读出和写入引起的。
本方法旨在减少特定单DES处理器计算3DES的中间结果读出写入时间。以下具体说明：
在DES运算中，每次运算开始和结束都有数据的初始变换和逆初始变换，在特定单DES处理器中初始变换、逆初始变换以及最后一轮迭代结果的恢复，同数据的写入和读出一同完成，这也是特定单DES处理器需要每次将3DES运算的中间结果读出并写入的原因。
本方法是将特定单DES处理器计算3DES中间结果的迭代结果恢复、逆初始变换和初始变换由硬件完成，不再需要将3DES的中间结果读出和写入，提高运算速度。硬件完成迭代结果恢复和两次变换，只需将DES处理器最后一次迭代的结果(L16和R16)相应置换一下即可。
附图说明
图中描述了涉及特定DES协处理器IP核结构示意图，其中3DES中间结果变换的执行结果等效于首先将DES最后一轮迭代结果恢复，再运行逆初始变换，最后运行初始变换的结果。
具体实施方式
本方法旨在减少特定单DES处理器计算3DES的中间结果读出写入时间，实施的关键在于，特定DES迭代运算结束后将运算结果变换成DES迭代运算输入要求的格式，以下是本设计方法的一种具体实施方案：
在DES运算中，最后一轮迭代运算结果不需要进行置换，每次运算开始和结束都有数据的初始变换和逆初始变换。在特定DES处理器中，为了简化硬件设计，对最后一轮迭代运算结果进行了置换，因此在逆初始变换前需要将迭代运算的最后一轮结果进行恢复。在特定DES处理器中初始变换与数据写入一同完成，迭代运算最后一轮结果的恢复与逆初始变换同数据读出一同完成，这也是特定单DES处理器需要每次将3DES运算的中间结果读出并写入的原因。
本方法是将特定单DES处理器计算3DES中间结果的迭代结果恢复、逆初始变换和初始变换由硬件完成，不再需要将3DES的中间结果读出和写入，提高运算速度。
DES输入64位数据经初始变换，被分为L1和R1，各32位。特定DES迭代运算结束后迭代结果为L116(32位数据)，R116(32位数据)，与标准DES迭代运算结果相比，特定DES处理器对最后一次迭代结果多进行了一次置换。为进行3DES运算，先对L116和R116做迭代结果恢复与逆初始变换，再将变换结果做初始变换得到结果L2和R2，作为下次特定DES迭代运算的输入。因为逆初始变换和初始变换是互逆运算，因此对数据做逆初始变换后再做初始变换相当于没有进行运算。这样一个流程的有效运算是将迭代结果恢复，即L116和R116做置换。经分析可知，只需将L116和R116的数据互换，即可得到最终运算结果L2和R2。L16和R16的数据互换由3DES中间结果变换模块实现。因此只增加极少的硬件开销，就可以极大的节省运算时间。
Claims (1)
1.一种用于提高硬件单DES处理器计算3DES运算速度的方法，所涉及的单DES处理器包括一个硬件模块，该硬件模块实现单DES处理器计算中的迭代结果恢复、逆初始变换和初始变换，具体步骤如下：
1)输入数据，经初始变换，数据被分为L和R，各32位；
2)单DES处理器对L和R进行迭代运算，迭代结果为32位数据L16，32位数据R16；
3)通过上述硬件模块将L16和R16的数据置换；
4)数据置换后的结果L2和R2作为下一轮DES迭代运算的输入，L2、R2等效于对L16和R16进行迭代结果恢复，再进行逆初始变换，然后进行初始变换的结果，从而省去了单DES处理器进行3DES运算时中间结果的读出后再写入的过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710119110XA CN101350713B (zh) | 2007-07-16 | 2007-07-16 | 一种提高特定单des处理器计算3des速度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710119110XA CN101350713B (zh) | 2007-07-16 | 2007-07-16 | 一种提高特定单des处理器计算3des速度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101350713A CN101350713A (zh) | 2009-01-21 |
| CN101350713B true CN101350713B (zh) | 2012-07-18 |
Family
ID=40269317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710119110XA Expired - Fee Related CN101350713B (zh) | 2007-07-16 | 2007-07-16 | 一种提高特定单des处理器计算3des速度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101350713B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1527531A (zh) * | 2003-03-07 | 2004-09-08 | 华为技术有限公司 | 一种数据加密标准或三重数据加密标准的实现方法 |
-
2007
- 2007-07-16 CN CN200710119110XA patent/CN101350713B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1527531A (zh) * | 2003-03-07 | 2004-09-08 | 华为技术有限公司 | 一种数据加密标准或三重数据加密标准的实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陈钦昌，戚宇恒.3DES算法的汇编语言实现.福建电脑.2004,67-68. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101350713A (zh) | 2009-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101149709B (zh) | 存储卡的加密处理器和使用其进行数据读写的方法 | |
| GB2585885A (en) | Cryptographic architecture for cryptographic permutation | |
| US11030119B2 (en) | Storage data encryption and decryption apparatus and method | |
| CN101197660A (zh) | 防攻击标准加密标准的加密方法及其加密芯片 | |
| CN101650693B (zh) | 一种移动硬盘的安全控制方法及安全移动硬盘 | |
| TWI609289B (zh) | 用於提供記憶體機密性、完整性及重播保護的低負擔密碼方法、系統及處理器 | |
| US20100058477A1 (en) | System and method for revising boolean and arithmetic operations | |
| CN102073808B (zh) | 一种通过sata接口加密存储的方法和加密卡 | |
| CN102393890A (zh) | 一种抗物理入侵和旁路攻击的密码芯片系统及其实现方法 | |
| US8359479B2 (en) | High performance arithmetic logic unit (ALU) for cryptographic applications with built-in countermeasures against side channel attacks | |
| US20100128874A1 (en) | Encryption / decryption in parallelized data storage using media associated keys | |
| CN102663326A (zh) | 用于SoC的数据安全加密模块 | |
| CN111008407A (zh) | 用于执行虚拟加密操作的加密电路 | |
| CN103164660A (zh) | 认证字符串是否被自动机受理的系统 | |
| KR102180029B1 (ko) | Crt-rsa 암호화 방법 및 장치와 이를 기록한 컴퓨터 판독가능 저장매체 | |
| CN118138217A (zh) | 一种后量子密码中分组密码的差分能量攻击方法 | |
| CN1968085A (zh) | 一种实现智能卡高速安全通讯的方法 | |
| Yu et al. | An AES chip with DPA resistance using hardware-based random order execution | |
| Aciiçmez et al. | Micro-architectural cryptanalysis | |
| CN101350713B (zh) | 一种提高特定单des处理器计算3des速度的方法 | |
| CN103107879B (zh) | 一种rsa加速器 | |
| CN1218277C (zh) | 微电路中的对抗措施方法、微电路和包括该微电路的智能卡 | |
| CN114189326B (zh) | 一种插拔式加密终端的多重加密系统及解密方法 | |
| US20230318802A1 (en) | A computing platform for preventing side channel attacks | |
| CN105094746A (zh) | 一种椭圆曲线密码的点加/点倍的实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building, Patentee after: Beijing CEC Huada Electronic Design Co., Ltd. Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer Patentee before: Beijing CEC Huada Electronic Design Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20200716 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |