CN101316135A - 一种td-scdma包络检波同步方法、系统及终端 - Google Patents

Abstract

本发明适用于无线通信领域，提供了一种TD－SCDMA包络检波同步方法、系统及终端，所述方法包括下述步骤：获取同步序列码在子帧中的粗略位置；计算所述同步序列码在子帧中的准确位置以建立系统与基站的同步。与现有技术相比，本发明提供的同步方法能够节省算法的复杂度，而且，由于算法是基于现场可编程门阵列上实现，无需额外增加硬件成本，因此，只带来很小的硬件开销。

Description

一种TD-SCDMA包络检波同步方法、系统及终端

技术领域

本发明属于无线通信领域，尤其涉及一种TD-SCDMA包络检波同步方法、系统及终端。

背景技术

在移动通信系统中，终端(如直放站、干线放大器或手机等)必须检测基站发送的帧的结构，该过程即为同步过程。在GSM或者WCDMA系统中，存在一个公共的同步码，当终端检测到这个同步码时，就能同基站建立粗同步。但是在TD-SCDMA系统中，不存在公共的同步码，取而代之的是32组不同的同步序列码SYNC_DL，在一个网络中，每个基站发送的同步码是不相同的。对于终端系统，初始的同步工作需要检测32个不同的同步序列码。

图1给出了TD-SCDMA系统的子帧结构和同步结构。在图中，长为64chip的同步序列码SYNC_DL在子帧中的位置确定，并且每5mS就传送一次。现有技术是在时域中采用标准的最大似然(Maximum Likelyhood，ML)方法检测同步序列码SYNC_DL，在这种方法中，终端每接收到一个chip，即将接收到的信号与所有可能的32个同步序列码SYNC_DL做相关运算(如图2所示)，选取最大值作为对应序列的同步序列码SYNC_DL，具体算法如下：

定义接收到的信号为

{r_l}＝{r₀，t₁，...}             ....................................(1)

长为64chip的同步序列码SYNC_DL为

$\left\{s^{\left(1\right)}\right\}=\{s_0^{\left(1\right)},s_1^{\left(1\right)},...,s_{63}^{\left(1\right)}\},0\≤1\≤32............................................\left(2\right)$

其中，s_j ⁽¹⁾是经过QPSKT调制的符号。

将接收到的信号{r_j}与SYNC_DL{s⁽¹⁾}做相关运算(如图2)，得到

$c_i^{\left(1\right)}=\underset{j=0}{\overset{63}{\mathrm{\Σ}}}{r}_{i+j}^{*}\·s_j^{\left(1\right)}..............................\left(3\right)$

则我们由

$c_{\hat{i}}^{\widehat{\left(1\right)}}={\max }_{0\≤i\≤6400}\left\{{\max }_{0\≤i\≤32}\right\{c_i^{\left(1\right)}\left\}\right\}...............................\left(4\right)$

得到一组

值，其中，

是初始位置的估计值，

是同步序列码SYNC_DL序列号的估计值。

现在评估一下上述方法的计算量：

由于具有32个可能的同步序列码SYNC_DL，每个序列长64bit，5mS的子帧共有6400chip，因此，每秒种的最大计算量为32sequence×64bit×200sub-frames/second＝2621 MCMPS(Millions of Complex MultiplicationsPer Second)。如此高的运算量对于终端系统来说，不但会消耗大量电力，同时也会耗费大量的时间，是一种比较耗费资源的方法。

发明内容

本发明实施例的目的在于提供一种TD-SCDMA包络检波同步方法，旨在解决现有技术中在捕获TD-SCDMA同步序列码SYNC_DL时运算量过大，消耗终端系统大量电力的问题。

本发明实施例是这样实现的，一种TD-SCDMA包络检波同步方法，所述方法包括下述步骤：

获取同步序列码在子帧中的粗略位置；

计算所述同步序列码在子帧中的准确位置以建立系统与基站的同步。

本发明实施例的另一目的在于提供一种TD-SCDMA包络检波同步的系统，所述系统包括：

粗同步模块，用于初步获取同步序列码在子帧中的粗略位置；

精同步模块，用于根据所述粗同步模块获取的同步序列码在子帧中的粗略位置，计算所述同步序列码在子帧中的准确位置以建立系统与基站的同步。

本发明实施例的再一目的在于提供一种包括上述TD-SCDMA包络检波同步系统的终端。

与现有技术相比，本发明提供的同步方法能够节省算法的复杂度，而且，由于算法是基于现场可编程门阵列(FPGA)上实现，无需额外增加硬件成本，因此，只带来很小的硬件开销。

附图说明

图1是TD-SCDMA系统的帧结构和同步结构图；

图2是现有技术提供的时域检测时的相关运算图；

图3是本发明实施例提供的TD-SCDMA包络检波同步方法流程图；

图4本发明实施例提供的TD-SCDMA包络检波同步方法的粗同步实现流程图；

图5是本发明实施例提供的TD-SCDMA包络检波同步方法的精同步实现流程图；

图6是本发明实施例提供的TD-SCDMA包络检波同步方法的同步训练实现流程图；

图7是本发明实施例提供的TD-SCDMA包络检波同步方法的同步告警实现流程图；

图8是本发明实施例提供的TD-SCDMA包络检波同步系统。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例通过粗同步后捕获TD-SCDMA同步序列码在子帧中的粗略位置，然后以精同步方式获取同步序列码的上升沿精确位置从而可以建立终端与基站的同步。同时，通过对已建立的同步进行同步训练和同步告警，进一步消除同步基准与实际同步头的偏差，并确保信号经过短暂失常后再次稳定时，在系统要求的时间内快速恢复同步。

参阅图3，本发明实施例提供的TD-SCDMA包络检波同步方法实现流程图，详述如下。

步骤S301，获取同步序列码在子帧中的粗略位置。

在本发明提供的实施例中，“同步”包括三种状态：粗同步状态、精同步状态和同步训练状态。终端系统每次上电或与基站失去同步后，即默认两者进入粗同步状态。为了提供一个精同步状态下同步基准，必须首先获取同步序列码在子帧中的粗略位置，图4给出了其实现流程。

步骤S401，检测同步序列码上升沿在当前子帧中的位置。

终端系统每接收到一个子帧，即开始检测输入的子帧信号电平。若输入的子帧信号电平为高电平，则等待直到出现低电平。一旦检测到子帧信号中出现低电平，则启动一个低电平计数器对输入的低电平脉冲宽度计数，直到该低电平脉冲变为高电平脉冲。若经过低电平计数器计数所得低电平脉冲宽度为(37.5±n)uS，则启动一个高电平计数器对检测出的高电平脉冲的宽度进行计数，直到该高电平脉冲变为低电平脉冲为止。若高电平脉冲宽度为(50±n)uS，则启动另一个低电平计数器对高电平脉冲变为低电平脉冲后的低电平脉冲的宽度进行计数。若该低电平计数器计数所得低电平脉冲宽度大于(75±n)uS，则高电平脉冲的上升沿所在位置为当前子帧中同步序列码上升沿位置。

步骤S402，计算当前子帧与前一子帧中同步序列码上升沿位置之间的偏差。

在本发明实施例中，按照步骤S401所述的方法，检测出连续30帧各子帧中同步序列码上升沿位置，同时，计算当前子帧中同步序列码上升沿位置与前一前子帧中同步序列码上升沿位置偏差值。

步骤S403，判断偏差值是否小于40uS，若是，进入步骤S404；否则，转入步骤S405。

步骤S404，有效同步序列码计数器自增1。若当前子帧与前一子帧中同步序列码上升沿位置之间的偏差值小于40uS，则有效同步序列码计数器自增1。

步骤S405，有效同步序列码计数器保持当前计数值。若当前子帧与前一子帧中同步序列码上升沿位置之间的偏差值大于40uS，则有效同步序列码计数器保持当前计数值。

步骤S406，判断有效同步序列码计数器计数值是否大于10。若是，进入步骤S407；否则，转入步骤S401，重新开始检测。

步骤S407，确认同步序列码在子帧中的粗略位置。

当有效同步序列码计数器计数值大于10时，则终端系统判定有效同步序列码计数器最后一次自增1时所检测的同步序列码上升沿在子帧中的位置为同步序列码在子帧中的粗略位置。

步骤S302，计算同步序列码在子帧中的准确位置。

如前所述，在粗同步状态下获取的同步序列码在子帧中的粗略位置是不能作为终端系统与基站的同步基准的，必须根据粗同步状态下获取的同步序列码在子帧中的粗略位置，进一步计算出同步序列码在子帧中的准确位置，图5给出了这一计算过程。

步骤S501，启动300帧计数器对所统计的子帧计数。

步骤S502，依次捕获第1帧至第300帧中每一帧的同步序列码。

步骤S503，计算同步序列码上升沿在子帧中的位置偏差以确立同步基准。

在本发明提供的实施例中，从第1帧起，计算第1帧中同步序列码上升沿位置与粗同步状态下获取的同步序列码在子帧中的粗略位置之间的偏差，同时，依次计算以后各帧与前一帧中同步序列码上升沿位置之间的偏差。

步骤S504，判断偏差是否小于40uS，若是，则进入步骤S506；否则，转入步骤S505。

步骤S505，若S503计算所得偏差是大于40uS，则保持同步序列码上升沿位置的基准，有效帧计数器计数值不变。

步骤S506，若步骤S503计算所得偏差小于40uS，且该偏差为第1帧中同步序列码上升沿位置与粗同步状态下获取的同步序列码在子帧中的粗略位置之间的偏差，则仍然以粗同步状态下获取的同步序列码在子帧中的粗略位置为同步基准，同时，有效帧计数器自增1；或者，该偏差为第1帧之后各帧与前一帧中同步序列码上升沿位置之间的偏差，则以当前子帧中同步序列码上升沿位置为同步基准，同时，有效帧计数器自增1。

步骤S507，判断有效帧计数器计数值是否大于240，若是，进入步骤S508；否则，转入步骤S501，重新统计300帧子帧中同步序列码上升沿位置情况。

步骤S508，若有效帧计数器计数值大于240，则确定有效帧计数器最后一次自增1时所捕获的帧同步序列码上升沿位置为同步序列码在子帧中的准确位置。

步骤S303，对精同步状态下的同步进行同步训练。

当终端系统完成与基站之间的精同步后，所得同步基准(即同步序列码上升沿的准确位置)可以作为终端系统(如直放站、干线放大器或移动终端)的上下行切换参考基准。然而，考虑到终端系统中硬件晶振和基站晶振之间的误差以及硬件晶振自身由于温度和环境等变化而产生的频偏在很短时间内会导致“滚雪球”式的错误效应，如此，精同步状态下获取的同步基准与同步序列码上升沿实际位置之间的偏差越来越大，因此，在精同步状态下，仍然需要不停地对同步执行同步训练，确保精同步状态下获取的同步基准与同步序列码上升沿实际位置之间的偏差不超过1uS，图6给出了这一实现过程。

步骤S601，确定同步基准。

在本发明提供的实施例中，可以以精同步状态下获取的同步序列码上升沿准确位置为开始进行同步训练时的同步基准。

步骤S602，捕获当前子帧的同步序列码。

步骤S603，计算当前子帧的同步序列码上升沿位置与同步基准的偏差。

步骤S604，判断当前子帧的同步序列码上升沿位置与同步基准的偏差是否小于40uS，若是，则进入步骤S605；否则，丢弃捕获到的子帧同步序列码，保持有效帧计数器计数值，转入步骤S602，重新捕获子帧同步序列码。

步骤S605，保存当前子帧的同步序列码上升沿位置，有效帧计数器自增1。

步骤S606，判断有效帧计数器计数值是否大于16。若是，进入步骤S607；否则，转入步骤S602，重新捕获子帧同步序列码。

步骤S607，计算16帧的同步序列码上升沿位置的平均值。

若有效帧计数器计数值大于16，则计算16帧的同步序列码上升沿位置的平均值，以该平均值做为新的同步基准，至此，一轮同步训练结束，转入步骤S602，重新捕获子帧同步序列码，开始下一轮同步训练。

步骤S304，对同步训练状态下的同步进行同步告警。

在终端系统完成与基站之间的精同步后，需要持续地对精同步状态下的同步进行同步训练，同时也需要对同步训练状态下的同步进行同步告警。当输入信号的幅度发生改变或者信号短暂丢失时，需要实时地调整数字电位器电平值，以确保当信号稳定时，在系统要求的时间内快速恢复同步，图7给出了同步告警的实现流程。

步骤S701，启动50帧计数器对所统计的子帧计数。

步骤S702，捕获当前子帧的同步序列码。

步骤S703，连续计算50帧子帧同步序列码上升沿位置与同步训练状态下的新的同步基准之间的偏差。

步骤S704，判断当前子帧同步序列码上升沿位置与同步训练状态下的新的同步基准之间的偏差是否小于40uS，若是，认为当前同步正常，转入步骤S702，重新捕获子帧的同步序列码；否则，进入步骤S705。

步骤S705，告警计数器自赠1。当当前子帧同步序列码上升沿位置与同步训练状态下的新的同步基准之间的偏差大于40uS，则认为当前同步不正常，告警计数器自赠1。

步骤S706，判断告警计数器计数值是否小于10，若是，则进入步骤S708；否则，转入步骤S707。

步骤S707，根据告警计数器计数值大小以及脉宽范围调整数字电位器的值。

步骤S708，若告警计数器计数值小于10，则判定当前的同步仍然是正常的，转入步骤S701，开始新一轮的同步告警。

参阅图8，本发明实施例提供的TD-SCDMA包络检波同步系统结构图。为了便于说明，仅示出了与本发明实施例相关部分。

粗同步模块801包括有效同步序列码计数单元8011、偏差计算单元8012和检测单元8013，用于获取同步序列码在子帧中的粗略位置，建立系统与基站的初始同步。

终端系统每接收到一个子帧，检测单元8013即开始连续检测30帧当前子帧中同步序列码上升沿位置，具体方法为：若输入的子帧信号电平为高电平，则等待直到出现低电平。一旦检测到子帧信号中出现低电平，则启动一个低电平计数器对输入的低电平脉冲宽度计数，直到该低电平脉冲变为高电平脉冲。若经过低电平计数器计数所得低电平脉冲宽度为(37.5±n)uS，则启动一个高电平计数器对检测出的高电平脉冲的宽度进行计数，直到该高电平脉冲变为低电平脉冲为止。若高电平脉冲宽度为(50±n)uS，则启动另一个低电平计数器对高电平脉冲变为低电平脉冲后的低电平脉冲的宽度进行计数。若该低电平计数器计数所得低电平脉冲宽度大于(75±n)uS，则检测单元8013认为高电平脉冲的上升沿所在位置为当前子帧中同步序列码上升沿位置。

偏差计算单元8012根据检测单元8013检测出的连续30帧各子帧中同步序列码上升沿位置，计算当前子帧中同步序列码上升沿位置与前一前子帧中同步序列码上升沿位置偏差值，若偏差值小于40uS，则有效同步序列码计数单元8011自增1。

当有效同步序列码计数单元8011计数值大于10，系统判定有效同步序列码计数单元8011最后一次自增1时，检测单元8013检测的同步序列码上升沿在子帧中的位置为同步序列码在子帧中的粗略位置。

在粗同步模块801获取同步序列码在子帧中的粗略位置，建立系统与基站的初始同步之后，系统进入精同步状态。

精同步模块802的计数单元8024开始对被检测的子帧计数，当计数值为300帧时，清零并重新计数；同时，捕获单元8021依次捕获第1帧至第300帧中每一帧的同步序列码。

偏差计算单元8022根据检测单元8013检测所得同步序列码在子帧中的粗略位置为基准值，计算第1帧同步序列码的上升沿位置与所述基准值的偏差以及300帧中后一帧与前一帧同步序列码的上升沿位置的偏差，并将所述偏差与预设值比较。若该偏差小于预设值，则有效帧计数单元8023计数值自增1。当有效帧计数单元8023计数值大于240，则系统确定有效帧计数单元8023最后一次自增1时捕获单元8021所捕获的帧同步序列码上升沿位置为同步序列码在子帧中的准确位置，该准确位置即为同步基准，可以作为终端系统(如直放站、干线放大器或移动终端)的上下行切换参考基准。。

考虑到终端系统中硬件晶振和基站晶振之间的误差以及硬件晶振自身由于温度和环境等变化而产生的频偏在很短时间内会导致“滚雪球”式的错误效应，如此，精同步模块802获取的同步基准与同步序列码上升沿实际位置之间的偏差越来越大，因此，同步训练模块803仍然需要不停地对同步执行同步训练，确保精同步模块802获取的同步基准与同步序列码上升沿实际位置之间的偏差不超过1uS，具体方法流程已经在附图6对应的文字说明，不再赘述。

在终端系统完成与基站之间的精同步后，不但需要同步训练模块803持续地对精同步状态下的同步进行同步训练，同时也需要同步告警模块804对同步训练状态下的同步进行同步告警。当输入信号的幅度发生改变或者信号短暂丢失时，需要实时地调整数字电位器电平值，以确保当信号稳定时，在系统要求的时间内快速恢复同步，具体方法流程已经在附图7对应的文字说明，此处不再赘述。

本发明实施例通过粗同步捕获TD-SCDMA同步序列码在子帧中的粗略位置，然后以精同步方式获取同步序列码的上升沿精确位置从而可以建立终端与基站的同步。同时，通过对精同步状态下的同步进行同步训练和同步告警，进一步消除同步基准与实际同步头的偏差，并确保信号经过短暂失常后再次稳定时，在系统要求的时间内快速恢复同步。与现有技术相比，本发明提供的同步方法能够节省算法的复杂度，而且，由于算法是基于现场可编程门阵列(FPGA)上实现，无需额外增加硬件成本，因此，只带来很小的硬件开销。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1、一种TD-SCDMA包络检波同步方法，其特征在于，所述方法包括下述步骤：

获取同步序列码在子帧中的粗略位置；

计算所述同步序列码在子帧中的准确位置以建立系统与基站的同步。

2、如权利要求1所述的方法，其特征在于，所述捕获同步序列码以建立系统与基站的同步步骤之后进一步包括：

对所述系统与基站的同步进行同步训练，得到所述同步序列码在子帧中的新的准确位置。

3、如权利要求2所述的方法，其特征在于，所述对所述系统与基站的同步进行同步训练步骤之后进一步包括：

利用所述同步序列码在子帧中的新的准确位置对所述同步训练进行同步告警。

4、如权利要求1所述的方法，其特征在于，所述获取同步序列码在子帧中的粗略位置步骤具体为：

连续检测30帧子帧中同步序列码上升沿在子帧中的位置；

在连续检测30帧子帧中检测所得当前子帧中同步序列码上升沿位置与前一前子帧中同步序列码上升沿位置相差不大于预设值时，有效同步序列码计数器自增1；

若有效同步序列码计数器累计计数值大于10，则判定有效同步序列码计数器最后一次自增1时所检测的同步序列码上升沿在子帧中的位置为同步序列码在子帧中的粗略位置。

5、如权利要求1所述的方法，其特征在于，所述计算所述同步序列码在子帧中的准确位置步骤具体包括：

启动300帧计数器；

依次捕获第1帧至第300帧中每一帧的同步序列码；

以所述同步序列码在子帧中的粗略位置为基准值，计算第1帧同步序列码的上升沿位置与所述基准值的偏差以及300帧中后一帧与前一帧同步序列码的上升沿位置的偏差；

若所述偏差小于40uS，则以捕获所得帧的同步序列码的上升沿位置为新的基准值，同时有效帧计数器自增1，否则，基准值不变，保持有效帧计数器的计数值；

若有效帧计数器的计数值大于240，则有效帧计数器最后一次自增1时所捕获的帧同步序列码的上升沿位置为同步序列码在子帧中的准确位置。

6、一种TD-SCDMA包络检波同步的系统，其特征在于，所述系统包括：

粗同步模块，用于初步获取同步序列码在子帧中的粗略位置；

精同步模块，用于根据所述粗同步模块获取的同步序列码在子帧中的粗略位置，计算所述同步序列码在子帧中的准确位置以建立系统与基站的同步。

7、如权利要求6所述的系统，其特征在于，所述系统进一步包括：

同步训练模块，用于对所述系统与基站的同步进行同步训练，得到所述同步序列码在子帧中的新的准确位置；

同步告警模块，用于根据所述同步序列码在子帧中的新的准确位置对所述同步训练进行同步告警。

8、如权利要求6所述的系统，其特征在于，所述粗同步模块进一步包括：

检测单元，用于连续检测30帧子帧中同步序列码上升沿在子帧中的位置；

偏差计算单元，用于计算30帧子帧中当前子帧同步序列码上升沿位置与前一前子帧中同步序列码上升沿位置偏差，并与预设值比较；

有效同步序列码计数单元，用于当所述偏差计算单元计算所得的偏差小于预设值时，计数值自增1。

9、如权利要求6所述的系统，其特征在于，所述精同步模块进一步包括：

计数单元，用于对被检测的子帧计数，当计数值为300帧时，清零并重新计数；

捕获单元，用于依次捕获第1帧至第300帧中每一帧的同步序列码；

偏差计算单元，用于根据所述同步序列码在子帧中的粗略位置为基准值，计算第1帧同步序列码的上升沿位置与所述基准值的偏差以及300帧中后一帧与前一帧同步序列码的上升沿位置的偏差，并将所述偏差与预设值比较；

有效帧计数单元，用于当所述偏差计算单元计算所得偏差小于预设值时，计数值自增1。

10、一种包括权利要求11所述TD-SCDMA包络检波同步系统的终端。

Images