CN101308461A - 处理器及其中处理锁事务的方法 - Google Patents

Abstract

公开了一种处理器，包括：至少一个处理核心，所述至少一个处理核心中的每个处理核心被配置成响应特定指令的执行向地址仲裁器提交与所述特定指令相应的锁事务请求，所述锁事务请求包括在地址总线上声明的锁变量地址；开关装置，分别与地址仲裁器和锁控制器连接，用于识别所述锁事务请求并将所述锁事务请求通知锁控制器；锁控制器，用于响应所述锁事务请求而进行锁事务处理，并将处理结果通知给发出所述请求的处理核心。

Description

处理器及其中处理锁事务的方法

技术领域

本发明一般涉及多核心处理器中共享存储器的锁机制，尤其涉及多核心处理器中基于地址仲裁器的共享存储器的锁机制。

背景技术

随着半导体技术的不断进步，多核心处理器(例如单元处理器CellProcessor)已经迅速得到普及。多核心处理器中的核心上运行的多线程程序必须控制对共享存储器区的并发访问。常见的控制方式是通过锁/信号灯来同步线程。因此锁/信号灯的效率是多线程平台的关键因素。锁的实现不仅会影响同步操作的开销，而且会影响等待锁释放的线程的阻塞时间。对于采用多核心多线程作为充分利用小片面积的重要技术的当前处理器而言，这是非常关键的。

加锁/解锁操作通常被实现为硬件支持的共享存储器和原子同步原语(例如测试-设置(T&S)，比较-交换(C&S)和加载-链接/存储-条件(LL/SC))的组合。这些硬件支持共享存储器系统提供当原子原语正在进行时阻塞全局存储器访问/通信的机制，例如x86处理器中的总线锁。这对于传统共享存储器多处理器平台是适用的，因为存储器接口/总线是处理器执行全局通信的唯一途径。然而对于当前和将来的多核心处理器，这种机制在两个方面降低了系统性能：

1.所有加锁/解锁操作汇集到存储器接口以消除潜在的争用。芯片外存储器接口本来就是系统的瓶颈，这不仅因为其带宽，而且因为其时延(大约为芯片上高速缓存时延的数百或数千倍)。即使在共享的芯片上L2/L3高速缓存中能够消除访问冲突，操作开销仍然高出一个数量级。

2.越来越多的网络拓扑被用作多核心芯片中的全局互连，以支持并发数据事务/通信。例如在单元处理器中存在环网络。

图1示出了单元处理器中的这种环网络的示例。如图1所示，PPE、SPE0-SPE7、MIC、IOIF1和BIF/IOIF0是单元处理器中的处理核心。这些处理核心访问环网络(如图1中串联成环的带箭头实线所示)。各个处理核心通过总线接口(如图1中细长条所示)与地址仲裁器(Data Arb)相连。当处理核心需要访问网络以进行数据事务时，它首先请求地址仲裁器对其数据事务所涉及的地址进行仲裁，并在获得许可的情况下访问网络以进行数据事务。有关图1所示单元处理器更进一步的内容请参见http://www-128.ibm.com/developerworks/power/library/pa-fpfeib/。

图1所示的网络能够同时支持多达6路并发数据传送。如果一个处理核心的原子操作必须阻塞全局总线/网络，这会导致严重的性能下降。

因此，需要提供一种新的用于多核心芯片的锁机制，以提供更好的锁性能。

发明内容

本发明的目的在于提供一种处理器及其中处理锁事务的方法，能够提供更好的锁性能。

本发明提供了一种处理器，包括：至少一个处理核心，所述至少一个处理核心中的每个处理核心被配置成响应特定指令的执行向地址仲裁器提交与所述特定指令相应的锁事务请求，所述锁事务请求包括在地址总线上声明的锁变量地址；开关装置，分别与地址仲裁器和锁控制器连接，用于识别所述锁事务请求并将所述锁事务请求通知锁控制器；锁控制器，用于响应所述锁事务请求而进行锁事务处理，并将处理结果通知给发出所述请求的处理核心。

本发明还提供了一种处理器中处理锁事务的方法，包括：当处理核心要执行特定指令时，向地址仲裁器提交与所述特定指令相应的锁事务请求，其中在地址总线上声明锁变量地址；识别所述锁事务请求；进行锁事务处理，并将处理结果通知所述处理核心。

根据本发明，能够将地址总线仲裁(包含高速缓存一致性检查，网络路由等等)与数据事务分离。在地址总线事务中实现原子锁操作。

根据本发明，能够在地址仲裁器中提供针对最近访问的锁的快速查找表，系统存储器层次结构是整个查找表的存储区。

本发明具有若干优点，例如能够获得多核心平台中加锁/解锁操作的高性能实现，锁事务与系统总线的分离使得能够更加高效地利用多核心芯片的芯片上网络，对当前多核心实现的修改较少，不需要修改软件。而且，这个机制能够与其它分布式锁方法配合以提供大规模多线程系统的可伸缩解决方案。

附图说明

被说明书引用并且构成说明书组成部分的附图图解了本发明的实施例，并且和前面的概括说明、下面针对实施例的详细描述一起被用来说明本发明的原理，其中：

图1示出了单元处理器中的一种示例性网络拓扑。

图2示出了基于本发明一个实施例、具有快速锁机制的多核心处理器的示例性结构。

图3示出了图2所示的处理单元与地址仲裁器和锁控制器之间的示例性信号连接。

图4示出了图2所示的地址仲裁器和锁控制器的示例性结构。

图5示出了图2所示的地址仲裁器和锁控制器中的锁查找表的示例性结构。

图6是说明测试&设置0(锁获得)的操作过程的流程图。

具体实施方式

在下面的描述中，将参考图1示出的单元处理器的结构来描述本发明的实施例。然而本领域技术人员明白，图1所示单元处理器的细节只是为了说明本发明而提供的，不应被解释为对本发明的限制。

另外，由于信号灯的核心机制与锁相类似，只是在应用方面有差异，如果能够实现锁，也自然也能够实现信号灯，因而下面仅针对锁机制对本发明进行说明。

图2示出了基于本发明一个实施例、具有快速锁机制的多核心处理器10的结构。如图2所示，处理器10包括地址仲裁器和锁控制器(AALC)101，多个处理单元PU 102、103、104，数据事务网络105和共享高速缓存106。数据事务网络的拓扑可基于图1所示的环网络，例如PU 102、103、104可对应于图1中的SPE，地址仲裁器和锁控制器101可对应于图1中的地址仲裁器Data Arb。

PU 102、103、104是运行应用程序线程的处理核心。单个PU可运行单个线程，或同时运行多个线程。如同图1中的环网络那样，数据事务网络105是连接PU和共享高速缓存的互连网络，其在PU和高速缓存之间传递数据事务消息。如同图1中的地址仲裁器Data Arb那样，地址仲裁器和锁控制器101从PU接收数据请求，并且安排事务的调度和路由。如后面将会描述的，地址仲裁器和锁控制器101也从PU得到锁请求，检查/修改该锁请求所对应的、其负责维护的锁变量的状态，并且向请求方PU返回锁请求的处理结果。优选地，地址仲裁器和锁控制器101可以在其中只保留部分的锁变量，而整个锁变量集合被映射到系统存储器，并且当需要时可以通过芯片上高速缓存106载入到地址仲裁器和锁控制器101中。这样可更灵活地适应锁变量集合的规模，即提高锁机制的可伸缩性。

图4示出了图2所示的地址仲裁器和锁控制器101的示例性结构。图4所示，地址仲裁器和锁控制器101包括地址仲裁器201，快速锁查找表202，锁控制器203和总线接口204。地址仲裁器201类似于图1所示的地址仲裁器Data Arb。在数据事务方面，总线接口204类似于图1中的总线接口。

图3示出了图2所示的处理单元与地址仲裁器和锁控制器101的总线接口204之间的信号连接。如图3所示，信号线“数据长度”，“请求”，“同意/拒绝”，“其它”和“保持”是用于数据传送请求的信号，这与图1所示总线接口类似。

根据本发明的实施例，总线接口204还具有用于锁操作的信号线，即“锁”信号，“获得/释放”信号和“锁值”。锁事务通常可分为三个阶段：

1.请求阶段

当PU请求对某个锁变量进行锁事务时，将该锁变量的地址放在地址总线上，以指示该锁变量；并且声明“锁”信号，以通知地址仲裁器和锁控制器101当前请求是针对锁事务的；并且通过“获得/释放”信号来声明所请求的锁事务的类型，即锁获得和锁释放。另外，可通过诸如“锁值”或附加的信号线向地址仲裁器和锁控制器101提供标识作出请求的线程的信息。

2.处理阶段

地址仲裁器和锁控制器101响应PU在总线接口204上提交的锁事务请求进行相应的处理(后面会结合图4和5进行说明)。

3.响应阶段

在锁事务方面，“同意/拒绝”信号被用来向PU指示处理锁事务请求的结果类型。对于来自PU的锁事务请求，地址仲裁器和锁控制器101在请求的下一周期可能有3种响应。第一种是“同意”(由“同意/拒绝”信号指示)，即锁事务请求被成功处理。第二种是“拒绝”(由“同意/拒绝”信号指示)，即锁事务请求失败。第三种是“保持”(通过“保持”指示)，即因为锁事务请求所涉及的锁变量不在地址仲裁器和锁控制器101本地，使得该锁事务被暂停。对于第三种情况，地址仲裁器和锁控制器101还通过“锁值”信号向PU提供锁ID，以标识该被暂停的锁事务。当请求的锁变量被加载到地址仲裁器和锁控制器101中时，地址仲裁器和锁控制器101继续处理该锁事务请求，并将标识有该锁ID(“锁值”信号)的最终授权结果(“同意/拒绝”信号)返回给发出请求的PU。针对第三种情况，在PU本地维护发出请求的线程与返回的锁ID的对应关系，以便在收到最终结果时能够找到相关的线程。

由于具体的锁变量由地址总线上的地址来标识，因而应用程序能够任意指定某地址的存储器位置作为锁变量。相应地，应用程序需要在其使用锁/信号灯之前初始化锁/信号灯，例如向地址写入初值，或用于锁事务验证的幻数。接着如上所述，应用特定指令来对锁变量执行原子操作。

PU根据指定指令在总线接口204上进行的这些锁信号操作对于PU上运行的程序线程可以是透明的。例如对于图1示出的单元处理器的多核心处理器，其处理核心的指令集包含用于锁操作的指令，例如getlar、putllc、putlluc、putqlluc。在实现本发明时，需要对PU的指令执行部分加以修改，使得当遇到这些特定的指令时，通过总线接口204发出相应的锁事务请求，以在地址仲裁器和锁控制器101上执行相应锁事务。PU进行的锁事务请求取决于所执行的特定指令的语义。

下面结合图4和5来说明地址仲裁器和锁控制器101及其响应PU的锁事务请求而进行的处理。

回到图4，在地址仲裁器和锁控制器101中，总线接口204的数据事务部分与图1所示的总线接口相同，但增加了一种开关逻辑(未示出)，用于根据“锁”信号来区分PU提交的请求涉及数据事务还是锁事务；如果是数据事务，则启用地址仲裁器201来处理事务请求；如果是锁事务，则启用锁控制器203来处理事务请求。地址仲裁器201则与图1所示的仲裁器相同。

锁控制器203负责查找表管理，锁变量搜索和更新，锁事务处理等等。更具体地，当锁控制器203经由总线接口204收到PU的锁事务请求时，从地址总线上得到锁请求所涉及的锁变量的地址，在快速锁查找表202中检索对应于该地址的锁变量，根据锁事务的类型对检索到的锁变量进行相应的修改，并且将结果返回给请求PU。如果在快速锁查找表中没有找到对应于该地址的锁变量，则锁控制器203通过请求方PU或直接从存储器或共享高速缓存中加载该变量。如果需要，可在加载阶段进行某些格式验证或变换。

图5示出了地址仲裁器和锁控制器101中的快速锁查找表202的示例性结构。如图5所示，快速锁查找表包含若干表项，每个表项对应一个锁变量，包含：地址字段，表示锁变量的存储器地址；锁变量值字段，记录锁变量的当前值；所有者字段，标识当前获得该锁的线程。这里，“快速”是相对而言的，只要能够满足查找性能要求即可，并没有绝对的标准。快速锁查找表202可以是内容可寻址存储器，其将锁控制器203提供的地址与所有表项的地址项进行比较。将匹配的表项中的锁变量值和所有者回送给锁控制器203以进行进一步的操作。如果锁控制器203在操作中修改选定表项的内容，则锁控制器203将更新结果回送给查找表。表项中的R位记录变量访问历史，其能够用于锁控制器203中的表项替换策略(例如最近最少使用等等)。此外，当系统进程或应用程序线程需要将一个锁变量复位时，可以重复请求释放该锁，直至锁控制器203检测到该锁变量的值为负(假设初值为0)。应当理解，本发明不限于该具体数值。对于被复位的锁变量，锁控制器203可将其替换出锁查找表。

在该实现中，多数锁操作能够被简化为PU和地址仲裁器和锁控制器101之间的一个事务。下面结合图6说明锁操作的一个示例性过程。

图6是说明测试&设置0(锁获得)的操作过程的流程图。如图6所示，在步骤S10，PU的指令执行部分在执行线程时识别出涉及锁操作的指令，即测试&设置0(锁获得)，于是向总线接口204提交锁事务请求，其中在地址总线上声明有关锁变量的地址，声明“锁”信号，并且声明“获得”信号。

接着在步骤S12，总线接口204根据“锁”识别出锁事务请求，并且通知锁控制器203。

接着在步骤S14，锁控制器203从总线接口204获得地址总线上的地址，在快速锁查找表202中搜索匹配表项。

接着在步骤S16，快速锁查找表202向锁控制器203返回匹配表项的内容。锁控制器203检查是否该表项中的锁变量值＞0。

如果锁变量值＞0，则在步骤S18，锁控制器203通过总线接口204声明“同意”信号以作为对请求PU的响应。PU则成功地获得锁。同时，锁控制器203递减该锁变量的值，并且用新的值和所有者(PU)更新该查找表项。

如果锁变量值＜＝0，则在步骤S20，锁控制器203通过总线接口204声明“拒绝”信号以作为对PU的响应。锁获得操作失败或T&S指令返回0。

虽然在实施例中PU的指令执行部分需要识别涉及锁操作的特殊指令，然而也可以通过使用特殊声明的存储器区或具有可识别特征的特定地址来进行锁变量访问。在后一种情况下，如果指令执行部分识别出指令涉及的地址在该存储器区范围内或属于特定地址，则作为锁操作来处理。

虽然前面对照多核心处理器描述了本发明的实施例，然而本领域技术人员能够明白，由于锁ID和所有者字段的使用，同一核心中的不同线程能够识别对其各自锁请求的响应，而对于同一锁变量，锁控制器能够区分出同一核心中的不同线程，因此本发明也适用于单核心处理器(属于多核心处理器的特例)。

虽然前面提供了具体信号线的例子说明了PU与地址仲裁器和锁控制器之间的接口，然而本领域的技术人员能够明白，本发明并不限于这些具体的例子，而是能够根据具体需要加以修改，以完成涉及锁事务的处理。

以上所揭示的内容是将被考虑为说明性的，而不是限制性的，并且附加的权利要求意欲涵盖所有属于本发明的真实精神及范围的这类修改、改进及其他实施例。因此，以法律所允许的最大程度，本发明的范围将由以下权利要求及其等同的最广泛可容许的解释来确定，并且不应由上述具体实施方式约束或限制。

Claims (10)

1.一种处理器，包括：

至少一个处理核心，所述至少一个处理核心中的每个处理核心被配置成响应特定指令的执行向地址仲裁器提交与所述特定指令相应的锁事务请求，所述锁事务请求包括在地址总线上声明的锁变量地址；

开关装置，分别与地址仲裁器和锁控制器连接，用于识别所述锁事务请求并将所述锁事务请求通知锁控制器；

锁控制器，用于响应所述锁事务请求而进行锁事务处理，并将处理结果通知给发出所述请求的处理核心。

2.根据权利要求1的处理器，还包括锁查找表，用于存储最近操作的锁变量的相关信息，其中所述锁事务处理基于所述锁查找表来进行。

3.根据权利要求2的处理器，其中所述锁查找表是内容可寻址存储器。

4.根据权利要求2的处理器，其中所述锁控制器还被配置为当检测到所述锁事务请求的锁变量不在所述锁查找表中时，将所述锁变量从外部存储位置取到所述锁查找表中。

5.根据权利要求4的处理器，其中所述锁控制器还被配置为当检测到所述锁事务请求的锁变量不在所述锁查找表中时，通知请求方PU当前事务被保持。

6.一种处理器中处理锁事务的方法，包括：

当处理核心要执行特定指令时，向地址仲裁器提交与所述特定指令相应的锁事务请求，其中在地址总线上声明锁变量地址；

识别所述锁事务请求；

进行锁事务处理，并将处理结果通知所述处理核心。

7.根据权利要求6的方法，其中所述锁事务处理是基于锁查找表来进行的，所述锁查找表用于存储最近操作的锁变量的相关信息。

8.根据权利要求7的方法，其中所述锁查找表是内容可寻址存储器。

9.根据权利要求7的方法，其中所述锁事务处理包括当检测到所述锁事务请求的锁变量不在所述锁查找表中时，将所述锁变量从外部存储位置取到所述锁查找表中。

10.根据权利要求9的方法，其中所述锁事务处理还包括当检测到所述锁事务请求的锁变量不在所述锁查找表中时，通知请求方PU当前事务被保持。

Images