CN101271125A - 一种电容式微加速度计 - Google Patents

Abstract

本发明公开了属于MEMS微惯性仪表领域，涉及采用体硅加工微机械结构设计和集成电路设计的一种电容式微加速度计。该电容式微加度速计采用微机械传感器和信号处理电路两块芯片分别集成，整体封装，最终实现封装系统内结构；本发明中的微机械传感器采取全差分式微机械结构敏感元件以匹配后续电路；信号处理电路包括增益可调整的全差分开关电容电荷放大器前端电路模块、一个由一阶开关电容低通滤波器与一个仪表放大器组成的后端级联电路模块及一个由参考电压、偏置电流产生电路、自测电路和时钟产生电路组成的辅助电路模块。本发明系统的两芯片方案，分别集成，整体封装，简化了系统复杂度，降低了加工成本和难度，提高了性能和成品率。

Description

一种电容式微加速度计

技术领域

本发明属于MEMS微惯性仪表领域。特别涉及采用体硅加工微机械结构设计和集成电路设计的一种电容式微加速度计。

背景技术

电容式微加速度计被广泛应用于民用工业控制和军事等领域，电容式微加速度计，具有低功耗、高灵敏度、结构简单、固有的低温度敏感性等优点。机械传感器与信号读出、处理电路的接口是电容式微加速度计设计的主要问题，很多情况下，接口电路在一定程度上决定了微加速度计的分辨率。传统的信号读出、处理电路由分立元件制作，不但体积大，分辨率低，而且还存在重复性、可靠性等方面的问题，与微机械传感器形成很大的反差，使微传感器的优势大为打折；现有的微加速度计大多采用传感器与信号处理电路在印刷电路板(printedcircuit board简称PCB)上组成系统，不但体积大、电路复杂而且采用手工制作，因此存在成本高、成品率低的问题。因此，信号处理电路的集成化、微加速度计的系统化、小型化、封装化是必然的趋势。

发明内容

本发明的目的是为克服已有技术的不足之处，提出一种电容式微加速度计，使其较之以往的加速度计具有结构简单、低成本、低功耗、集成化、批量化；

本发明的技术方案：

本发明的采用微机械传感器和信号处理电路两块芯片分别集成，整体封装，最终实现封装系统内结构(system in package简称SIP)；所述微机械传感器1采用全差分的微机械结构敏感元件；所述信号处理电路为信号读出和处理的集成电路，该信号处理电路包括全差分SC电荷放大器2(增益可调整的全差分开关电容(switched-capacitor简称SC)电荷放大器前端电路模块)，一阶电容低通滤波器(SC low-passed filter简称SC LPF)3，仪表放大器4，偏置电压、电流产生电路5，自测电路6以及时钟产生电路7组成；上述微机械传感器1的全差分输出通过电气接口MEMS-IC接口与其兼容的后续电路全差分SC电荷放大器2的输入端连接；所述全差分SC电荷放大器2的输出与一阶电容低通滤波器3输入连接，同时连接到仪表放大器4的输入；自测电路6的输入、还同时分别与参考电压、偏置电流产生电路5和仪表放大器4的连接点、系统时钟产生电路7和仪表放大器4的连接点连接。

上述信号读出、处理电路包括由一个全差分SC电荷放大器2(增益可调整的全差分开关电容(switched-capacitor简称SC)电荷放大器)组成前端电路模块和由一阶开关电容低通滤波器(SC LPF)3与一个仪表放大器4组成的后端级联电路模块及一个由参考电压、偏置电流产生电路5、自测电路6和时钟产生电路7组成的辅助电路模块。本发明系统级设计采取两芯片方案，分别集成，整体封装，最终实现封装内系统(SIP)。

本发明特点是具有片载时钟发生器，为整个芯片提供符合要求的工作时序。片载参考电压发生器和偏置电路发生器分别为芯片提供参考电压和偏置电流。自测电路用来实现芯片工作状态的自我标定。

本发明的敏感质量元件可以沿齿枢轴向运动。这种结构主要是敏感距离小的一侧形成的电容量，可忽略距离大的一侧的电容量。若干对动齿和固定齿形成总体差动检测电容和差动加力电容。

本发明的有益效果是，本发明为一开环系统，简化了系统复杂度，降低了加工成本和难度，提高了性能和成品率，又与后续用PCB板实现闭环系统兼容，为进一步提高性能提供了可行性。系统中的全差分SC电荷放大器具有增益可编程调整的特点，全差分结构可以消除共模噪声，提高电源电压抑制比、消除偶次谐波。本发明作为一种新颖的电容式微加速度计，广泛应用于民用工业控制和军事等领域本发明主要包含微机械传感器和信号处理电路两块芯片，采用两芯片方案，分别集成，系统封装，有效的减小了体积，提供了稳定性、可靠性，降低了成本，提高成品率。

附图说明

图1电容式微加速度计系统框图；

图2电容式微加速度计系统实现详图；

图3微机械敏感元件电气接口设计示意图；

图4增益可调整的全差分SC电荷放大器前端电路模块；

图5一阶SC LPF与一个仪表放大器组成的后端电路模块；

图6两相不交迭时钟示意图。

具体实施方式

下面结合附图对本发明的原理、结构和具体实施方式作进一步的说明。

如图1、图2所示的电容式微加速度计的系统框图和实现详图，主要包含微机械传感器和信号处理电路两块芯片，采用两芯片方案，分别集成，系统封装。

本发明中的微机械传感器采用全差分式微机械结构，实现两对差动电容，敏感元件、电气接口的高交叉耦合抑制设计，达到微机械传感器和信号处理电路兼容。

本发明中的信号读出、处理电路，包含增益可调整的全差分SC电荷放大器2，作为信号读出、处理电路的前端电路模块(如图4所示)、一个由一阶开关电容低通滤波器(SC LPF)3与一个仪表放大器4组成的后端级联电路模块(如图5所示)及一个由参考电压、偏置电流产生电路5、自测电路6和时钟产生电路7组成的辅助电路模块。在图4、5中，C_S1，2和C_R1，2都是微加速度计的敏感电容；其中C_A1，2是片内放大电容。输出共模电平(output common mode voltage简称V_OCM)由共模反馈(common-mod feedback简称CMFB)电路确定在0.5V_DD，输入共模电平有传感器敏感电容确定在0.5V_DD。同时，放大电容为一个采用二进制权重(binary-weighted)的4位数字可编程电容阵列(PCA)。全差分的电路拓扑结构有助于减小衬底噪声之类的共模噪声。采用CMOS开关，不需要不交迭时钟的延时相，在本电路结构中，只用到两相不交迭时钟(如图6所示)。

本发明中的中微机械传感器主要用来敏感外界加速度计，并转换为等量电容。敏感元件是一个微机械的全差分结构(图3)。其电气接口方式专为后续电路设计。这种电气接口方式的优选方案，其基本原理与优势在于：

如图3(a)所示，由于微机械结构敏感元件的质量片运动的模态为一阶模态上下平动，二阶模态扭摆。为提高系统的分辨率，保证模型理想性，降低交叉耦合灵敏度，应通过图3(a)的电气连接方式保证在检测电路的原理上对二阶扭摆模态不响应。

如图3(a)所示，为保证开环微加速度计系统的微机械结构在敏感质量片上下平动时，两侧定电极的电位不对中间电极的电位形成干扰，应采用图3(a)所示的电极连接方式，以保证定电极的电位在质量片上下运动时对敏感质量片上的电位干扰可以抵消或自补偿。

如图3(b)所示，U₁为第1对电容的上电极引出焊盘，U₂为第2对电容的上电极引出焊盘，D₁为第1对电容的下电极引出焊盘，D₂为第2对电容的下电极引出焊盘，M是敏感质量片即电容对中间电极，S是环绕微机械结构一周的作为保护环的导电衬底掺杂单晶硅材料。

按照如图3(a)所示的电气接口方式，采用如图3(b)所示的两端分别引出焊盘安排方式，有利于保证在键线时两个电容对相关电路的对称性和一致性，为在外封装和后续电容检测电路间引入基准电压V_m带来了便利，从而为降低系统噪声提供了保证。

本发明中的增益可调整的全差分SC电荷放大器前端电路模块主要是把微机械传感器差分变化电容转换为差分电压，同时，该全差分SC电荷放大器的放大电容为一个采用二进制权重的4位数字可编程电容阵列。通过编程实现微加速度计的放大倍数在线调整。前端电路的工作原理如下：

为采样相时(Ф₁＝高电平，Ф₂＝低电平)，C_S1，2和C_R1，2被充电至0.5VDD，放大电容C_A1，2被放电只零电位；同时，相关双采样(correlated-double-sampling简称CDS)电容C_CDS积累和保存及时低频噪声。

为放大相时(Ф₁＝低电平，Ф₂＝高电平)，积累在C_S1，2和C_R1，2上的电荷传送到C_A1，2上，而C_CDS抵偿了缓慢变化的失调和及时低频噪声。CMOS开关的使用有助于改善电荷注入和时钟馈通效应。消除了敏感质量块上开关的翻转有助减小时钟噪声并降低功耗。为简单起见，认为原先充电电容C_S1，2和C_R1，2上的初始电压为直流电压源与电容串联在一起，同时认为跨导放大器(operationaltransconductance简称OTA)的开环增益非常大，因此放大器的输入节点(V_A1，V_A2)为虚地点(隔离节点)。从采样相到放大相在虚地节点V_A1，V_A2使用电荷重分配可以得到下式：

C_S1(V_DD-V_A1)-C_R1V_A1＝C_A1(V_A1-V_O1)……………………(1)

C_S2(V_DD-V_A2)-C_R2V_A2＝C_A2(V_A2-V_O2)…………………….(2)

由于V_A1，V_A2为虚地节点，所以V_A1＝V_A2＝V_ICM，又C_A1＝C_A2＝C_A；.......(3)

所以V_OA1＝V_OCM-0.5v_O和V_OA2＝V_OCM+0.5v_O。………………(4)

上式可以写成差模和共模电压形式：

0.5(C_S+ΔC_S)(V_DD-V_ICM)-0.5(C_S-ΔC_S)V_ICM＝C_A(V_ICM-V_OCM+0.5v_O)…..(5)

0.5(C_S-ΔC_S)(V_DD-V_ICM)-0.5(C_S+ΔC_S)V_ICM＝C_A(V_ICM-V_OCM-0.5v_O)……(6)

因此，有上式可以解出输入共模电平V_ICM和差分输出电压(ΔV_O)：

$V_{\mathrm{ICM}}=\frac{0.5C_S{V}_{\mathrm{DD}}+C_A{V}_{\mathrm{OCM}}}{C_S+C_A}=\frac{0.5C_S{V}_{\mathrm{DD}}+0.5C_A{V}_{\mathrm{DD}}}{C_S+C_A}=0.5V_{\mathrm{DD}}=V_{\mathrm{OCM}...(.7)}$

${\mathrm{\ΔV}}_O=V_{\mathrm{OA}1}-V_{\mathrm{OA}2}=\frac{{\mathrm{\ΔC}}_S}{C_A}{V}_{\mathrm{DD}}...(.8)$

可以看出，差分输出电压正比于敏感电容变化量ΔC_S与可编程放大电容C_A的比值。也可以由加速度计系统测量输出噪声电压通过这个线性方程来反计算出电容分辨率。

本发明中后端电路模块包含SC LPF和仪表放大器。一阶低通滤波器是最基本的滤波器，有两个参数比较主要：DC增益和-3dB带宽。离散时间集成滤波器广泛采用SC积分器。

该滤波器在S域的传输函数如下：

$H\left(s\right)=\frac{a_1/a_2}{1+\frac{s}{a_1{f}_s}}=\frac{T_0}{1+\frac{s}{{\mathrm{\ω}}_{-3\mathrm{dB}}}}...\left(9\right)$

其中，f_s为采用时钟频率，a₁为前向电容a₁C与积分电容C的比值，a₂为反馈电容a₂C比上积分电容C的系数。滤波器的直流增益为一(T₀＝1)，通过改变采用时钟频率可以调整期-3dB带宽。滤波器输出端的积分电容C要足够大来确保能够执行采样和保持功能。这里的仪表放大器额外提供两倍的直流增益并把差分输出转换成单端对地输出。图2中R为仪表放大器输入和放大电阻，V_cm为系统共模电平，V_I1，V_I2为前端模块输出，V_out为系统输出。Ф₁，Ф₂为两相不交迭时钟，V_dd和GND为电源电压和零电位。此外，可以采用额外的离片RC滤波器来对输出信号进行附加带限滤波。

Claims (9)

1.一种电容式微加速度计，其特征在于，采用微机械传感器和信号处理电路两块芯片分别集成，整体封装，最终实现封装系统内结构；所述微机械传感器(1)采用全差分的微机械结构敏感元件；所述信号处理电路为信号读出和处理的集成电路，该信号处理电路包括全差分SC电荷放大器(2)，一阶电容低通滤波器(3)，仪表放大器(4)，偏置电压、电流产生电路(5)，自测电路(6)以及时钟产生电路(7)组成；上述微机械传感器(1)的全差分输出通过电气接口MEMS-IC接口与其兼容的后续电路全差分SC电荷放大器(2)的输入端连接；所述全差分SC电荷放大器(2)的输出与一阶电容低通滤波器SC LPF(3)输入连接，同时连接到仪表放大器(4)的输入；自测电路(6)的输入、还同时分别与参考电压、偏置电流产生电路(5)和仪表放大器(4)的连接点、系统时钟产生电路(7)和仪表放大器(4)的连接点连接。

2.根据权利要求1所述电容式微加速度计，其特征在于，所述微机械敏感元件采用全差分式微机械结构实现两对差动电容，敏感元件电气接口采用高交叉耦合抑制设计。

3.根据权利要求1所述电容式微加速度计，其特征在于，所述SC电荷放大器为信号处理电路芯片前端电路模块，采用全差分开关电容电荷放大器结构，通过编程调整放大电容大小，实现了本级电路的增益可调功能。

4.根据权利要求1所述一种电容式微加速度计，其特征在于，所述一阶电容低通滤波器的直流增益通过改变时钟频率调整其-3dB带宽，实现本级电路的带宽可调功能。

5.根据权利要求1所述电容式微加速度计，其特征在于，所述仪表放大器电路采用两运放构成仪表放大器，把差分输出信号转换为单端输出并额外提供两倍的直流增益。

6.根据权利要求1所述电容式微加速度计，其特征在于，所述的自测电路通过编程开关实现片载电容的自测功能，用来完成加速度计系统本身功能的自我标定，提供自测功能。

7.根据权利要求1所述电容式微加速度计，其特征在于，所述参考电压产生电路、偏置电流产生电路能够产生符合加速度计系统要求的基准电压和偏置电流。

8.根据权利要求1所述电容式微加速度计，其特征在于，所述系统时钟产生电路内含片载振荡器，能够实现片载时钟，为加速度计系统提供各相符合要求的工作时序；同时通过调整片外偏置电阻的大小，实现了时钟频率可调功能。

9.根据权利要求8所述电容式微加速度计，其特征在于，所述系统时钟产生电路采用两相不交迭时钟，从而简化了电路，提高可靠性和稳定性。

Images