CN101267159A

CN101267159A - 开关电路

Info

Publication number: CN101267159A
Application number: CNA2007100857715A
Authority: CN
Inventors: 王家伟
Original assignee: SHUOJIE TECH Co Ltd
Current assignee: SHUOJIE TECH Co Ltd; Beyond Innovation Technology Co Ltd
Priority date: 2007-03-14
Filing date: 2007-03-14
Publication date: 2008-09-17

Abstract

一种开关电路，其包括一控制单元和一电压电平调整电路。其中，控制单元具有第一端、第二端和第三端。控制单元的第一端接收一第一电压，并且第一端和第三端之间的电压间距为固定。另外，电压电平调整电路具有一开关，其根据控制单元的第二端的电压来决定是否被导通，并进而决定是否驱动一负载。而电压电平调节电路可以调节负载被驱动时的偏压。其中，开关具有源极，其电压随着该开关是否导通而变化，并且控制单元的第三端的电压则随开关的源极电压而变动。

Description

开关电路

技术领域

本发明涉及一种开关电路，且特别涉及一种可以节省电路面积的开关电路。

背景技术

图1a示出了现有开关电路的电路图。请参照图1a，较早用来驱动发光二极管130的开关电路100仅包括了电源160、稳压模块120、控制单元142、降压单元(buck circuit)110。

而现有控制单元142更尝试利用其输出端OUT耦接降压单元110中的NMOS晶体管152，以控制NMOS晶体管152的导通。欲通过NMOS晶体管152导通与否，进而控制是否点亮发光二极管130。一般来说，NMOS晶体管152的第一源/漏极端耦接电源160，第二源/漏极端接地GND，而栅极端则耦接控制单元142的输出端OUT。

而实际情况为，当NMOS晶体管152不导通时，仅能通过降压单元110中的电感111以及电容112的储能，电感111、与发光二极管130形成一电流回路，且发光二极管130被点亮。

当欲使NMOS晶体管152导通时，在理想的情况下，由于NMOS晶体管152漏极耦接电源160，NMOS晶体管152源极电压电平将等同电源160。而输出单元142输出端OUT至多仅能提供相当于电源160的电压Vi给NMOS晶体管152的栅极。因此，在NMOS晶体管152的栅极与源极具有相同的电压电平时，NMOS晶体管152无法导通，且发光二极管130无法被点亮，此即为误动作。

为了改善此误动作，现有更在控制单元142与降压单元110间，提供了一靴带电路(bust-strap circuit)。请参考图1b，图1b示出了现有另一开关电路的电路图。当控制单元142输出一控制信号使靴带电路140中的NMOS晶体管144导通时，节点N1的电压电平最终会被拉至接地电平(电源Vi的负端可视为地)，靴带电路140中的BJT晶体管146和148会被截止。此时，NMOS晶体管152的栅极端无电流流过，即NMOS晶体管152亦是截止状态。

当控制单元142输出一控制信号使得MOS晶体管144截止时，BJT晶体管146和148的基极端为高电压电平，BJT晶体管146会被导通，但BJT晶体管148不导通。此时，由于靴带电路140中的电容149储能，最多可使NMOS晶体管152的栅极端维持在2倍Vi电平，且可使NMOS晶体管152被导通。因此，开关电路100通过靴带电路140，可顺利导通NMOS晶体管152，即开关电路100可顺利产生驱动电流I₁，以点亮发光二极管130。

然，若开关电路100能以更简单的设计来改善误动作，此设计势必能节省开关电路100的成本以及使开关电路100具有更佳的经济效益。而本发明即是提供一种设计较为简单的开关电路，且无误动作的产生。

发明内容

因此，本发明的目的就是在提供一种开关电路，可以节省电路的使用面积。

本发明提出一种开关电路，其包括一控制单元和一电压电平调整电路。其中，控制单元具有第一端、第二端和第三端。在本发明的实施例中，控制单元的第一端接收一第一电压，并且第一端和第三端之间的电压间距为固定。另外，电压电平调整电路具有一开关，其根据控制单元的第二端的电压来决定是否被导通，并进而决定是否驱动一负载。而电压电平调节电路可以调节负载被驱动时的偏压。其中，开关具有源极，其电压随着该开关是否导通而变化，并且控制单元的第三端的电压则随开关的源极电压而变动。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1a和1b示出了现有开关电路的电路图。

图2示出了依照本发明的一较佳实施例的开关电路的电路图。

图3a和3b示出了本发明的控制单元输出电压的时序图。

图4示出了依照本发明的一较佳实施例的控制单元路的电路图，

图5示出了依照本发明的另一控制单元路的电路图。

图6示出了依照本发明的另一开关电路的电路图。

附图符号说明

100、200、600：开关电路

110：降压单元

112、149、227、250、420、520、627、650：电容

111、223、623：电感

140：靴带电路

120、230、630：稳压模块

130、247、647：发光二极管

210、610：开关电路

142、213、613：控制单元

144、146、148、152、217、617：晶体管

160、260、660：电源

215、615：开关

220、620：电压电平调整电路

225、625、652：二极管

233、245、633、645：电阻

235、635：齐纳二极管

240、640：反馈电路

243、643：负载

247：发光二极管

410：加法器

413、513：反馈比较器：

415、515：切换开关

417、517：输出比较器

422、522：反相器

510：减法器

G：接地端

I₁、I、I_D：电流

N1：节点

Vi、V_ref、Vo：电压

具体实施方式

图2示出了依照本发明的一较佳实施例的开关电路的电路图。请参照图2，开关电路200包括控制单元213和电压电平调整电路220。其中，控制单元213可以控制电压电平调整电路220以产生驱动电流I来驱动负载243。在本实施例中，控制单元213可以是脉宽调制控制单元，具有输出端OUT、接地端GND、正反馈输入端FB⁺、负反馈输入端FB^-以及电压输入端V_DD。其中，控制单元213可以输出一控制信号来决定电压电平调整电路220内的开关215是否导通。

在本实施例中，开关215可以用NMOS晶体管217来实现，其漏极端接收由电源260所提供的偏压Vi，而栅极端则耦接至控制单元213的输出端OUT。特别的是，NMOS晶体管217的源极端为耦接至控制单元213的接地端GND，而详细的原因将在以下几段有详细地叙述。

在本实施例中，电压电平调整电路220包括电感223、二极管225、电容227，以及上述开关215。其中，电感223的第一端耦接至NMOS晶体管217的源极端和二极管225的阴极端，而二极管225的阳极端则耦接至电源260的负端。电容227耦接至电感223的第二端和电源260负端之间。另外，电感223的第二端也耦接至负载243，以便输出一用来驱动负载243的信号。

在本实施例中，负载243可以是一发光二极管247，其阳极端耦接至电压电平调整电路220，而发光二极管247的阴极端则通过一反馈电路240而耦接至控制单元213。其中，反馈电路240包括了一电阻245。且控制单元213通过电阻245两端的电压(即控制单元213的正反馈输入端FB⁺与负反馈输入端FB^-的电压)得知驱动电流I的大小，以根据驱动电流I的大小调整其输出端OUT所输出的信号。

当控制单元213的输出端OUT输出一低电压电平信号至NMOS晶体管217的栅极时，由于NMOS晶体管217的漏极电压为Vi，且理想情况下，NMOS晶体管217的漏极电压等于源极电压，因此NMOS晶体管217的栅极电压小于源极电压，即NMOS晶体管217栅极与源极的电压差小于一临界电压(threshold voltage)，NMOS晶体管217处于关闭状态时。此时，电感223、电容227既有的储能，可使得电感223、发光二极管247及电阻245间形成一电流回路，且发光二极管230被点亮。

其中，由于电源260负端的电位为整个开关电路的最低电压电平(假设为接地电平)，且控制单元213的接地端GND为经由电感223以及电容227耦接至电源260的负端，因此控制单元213的接地端GND与电源260负端间的电位差为电感223与电容227的储能电平。

且其中，控制单元213的接地端GND与电压输入端V_DD电压间距为固定，因此控制单元213的输入端V_DD电压将随着接地端GND电压而改变。换句话说，若电感223与电容227的储能电平能达到电压Vi电平时+，控制单元213电压输入端V_DD电压电平将可达到V_DD+Vi的电压电平，即控制单元213的输出端OUT可输出V_DD+Vi的电压电平。

请参考图3，图3示出了本发明的控制单元输出电压的时序图。在本实施例中，控制单元213的输出为脉宽调制信号，例如是图3(a)。其中，脉宽调制信号的电压电平是从控制单元213的电压输入端V_DD的电压电平到接地端GND的电压电平。在本实施例中，当晶体管217导通时，控制单元213的接地端GND的电压会加上一个偏压Vi，使得脉宽调制信号整体的电压电平往上移动一偏压Vi，例如是图3(b)。因此，在本实例中，当晶体管217导通时，其栅极端与第二源/漏极端的电压差会大于临界电压，使得晶体管217不会产生误动作。

故，当控制单元213的输出端OUT输出V_DD+Vi电压的高电压电平信号时，NMOS晶体管217的栅极端电压(V_DD+Vi)将大于源极端电压(Vi)，即NMOS晶体管217栅极与源极的电压差大于临界电压，NMOS晶体管217处于导通状态。而当NMOS晶体管217处于导通状态时，电流I_D会经由NMOS晶体管217流经电感223及电容227，而使得电感223及电容227开始储能。电容227两端的电位差将使得驱动电流I流经发光二极管247，而发光二极管247被点亮。此时，开关电路200由于NMOS晶体管217顺利被导通以及发光二极管130顺利被点亮，而不会有误动作的产生。

另外，开关电路200更包括稳压模块230，其包括电阻233、齐纳二极管235和电容250。其中，电阻233的一端接收偏压Vi，另一端则耦接至控制单元213的电压输入端V_DD。此外，齐纳二极管235与电容250并联。

当偏压Vi经由电阻233到控制单元213的电压输入端V_DD时，若偏压Vi减去电阻233的压降后，电阻233和齐纳二极管235的节点电压小于齐纳电压(zener voltage)Vz，则齐纳二极管235维持正常运作。相对的，若偏压Vi减去电阻233的压降后，电阻233和齐纳二极管235的节点电压大于齐纳电压Vz，则齐纳二极管235会将控制单元213的电压输入端V_DD和接地端GND之间的电压差维持在齐纳电压Vz。

而二极管270的功用在于：在正常情况下，当二极管270导通时，电源可通过稳压模块230，提供控制单元213的电压输入端V_DD一个稳定电压。在控制单元213的电压输入端V_DD电压电平随接地端GND的电压电平移动时，即控制单元213的电压输入端V_DD电压电平可能大于电源260所提供的电压电平Vi时，二极管270不导通，而避免电源260的固定电压电平Vi与控制单元213的电压输入端V_DD电压电平冲突。

图4示出了依照本发明的一较佳实施例的控制单元路的电路图，可以用来实现图2的控制单元213。请参照图4，控制单元213包括加法器410、反馈比较器413、切换开关415、输出比较器417、电容420以及反相器422。其中，加法器410的一输入端为控制单元213的负反馈输入端FB^-，而另一端则用以接收参考电压V_ref，并输出一运算信号。反馈比较器413的正输入端为控制单元213的正反馈输入端FB⁺，而其负输入端则接收加法器410输出的运算信号，反馈比较器413产生一比较信号。

输出比较器417的正输入端用以接收一振荡信号Vo，而其输出端为控制单元213的输出端OUT。切换开关415配置在反馈比较电路413的输出端和输出比较器417之间，而电容420耦接至输出比较器417的负输入端接地端G之间。此外，反相器422耦接至输出比较器417的输出端和切换开关415之间。

请合并参照图2和图4，当晶体管217为导通状态时，晶体管的第二源/漏极端和电感223的节点电压为偏压Vi。此时，控制单元213的正反馈输入端FB⁺的反馈电压为驱动电流I在电阻245产生的电压。由于控制单元213的接地端GND的电压电平会随着晶体管217的导通情况而不同，因此本发明提供了以下的操作步骤。

当偏压Vi大于控制单元213的正反馈输入端FB⁺的反馈电压时，现有控制单元无法处理反馈信号。因此，在图4中，当输出比较器417的输出端电压电平为高电压电平时，则通过反相器422输出一低电压电平至切换开关415。此时，切换开关415会依据此低电压电平切换至开路(turn off)状态，使得控制单元400的输出端OUT的输出电压不会受到反馈信号的影响。

当晶体管217为截止状态时，依据上述说明，控制单元213的接地端GND为低电压电平。此时，控制单元213的正反馈输入端FB⁺所接收到的反馈电压为驱动电流I在电阻245产生的电压。

在图4中，加法器410输出一运算信号为V_ref+FB^-，传送至反馈比较器413的负输入端。反馈比较器413依据正输入端和负输入端的电压电平而输出比较信号，以决定图2NMO晶体管217的工作周期(duty cycle)，亦决定了流经发光二极管247的驱动电流I的大小。当反馈比较器413的正输入端大于负输入端的电压电平(FB⁺＞V_ref+FB^-)时，代表驱动电流I过大，反馈比较器413则会输出一比较信号使开关415导通(turn on)，以使得电容420被储能且使反馈比较器413负输入端的电压电平被拉升。由于反馈比较器413正输入端所接收的振荡信号Vo为三角波信号，因此当反馈比较器413负输入端的电压电平被拉升，三角波电平大于反馈比较器413负输入端电压电平的时间被缩短，导致NMO晶体管217的工作周期被缩短，而最终使驱动电流I调小。

反之，当反馈比较器413的正输入端小于负输入端的电压电平(FB⁺＜V_ref+FB^-)时，代表驱动电流I过小，反馈比较器413则会输出另一比较信号，使开关415关闭(turn off)，电容420的储能导入至接地端G，电容420的电压电平被拉降。同理，由于反馈比较器413正输入端所接收的振荡信号Vo为三角波信号，且当反馈比较器413负输入端的电压电平被拉降，三角波电平大于反馈比较器413负输入端电压电平的时间被增加，导致NMO晶体管217的工作周期被拉长，而最终使驱动电流I调大。

图5示出了依照本发明的另一控制单元的电路图，可以用来实现图2的控制单元。请参照图5，图5的控制单元213包括减法器510、反馈比较器513、切换开关515、输出比较器517、电容520以及反相器522。

请合并参照图4和图5，切换开关515的耦接关系与组件功能对照至切换开关415，输出比较器517的耦接关系与组件功能对照至输出比较器417，电容520的耦接关系与组件功能对照至电容420，反相器522的耦接关系与组件功能对照至反相器422。

图5的控制单元与图4控制单元最大的不同处为，在本实施例的减法器510的两输入端分别为控制单元的负反馈输入端FB^-与正反馈输入端FB⁺端。减法器510并输出一运算信号至反馈比较器513的负输入端。反馈比较器513的正输入端则接收一参考电压V_ref。反馈比较器513输出一比较信号的切换开关515。

请合并参照图2和图5，当偏压Vi大于控制单元213的正反馈输入端的反馈电压时，则控制单元213无法处理反馈信号。因此，当输出比较器517的输出端电压电平为高电压电平时，则通过反相器522输出一低电压电平至切换开关515。此时，切换开关515会依据此低电压电平，将切换开关515切换至开路状态，使得控制单元213的输出端OUT的输出电压不会受到反馈信号的影响。

当晶体管217为截止状态时，依据上述说明，控制单元213的接地端为低电压电平。此时，控制单元213的正反馈输入端FB⁺所接收到的反馈电压为驱动电流I在电阻245产生的电压。

减法器510输出一运算信号为FB⁺-FB^-传送至反馈比较器513的负输入端。反馈比较器513依据正输入端和负输入端的电压电平而输出一比较信号。当反馈比较器513的正输入端大于负输入端的电压电平(V_ref＞FB⁺-FB^-)时，代表驱动电流I过小，反馈比较器513则会输出一比较信号，使开关515关闭(turn off)，以使得电容520的电压电平被拉降。同理，由于反馈比较器513正输入端所接收的振荡信号Vo为三角波信号，且当反馈比较器513负输入端的电压电平被拉降，三角波电平大于反馈比较器513负输入端电压电平的时间被增加，导致NMO晶体管217的工作周期被拉长，而最终使驱动电流I调大。

相对地，当反馈比较器513的正输入端小于负输入端的电压电平(V_ref＜FB⁺-FB^-)时，代表驱动电流I过大，反馈比较器513则输出一比较信号，使开关515导通(turn on)，使得电容520的电压电平被拉升。同理，由于反馈比较器513正输入端所接收的振荡信号Vo为三角波信号，且当反馈比较器413负输入端的电压电平被拉升，三角波电平大于反馈比较器413负输入端电压电平的时间被缩短，导致NMO晶体管217的工作周期被缩短，而最终使驱动电流I调小。

图6示出了依照本发明的另一开关电路的电路图。请参照图6，本实施例的开关电路600包括电压电平调整电路620、稳压模块630和反馈电路640。

本实施例与图2的不同处为，在本实施例中，电压电平调整电路620为升压电路，且电压电平调整电路620的开关615为PMOS晶体管617。升压电路620包括电感623、二极管625、电容627以及PMOS晶体管617。电感623配置在电源660和PMOS晶体管617的源极端之间。二极管625的阳极端耦接至电感与PMOS晶体管617源极端耦接的节点，而二极管625的阴极端耦接至电容627的一端，并通过电容627的另一端耦接至接地端GND。

当开关电路600运作时，电感623会开始储能。而与电感623一端耦接的PMOS晶体管的源极端与控制单元613的电压输入端V_DD，其两者的电压电平将随着电感623储能的多寡而改变。

由于控制单元613的电压输入端V_DD的电压电平与PMOS晶体管617的源极端的电压电平相等，因此控制单元613的输出端OUT可提供等于或小于PMOS晶体管617的源极端电压电平的电压给PMOS晶体管617的栅极。也因此，控制单元613可控制PMOS晶体管617的导通(turn on)或截止(turn off)。

当PMOS晶体管617处于截止状态时，此时，二极管625为导通状态，使得电感623对电容627充电，且电容627两端间的负载(未绘示)可被驱动。当PMOS晶体管617为导通状态时，电容627、发光二极管647以及电阻645会形成电流回路，且发光二极管643被点亮。

此开关电路600亦包括有稳压电路630。稳压电路630包括有电容650、稽纳二极管635以及电阻633。此外，开关电路600亦包括防止电压电平冲突的二极管652。

综上所述，由于本发明的开关电路所包含的电压电平调节电路是耦接至控制单元的接地端。藉此，本发明的开关电路与现有的开关电路具有相同功能，但是相较于现有的开关电路，本发明的开关电路不仅减少了电路的使用面积，也使得成本降低。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims

1. 一种开关电路，包括：

一控制单元，具有第一端、第二端，以及第三端，其中，该控制单元的第一端接收一第一电压，且该控制单元的第一端与该控制单元的第三端间的电压间距为固定；以及

一电压电平调整电路，具有一开关，是根据该控制单元的第二端电压而决定是否被导通，并进而决定是否驱动一负载，而该电压电平调节电路用以调节该负载被驱动时的偏压，其中，该开关的电压随着该开关是否导通而变化，且该控制单元的第三端的电压则随该开关的电压而变动。

2. 如权利要求1所述的开关电路，其中，该电压电平调整电路更包括至少一储能组件，以通过一储能方式来调节该负载被驱动时的偏压。

3. 如权利要求1所述的开关电路，其中，该控制单元为一脉冲宽度调制电路。

4. 如权利要求1所述的开关电路，其中，该电压电平调整电路为一降压电路，其包括：

一开关，为一NMOS晶体管，该NMOS晶体管的漏极耦接接一第二电压，该NMOS晶体管的源极耦接该控制单元的第三端，该NMOS晶体管的栅极耦接该控制单元的第二端；

一电感，具有第一端和第二端，其中，该电感的第一端耦接该控制单元的第三端；

一电容，具有第一端和第二端，其中，该电容的第一端耦接该电感的第二端，该电容的第二端耦接该开关电路的最低电压电平，其中，该负载为耦接在该电容的第一端与第二端之间；以及

一二极管，耦接在该电感的第一端接地端与该开关电路的最低电压电平之间，以使该电感与该电容间形成一回路。

5. 如权利要求1所述的开关电路，更包括一电源，其中，该第一电压为根据电源的电压所产生。

6. 如权利要求1所述的开关电路，更包括一稳压电路，用以稳定该第一电压的电压电平，而该稳压电路包括：

一稳压电阻，耦接在该电源和该控制单元第一端之间；

一齐纳二极管，耦接在该控制单元的第一端和第三端之间；以及

一电容，耦接在该控制单元的第一端和第三端之间。

7. 如权利要求1所述的开关电路，更包括一电阻，用以作为一反馈电路，而该电阻耦接在该负载与该开关电路的最低电压电平之间，其中，该控制单元根据该电阻两端的电压，以检测该负载被驱动时的导通电流变化。

8. 如权利要求7所述的开关电路，其中，该控制单元具有一正反馈输入端和一负反馈输入端，而该控制单元包括：

一加法器，其一端耦接至该负反馈输入端，而另一端则接收一参考电压；

一反馈比较器，其正输入端耦接至该控制单元的正反馈输入端，而负输入端则耦接至该加法器的输出端；

一输出比较器，其正输入端接收一振荡信号，而该输出比较器的输出端为该控制单元的第二端；

一补偿组件，耦接在该输出比较器的负输入端和该控制单元的第三端之间，该补偿组件用以补偿该输出比较器负输入端的电压；以及

一切换开关，配置在该反馈比较器的输出端和该输出比较器在负输入端之间，其中，该切换开关根据该控制单元的第三端电压，以决定是否导通。

9. 如权利要求7所述的开关电路，其中，该控制单元，具有一正反馈输入端和一负反馈输入端，而该脉宽调制控制单元包括：

一减法器，其一端耦接至该正反馈输入端，而另一端则接收该负反馈端；

一反馈比较器，其正输入端耦接一参考电压，而负输入端则耦接至该减法器的输出端；

一输出比较器，其负输入端接收一振荡信号，而该输出比较器的输出端为该控制单元的第二端；

一补偿组件，耦接在该输出比较器的正输入端和该控制单元的第三端之间，该补偿组件用以补偿该输出比较器负输入端的电压；

一切换开关，配置在该反馈比较器的输出端和该输出比较器的正输入端之间，其中，该切换开关根据该控制单元的第三端电压，以决定是否导通。

10. 如权利要求8所述的开关电路，其中，若该切换开关为一NMOS晶体管，则该控制单元更包括一反相器，耦接在切换开关与该输出比较器的输出端之间，用以反相该切换开关的控制信号。

11. 如权利要求1所述的开关电路，其中，该负载为发光二极管。

12. 如权利要求1所述的开关电路，其中，该电压电平调整电路为一升压电路，其包括：

一开关，为一NMOS晶体管，该NMOS晶体管的栅极端耦接该控制单元的第二端，该NMOS晶体管的源极端耦接该开关电路的最低电压电平；

一电感，具有第一端和第二端，其中，该电感的第一端耦接一第二电压，而该电感的第二端耦接该NMOS晶体管的漏极端；

一电容，具有第一端和第二端，其中，该电容的第二端耦接该开关电路的最低电压电平；以及

一二极管，具有阳极端和阴极端，其中，该二极管的阳极端耦接该NMOS晶体管的漏极端，该二极管的阴极端耦接该电容的第一端。

13. 如权利要求1所述的开关电路，其中，该开关具有源极，该开关的源极电压为随着该开关是否导通而变化，且该控制单元第三端的电压亦随该开关的源极电压而变动。