CN101262296B - 一种用于wcdma系统的扰码发生器及其实现方法 - Google Patents

Abstract

本发明涉及一种用于WCDMA系统数字基带传输中的扰码发生器及其实现方法，目的是快速产生任意码号任意相位的扰码，满足实现中的实时性要求。本发明的技术方案是，一种用于WCDMA系统的扰码发生器，包括一个扰码初相计算装置，用于接收扰码码号和x序列初值输入，将任意扰码码号快速转化为扰码码号初相；扰码发生电路，用于接收扰码码号的扰码初相输入，将所述扰码初相转化成任意相位的扰码码号。扰码发生器的两部分功能采用不同的方式实现，使速度和面积得到较好的结合。

Description

一种用于WCDMA系统的扰码发生器及其实现方法

技术领域

本发明涉及通信系统中的扰码发生器领域，特别涉及一种用于WCDMA系统数字基带传输中的扰码发生器及其实现方法。

背景技术

在WCDMA(宽带码分多址)中，加扰就是用一个伪随机码序列对扩频码进行相乘，对信号进行加密，即用扰码对输入的传送码流进行扰乱处理，将二进制数字信息做“随机化”处理，变为伪随机序列。上行链路物理信道加扰的作用是区分用户，下行链路加扰可以区分小区和信道。所谓扰码发生器，事实上就是用移位寄存器实现的伪随机序列发生器。当输入二进制信息码全部为全0码时，扰码发生器实际上就是一个m序列伪随机码发生器。m序列是最常用的一种伪随机序列，它是最长线性反馈移位寄存器序列的简称。扰码之间必须有良好的正交性。WCDMA采用Gold码作为扩频序列的扰码，Gold由两个m序列相加而成，且容易产生、自相关性优良的优点。

现有技术中给出了下列下行扰码的产生方法和装置，如图1所示，通过两个18阶移位寄存器生成两个二进制的m序列，这两个m序列均是伪随机序列，具有良好的自相关性与互相关性等优点，这两个m序列的38400个码片按位模2相加构成Gold码实序列集片段，再由两个Gold码实序列复合成扰码。扰码是每10ms的无线帧重复一次。令x和y各为两个序列，x序列由原始多项式1+X⁷+X¹⁸生成，y序列由多项式1+X⁵+X⁷+X¹⁰+X¹⁸生成。

依赖于所选的扰码序号n的序列记为z_n。此外，令x(i)、y(i)和z_n(i)分别表示序列x、y和z_n的第i个符号。

m序列的x和y序列构建方法如下：

初始条件：

x由x(0)＝1，x(1)＝x(2)＝...＝x(16)＝x(17)＝0构成。

y(0)＝y(1)＝...＝y(16)＝y(17)＝1。

后续符号的递归定义：

x(i+18)＝x(i+7)+x(i)模2，i＝0，...，2¹⁸-20。

y(i+18)＝y(i+10)+y(i+7)+y(i+5)+y(i)模2，i＝0，...，2¹⁸-20。

第n个Gold码序列z_n，n＝0，1，2，...，2¹⁸-2，定义为：

z_n(i)＝x((i+n)模(2¹⁸-1))+y(i)模2，i＝0，...，2¹⁸-2。

二进制序列转换为实序列Z_n：

$Z_n\left(i\right)=\left\{\begin{array}{cc}+1& \mathrm{if}{z}_n\left(i\right)=0\\ -1& \mathrm{if}{z}_n\left(i\right)=1\end{array}\right.\mathrm{for\; i}=\mathrm{0,1},K,2^{18}-2.$

则扰码号为n的扰码是：

S_dl，n(i)＝Z_n(i)+jZ_n((i+M)模(2¹⁸-1))，i＝0，1，...，38399。

其中，j表示虚数，模式从相位0到相位38399重复，M＝131072。

该序列总共能产生2¹⁸-1＝262，143个扰码，编号为n＝0...262，142。然而并不是所有码都有用，仅使用其中的8192个扰码，扰码序号为k＝0，1，...，8191。这些扰码中的每一个都伴随一个左替换扰码和一个右替换扰码，替换扰码可用于压缩帧。扰码号为k的扰码的左替换扰码的扰码号为k+8192，右替换扰码的扰码号为k+16384。

当配置的码号为n时，需要对图1中的x序列移位n次，然后才能产生所需的扰码，如果需要产生n号扰码在M个相位以后的码字，则需要继续在对x序列进行n次移位后的基础上对x序列和y序列同时再进行M次移位。

虽然现有技术提供了一种生成扰码的具体办法，但是在实现过程中，经常会遇到需要在很短时间内产生需要的任意码号在M个相位以后的码字，用这种方法来产生扰码至少要延迟n+M的时间才能产生所需的码字，这样就很可能满足不了实现过程中实时性的要求。

同时，在这n+M的时间里，该扰码发生器就会被独占，不能被用于它途，资源的利用率不高。为了提高扰码发生速度，现有技术中还采用专门的控制逻辑电路装置，这样使得扰码发生器的面积增加，功耗增大。由于上述原因，现有的扰码发生方法在产生速度和资源占用和功耗上都存在缺陷。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种用于WCDMA系统的扰码发生器及其实现方法，它能够快速产生任意码号任意相位的扰码，满足实现中的实时性要求。

本发明的另一个目的在于提供一种用于WCDMA系统的扰码发生器及其实现方法，降低资源占用，提高复用水平，提高扰码发生器的使用效率。

本发明的再一个目的在于提供一种用于WCDMA系统的扰码发生器及其实现方法，该扰码发生器能够灵活性使用，并且结构合理，功耗小。

实现上述发明目的的技术方案是，一种用于WCDMA系统的扰码发生器，包括一个扰码初相计算装置，用于接收扰码码号和x序列初值输入，将任意扰码码号快速转化为扰码初相；扰码发生电路，用于接收扰码码号的扰码初相输入，将所述扰码初相转化成任意相位的扰码。

所述扰码初相计算装置，包括一个第一移位寄存器组和一个计数器，第一移位寄存器组接受扰码初相计算启动信号和x序列初值输入，当扰码初相计算启动时，计数器开始计数，当计数器计到扰码码号时，发出停止所述第一移位寄存器组的移位操作的信号，则将所述扰码码号快速转化为相对应的扰码初相。

所述第一移位寄存器组由18个D触发器组成。

所述计数器为加法计数器。

所述扰码发生电路，包括两个移位寄存器组和3套异或运算单元，其中第二移位寄存器组由18个D触发器和运算电路组成，接收所述扰码初相的x序列输入，用于产生x序列和x序列的I、Q分量，第三移位寄存器组由18个D触发器和运算电路组成，全1值置入y序列，用于产生y序列和y序列的I、Q分量。

所述第二、第三移位寄存器组中的运算电路为异或电路。

所述扰码发生电路用于将所述扰码初相直接转化为扰码或扰码的替换扰码，由算法推导仿真确定两个移位寄存器组的抽头系数，则在硬件电路实现上只需一套移位寄存器组及3套异或运算单元即可得到三类扰码(正常扰码、左替换扰码及右替换扰码)。

作为本发明的进一步改进，所述扰码发生器还包括配置模块，用于对所述扰码初相计算装置配置扰码码号、x序列初值输入以及x序列的运行拍数。

作为本发明的进一步改进，所述配置模块还进一步用于为所述扰码发生电路配置扰码初相。

作为本发明的进一步改进，所述配置模块还进一步用于选择所述扰码发生电路的结构类型，即确定所述扰码产生电路中两个移位寄存器组的抽头系数，则可使所述扰码发生电路为正常扰码发生电路或替换扰码发生电路。

一种用于WCDMA系统的扰码发生器的实现方法，扰码发生器包括将扰码码号快速转化为扰码初相的扰码初相计算装置和将所述扰码初相快速转化成任意相位的扰码码号的扰码产生电路；所述扰码初相计算装置中设有计数器和第一移位寄存器组；所述扰码产生电路中设有产生x序列的第二移位寄存器组和产生y序列的第三移位寄存器组及异或运算单元；该方法至少包括以下步骤：

步骤1、配置所述扰码初值计算器的扰码初值计算启动信号、扰码号、x序列初值及x序列的平移次数；

步骤2、根据扰码初值计算启动信号，所述第一移位寄存器组根据特征多项式对x序列进行移位计算；所述计数器接收扰码初值计算启动信号对第一移位寄存器组的寄存器的移位计数，当计数器计到扰码码号时，给第一移位寄存器组发出停止信号，所述第一移位寄存器组计算结束，提供所述扰码码号的扰码初相供配置模块读取；

步骤3、所述扰码产生电路接收配置的所述扰码初相的x序列输入，快速将扰码初相转化成为任意相位的扰码码字。

所述步骤1中还包括以下步骤：

步骤11、当扰码初值计算启动信号为0时，配置模块配置扰码号n；当扰码初值计算启动信号为1时，对所述第一移位寄存器配置X序列初值，所述第一移位寄存器组开始计算；

步骤12、当X序列初值配置为1时，对所述第一移位寄存器组配置下行扰码号0—8191，用于计算相对应的扰码初相；

当X序列初值配置为非1时，对所述第一移位寄存器组配置所述X序列初值转化为所述扰码号n需要移位的次数，用于计算对应的扰码初相。

所述步骤2中的特征多项式是指1+X⁷+X¹⁸。

所述步骤3中还包括以下步骤：

步骤31、将扰码初相配置给产生x序列的第二移位寄存器组，将产生y序列的第三移位寄存器组置入全1值，对所述扰码产生电路配置扰码使用类型参数；

步骤32、根据所述扰码使用类型参数及由算法推导仿真确定的所述扰码产生电路中两个移位寄存器组的抽头系数，确定相应的扰码发生器的结构类型；

步骤33、所述两个移位寄存器组的对应寄存器进行运算，直接将扰码初相快速转化成为任意相位的扰码码字。

所述步骤31中的扰码类型是指正常扰码、左替换扰码及右替换扰码。

所述步骤32中的确定扰码产生电路的结构类型，是指将所述第二移位寄存器组、第三移位寄存器组和异或单元连接成正常扰码发生器或左替换扰码发生器或右替换扰码发生器。

所述步骤33中的运算是指异或运算。是指两个移位寄存器组及相对应的异或单元分别产生x序列、y序列的I、Q分量，分别将x序列与y序列的I分量、x序列与y序列的Q分量进行异或。

本发明将扰码初相计算电路和扰码发生电路分立设置，扰码初相计算电路先将扰码码号转化为扰码初相，通过对扰码初相计算电路配置扰码号以及对一个扰码号配置不同的x序列初值的方式，减少循环计算的次数，以加快扰码初相的计算速度，降低资源占用，提高了复用水平。本发明还利用了WCDMA系统中M固定的优势，通过扰码发生电路结构类型的选择和变化，实现直接将扰码初相转化为任意相扰码(正常扰码或替换扰码)，不仅可以灵活实时得产生不同扰码号对应的扰码码字，满足功能要求，且不必添加专门的控制逻辑电路装置，降低了功耗。

附图说明

图1是现有技术中扰码产生器

图2是本发明的装置构成图

图3是本发明的扰码初相计算装置构成图

图4是本发明的正常扰码发生电路的结构图

图5是本发明的左替换扰码发生电路的结构图

图6是本发明的右替换扰码发生电路的结构图

图7是本发明用于WCDMA系统的扰码发生器的实现方法的主流程图

具体实施方式

下面结合说明书附图来说明本发明的具体实施方式。

扰码发生器由两部分功能组成：第一部分就是将扰码码号快速转化成扰码初相的功能，这部分功能由扰码初值计算装置实现；第二部分就是将扰码初相快速转化成M相位的扰码码字的功能，这部分功能由扰码产生电路实现。这两部分功能实现使用不同的扰码发生办法。

结构相同的移位寄存器组，在不同的初始状态下产生的序列之间有移位关系。同一个扰码号，如果设置不同的x序列的初始值x(0)、x(1)......x(17)，为得到该扰码号对应的扰码初相进行的平移次数是不同的，所以，可以通过对一个扰码号的初始值的设定以及对x序列的相位平移次数配置，以达到减少循环计算的次数，加快扰码初相的计算速度的目的。

参考图2，图2是本发明的装置构成图，本发明的装置由扰码初相计算装置1、扰码发生电路2和配置模块3三部分组成。扰码初相计算装置1用于接收配置的扰码码号，并快速将扰码码号转化为扰码初相。扰码发生电路2用于接收配置的扰码初相，并快速将扰码初相转化为任意相的扰码。扰码发生电路2中包括可以选择实现的正常扰码发生电路、左扰码发生电路和右扰码发生电路。配置模块3，用于对所述扰码初相计算装置配置扰码码号、x序列初值输入以及x序列的运行拍数，用于为所述扰码发生电路配置扰码初相，用于选择所述扰码发生电路的结构类型。

参考图4，图4是正常的扰码发生电路的结构图，其中第二移位寄存器组21由18个D触发器和异或电路组成，接收配置的扰码初相输入，用于产生x序列、x序列的I、Q分量，第三移位寄存器组22和异或电路组成，全1值置入y序列，用于产生y序列、y序列的I、Q分量。

参考图3，是本发明的扰码初相计算装置构成图，扰码初相计算装置1包括一个计数器和一个由18个D触发器和一个异或电路组成的第一移位寄存器组。计数器为移位寄存器的移位计数，当计数器的值小于扰码号时，不断循环计数；当计数值达到所述的扰码码号时，扰码初相计算完成；第一移位寄存器组，它与计数器相连，接受配置的扰码初相计算启动信号和x序列初值输入，将扰码码号快速转化为扰码初相。

本发明的配置模块3通过对扰码发生电路2中的两个移位寄存器组21、22和异或电路选择I、Q分量的抽头系数的选择连接，构成正常扰码发生电路、左替换扰码发生电路和右替换扰码发生电路三种扰码使用类型电路。

参考图4，扰码生成器扰码产生方式表示如下：

S_dl，n(i)＝Z_n(i)+jZ_n((i+131072)模(2¹⁸-1))，i＝0，1，...，38399。

        ＝(x(i+n)＾y(i))+j(x(i+n+131072)＾y(i+131072))

        ＝(x(i+n)+jx(i+n+131072))＾(y(i)+jy(i+131072))

根据以上表达式，第二移位寄存器组21中的产生x序列的18个D触发器及2套异或单元以及第三移位寄存器组22中产生y序列的18个D触发器及2套异或单元构成正常扰码发生电路。

参考图5，图5是本发明的左替换扰码发生电路的结构图，扰码生成器扰码产生方式表示如下：

S_dl，l，n(i)＝(x(i+n+8192)+jx(i+n+8192+131072))＾(y(i)+jy(i+131072))

根据以上表达式，第二移位寄存器组21中产生x序列的18个D触发器及3套异或单元以及第三移位寄存器组22中的产生y序列的18个D触发器及2套异或单元构成左替换扰码发生电路。与图4产生正常扰码发生电路相比，在产生x序列的第二移位寄存器组21中增加了一套异或单元211。

参考图6，图6是本发明的右替换扰码发生电路的结构图，扰码生成器扰码产生方式表示如下：

S_dl，r，n(i)＝(x(i+n+16384)+jx(i+n+16384+131072))＾(y(i)+jy(i+131072))

根据以上表达式，产生x序列的第二移位寄存器组21中产生x序列的18个D触发器及3套异或单元以及第三移位寄存器组22中产生y序列的18个D触发器及2套异或单元构成右替换扰码发生电路。与图4产生正常扰码发生电路相比，在产生x序列的第二移位寄存器组21中增加了一套异或单元211。

WCDMA下行移动台数字基带rake接收机中有三类扰码，正常扰码、左替换扰码和右替换扰码。扰码号为k的扰码的左替换扰码的扰码号为k+8192，右替换扰码的扰码号为k+16384。WCDMA中的相位M是确定的，M＝131072。M及左、右替换扰码参数均确定，通过算法推导与仿真可以确定扰码产生电路中X序列移位寄存器组的普通扰码、左替换、右替换扰码发生器的I、Q分量抽头系数，与Y序列移位寄存器组I、Q分量的抽头系数，选择实现正常扰码生成器结构、左替换扰码发生器结构和右替换扰码发生器结构。

参考图7本发明的主流程图，首先，在计算启动信号为0时，先配置出下行扰码号，同时准备开始计算，启动信号为1时，配置X序列初值，同时开始计算。

当X序列初值配置为1时，对第一移位寄存器组11配置下行扰码号0—8191，用以控制平移次数；当X序列初值配置为非1时，对第一移位寄存器组11配置将该X序列初值转化为扰码号的扰码初相需要移位的次数。

在扰码初值计算启动信号为1时，第一移位寄存器组根据特征多项式1+X⁷+X¹⁸对x序列进行移位计算，通过将这个序列右移n次，得到扰码生成器的扰码初值。同时，计数器开始对第一移位寄存器组11的寄存器的移位计数，当计数器值小于扰码号时，不断循环计数，否则给第一移位寄存器组11发出移位停止信号，第一移位寄存器组11计算结束，提供扰码码号对应的扰码初相供配置模块读取。

然后，给扰码产生电路2中产生x序列的第二移位寄存器组21配置扰码初相的x序列输入，产生y序列的第三移位寄存器组22置入全1值。给扰码产生电路2配置扰码使用类型信号，选择扰码产生电路2使用正常扰码还是左替换扰码或是右替换扰码结构。

再次，根据相位及扰码使用类型参数，确定扰码产生电路中两个移位寄存器组21、22的抽头系数，确定相应的扰码发生器的结构，两个移位寄存器组的对应寄存器进行异或运算，直接将扰码初相转化成为任意相位的扰码码字。具体如下：

扰码生成器扰码产生方式表示如下：

正常扰码：S_dl，n(i)＝Z_n(i)+jZ_n((i+131072)模(2¹⁸-1))，i＝0，，...，38399。

                  ＝(x(i+n)＾y(i))+j(x(i+n+131072)＾y(i+131072))

                 ＝(x(i+n)+jx(i+n+131072))＾(y(i)+jy(i+131072))

左替换扰码：S_dl，l，n(i)＝(x(i+n+8192)+jx(i+n+8192+131072))＾(y(i)+jy(i+131072))

右替换扰码：S_dl，r，n(i)＝(x(i+n+16384)+jx(i+n+16384+131072))＾(y(i)+jy(i+131072))

由上述公式可见，下行复扰码由两个复m序列异或分别由x和y序列经过合适的抽头异或输出。这三类扰码的y序列抽头系数相同，不同的是x序列的抽头系数。通过算法推导及仿真，可确定正常扰码发生器x序列、y序列延迟131072的抽头系数，由此确定的正常扰码发生器结构如图4所示。

将正常扰码发生器x序列再分别延迟8192和16384的抽头系数，则可分别确定左、右替换扰码发生器的x序列抽头系数，那么左、右替换扰码发生器的结构也就确定了，左替换扰码发生器结构如图5所示，右替换扰码发生器结构如图6所示。

确定采用上述扰码发生器的结构后，两个移位寄存器组的对应寄存器进行异或运算，扰码初相就可以快速直接地转化成为任意相位的扰码码字了。

Claims (14)

1.一种用于WCDMA系统的扰码发生器，其特征是，包括：

一个扰码初相计算装置，用于接收扰码码号和x序列初值输入，将任意扰码码号快速转化为扰码初相；所述扰码初相计算装置包括一个第一移位寄存器组和一个计数器，第一移位寄存器组接受扰码初相计算启动信号和x序列初值输入，当扰码初相计算启动时，计数器开始计数，当计数器计到扰码码号时，发出停止所述第一移位寄存器组的移位操作的信号，所述第一移位寄存器组将所述扰码码号快速转化为相对应的扰码初相；

扰码发生电路，用于接收扰码码号的扰码初相，将所述扰码初相转化成任意相位的扰码码字；

配置模块，用于对所述扰码初相计算装置配置扰码码号、x序列初值输入以及x序列的运行拍数。

2.根据权利要求1所述的扰码发生器，其特征是，所述扰码发生电路，包括两个移位寄存器组，其中第二移位寄存器组由18个D触发器和运算电路组成，接收所述扰码初相的x序列输入，用于产生x序列、x序列的I、Q分量，第三移位寄存器组由18个D触发器和运算电路组成，全1值置入y序列，用于产生y序列、y序列的I、Q分量；所述第二移位寄存器组和第三移位寄存器组的对应寄存器进行异或运算，直接将扰码初相转化成为任意相位的扰码码字。

3.根据权利要求1所述的扰码发生器，其特征是，所述第一移位寄存器组由18个D触发器组成。

4.根据权利要求2所述的扰码发生器，其特征是，所述扰码发生电路为正常扰码发生电路或替换扰码发生电路，用于将所述扰码初相直接转化为扰码或扰码的替换扰码。

5.根据权利要求2所述的扰码发生器，其特征是，所述扰码发生器还设有3套用于直接产生扰码或替换扰码的异或单元，所述异或单元与所述第二移位寄存器组和第三移位寄存器组连接成正常扰码发生器、左替换扰码发生器或右替换扰码发生器。

6.根据权利要求1所述的扰码发生器，其特征是，所述配置模块还进一步用于为所述扰码发生电路配置扰码初相。

7.根据权利要求1所述的扰码发生器，其特征是，所述配置模块还进一步用于选择所述扰码发生电路的结构类型。

8.一种用于WCDMA系统的扰码发生器的实现方法，扰码发生器包括将扰码码号快速转化为扰码初相的扰码初相计算装置和将所述扰码初相快速转化成任意相位的扰码码字的扰码发生电路；所述扰码初相计算装置中设有计数器和第一移位寄存器组；所述扰码发生电路中设有产生x序列的第二移位寄存器和产生y序列的第三移位寄存器组；该方法至少包括以下步骤：

步骤1、配置所述扰码初相计算装置的扰码初相计算启动信号、扰码号、x序列初值及x序列的平移次数；

步骤2、根据扰码初值计算启动信号，所述第一移位寄存器组根据特征多项式对x序列进行移位计算；所述计数器接收扰码初值计算启动信号对第一移位寄存器组的寄存器的移位计数，当计数器计到扰码码号时，给第一移位寄存器组发出移位停止信号，所述第一移位寄存器组计算结束，提供所述扰码码号对应的扰码初相供配置模块读取；

步骤3、所述扰码发生电路接收配置的所述扰码初相的x序列输入，所述第二移位寄存器组和第三移位寄存器组的对应寄存器进行运算，直接将扰码初相快速转化成为任意相位的扰码码字。

9.根据权利要求8所述的扰码发生器的实现方法，其特征是，所述步骤1中还包括以下步骤：

步骤11、当扰码初值计算启动信号为0时，配置扰码号n；当扰码初值计算启动信号为1时，对所述第一移位寄存器组配置X序列初值，所述第一移位寄存器组开始计算；

步骤12、当X序列初值配置为1时，对所述第一移位寄存器组配置下行扰码号0-8191，用于计算相对应的扰码初相；

当X序列初值配置为非1时，对所述第一移位寄存器组配置所述X序列初值转化为所述扰码号n需要移位的次数，用于计算对应的扰码初相。

10.根据权利要求8所述的扰码发生器的实现方法，其特征是，所述步骤2中的特征多项式是指1+X⁷+X¹⁸。

11.根据权利要求8所述的扰码发生器的实现方法，其特征是，所述步骤3中还包括以下步骤：

步骤31、将扰码初相配置给产生x序列的第二移位寄存器组，将产生y序列的第三移位寄存器组置入全1值，对所述扰码发生电路配置扰码使用类型参数；

步骤32、根据相位M和所述扰码使用类型参数，确定所述扰码发生电路中两个移位寄存器组的抽头系数，形成相应的扰码发生电路的结构类型；

步骤33、所述第二和第三移位寄存器组的对应寄存器进行运算，直接将扰码初相快速转化成为任意相位的扰码码字。

12.根据权利要求11所述的扰码发生器的实现方法，其特征是，所述步骤31中的扰码使用类型是指正常扰码、左替换扰码及右替换扰码。

13.根据权利要求11所述的扰码发生器的实现方法，其特征是，所述步骤32中的确定扰码发生电路的结构类型，是指将所述第二移位寄存器组、第三移位寄存器组和异或单元连接成正常扰码发生器或左替换扰码发生器或右替换扰码发生器。

14.根据权利要求11所述的扰码发生器的实现方法，其特征是，所述步骤33中的运算是指第二和第三移位寄存器组及相对应的异或单元分别产生x序列、y序列的I、Q分量，分别将x序列与y序列的I分量、x序列与y序列的Q分量进行异或。

Images