CN101241463B - 一种实现fpga监控及恢复的方法 - Google Patents

Abstract

本发明涉及FPGA/ASIC芯片技术领域，具体涉及一种实现FPGA监控及恢复的方法包括，步骤1、将FPGA芯片内的各功能模块进行复位；步骤2、读取FPGA芯片内监控寄存器的值，并判断FPGA芯片内的功能模块是否正常，若正常，则写全F到监控寄存器，否则，转入步骤3；步骤3、通过复位接口复位FPGA芯片。本发明在不使用第三方芯片、不用修改系统架构的情况下，通过FPGA芯片实现相应接口逻辑，既提供了系统自我监控的功能，又恢复系统的正常功能，使系统成本大大降低。

Description

一种实现FPGA监控及恢复的方法

技术领域

本发明涉及FPGA/ASIC芯片技术领域，具体涉及一种实现对FPGA芯片的工作状况进行监控及恢复，以增强硬件芯片稳定性的方法。

背景技术

设计有苛刻的实时、时序要求的复杂的高速硬线运算逻辑是一件非常有挑战性的工作。

随着大规模集成电路设计制造业和数字信号处理技术在近30年来的迅速发展，现代专用集成电路的设计，借助于电子电路设计自动化(EDA)工具，也在迅速的发展。从90年代几千门的规模到现在几十上百万门的设计规模。从功能上，很多以前只有软件才能实现的复杂逻辑功能，现在FPGA都能实现。从复杂度看，FPGA所实现逻辑的复杂度可以与软件相比，另外，FPGA还需要保证严格的时序，关注电气特性，这就决定了FPGA逻辑设计与软件编码一样，可能会有异常。

现有芯片设计中，在设计完成并产品化后，因为无法在用户使用的过程检查并发现原有设计中在某些特定情况下会出什么异常，往往在特定环境下出了问题后，其功能便无法使用，使得产品被用户认为稳定性差，以致于返厂维修或退货。此时，需要解决问题的根本原因，但这只是一方面的解决方案，并不能消除功能无法继续使用给用户带来的损失，更无法消除用户对产品极坏的印象，面对这种情况，所有FPGA的设计公司都不得不认真思考其芯片的稳定性问题。因此迫切需要一种发现FPGA异常并恢复到正确状态的方法。

发明内容

为了克服现有技术中存在的问题，本发明提出一种实现FPGA监控及恢复的方法，具体地说，是在FPGA芯片内各功能模块提供可监控的接口，通过相应接口判断FPGA内部逻辑是否有异常，并在发现异常时对FPGA内部逻辑进行恢复的方法。

本发明具体是这样实现的：

一种实现FPGA监控及恢复的方法，FPGA芯片内的每个功能模块对应监控状态寄存器内的1位，每个功能模块在正常工作时，就定时去把监控状态寄存器内对应的位置为0，所述方法具体包括如下步骤：

步骤1、对FPGA芯片内的功能模块查询是否有需要处理的任务，若有，则开始进行相应的处理，否则，将监控寄存器中对应该功能模块的位置为0，进行复位；重复执行该步骤继续下一功能模块的处理，直到将FPGA芯片内的各功能模块进行复位；

步骤2、读取FPGA芯片内监控寄存器的值，判断监控寄存器各位上的值是否为0，如果全为0，则FPGA芯片内各功能模块逻辑功能正常，则写全F到监控寄存器；如果不全为0，则FPGA芯片内有功能模块出现异常，无法正确实现设置的流程，记录相关异常信息，并通过复位接口复位FPGA芯片；

步骤3、在预设时间到达时重复执行步骤2。

所述步骤2中通过复位接口复位FPGA芯片具体为：

在FPGA芯片内设置一复位寄存器，往该寄存器里写1，则FPGA芯片复位。

采用本发明所述方法，其具体效果表现如下：

1、提高了整个系统的稳定性；

2、可记录相关异常信息，帮助以后定位、解决问题；

3、不用专用芯片，即可实现复杂的监控功能，系统成本大大降低；

本发明在不使用第三方芯片、不用修改系统架构的情况下，通过FPGA芯片实现相应接口逻辑，即提供了系统自我监控的功能，又恢复系统的正常功能。

附图说明

图1为本发明所述方法的系统架构图；

图2为本发明所述方法的流程处理图。

具体实施方式

本发明旨在解决在用户现场，通过实时监控，发现芯片的异常，并对其内部逻辑进行恢复，使用户能继续使用该产品实现其功能，本发明所述方法的基本原理如下：

对FPGA/ASIC芯片内的各个功能模块的工作状况相互之间是独立的，一般而言，每个功能模块对应监控状态寄存器内的1位即可，每个功能模块在正常工作时，就定时去把监控状态寄存器内对应的位置为0。若要判断FPGA/ASIC芯片内某个功能模块是否还在正常工作，只需把监控状态寄存器内对应的位置为1，等待足够的时间后，如1分钟，再去读出监控状态寄存器内对应的位，如果读出来是0，说明此功能模块在正常工作，所以把此位清成0了；如果读出来是1，说明此功能模块出现了逻辑异常，未能把此位清成0，所以读出来依然是1。

因此，本发明所述方法具体包括步骤如下：

步骤1、将FPGA/ASIC芯片内的各功能模块进行复位；

步骤2、读取FPGA/ASIC芯片内监控寄存器的值，并判断FPGA/ASIC芯片内的功能模块是否工作正常，若正常，则写全F到监控寄存器，否则，转入步骤3；

步骤3、通过FPGA/ASIC芯片的复位接口复位FPGA/ASIC芯片。

所述步骤1，将FPGA/ASIC芯片内的各功能模块进行复位是这样实现的：

(1)对FPGA/ASIC芯片内的一功能模块查询是否有需要处理的任务，若有，则开始进行相应的处理，具体处理步骤与此功能模块需要实现的功能有关；若无，将监控寄存器中对应该功能模块的位置为0；

(2)跳回(1)，继续下一功能模块的处理。

所述步骤2进一步包括：

(1)读取FPGA/ASIC芯片内监控寄存器的值；

(2)判断监控寄存器各位上的值是否为0，如果全为0，则FPGA/ASIC芯片内各功能模块逻辑功能正常，写全F到监控寄存器；如果不全为0，则FPGA有功能模块出现异常，无法正确实现设计的流程，记录相关异常信息，通过FPGA/ASIC复位接口复位FPGA/ASIC，使对应模块恢复正常功能；

(3)过一定的时间后，此时间可根据实际情况确定，可设置为1分钟或更长，再次跳到(1)开始操作。

FPGA/ASIC复位接口实现的功能很简单，就是提供一个复位寄存器，当往该寄存器里写1时，FPGA/ASIC芯片就复位。

Claims (2)

1.一种实现FPGA监控及恢复的方法，其特征在于，FPGA芯片内的每个功能模块对应监控状态寄存器内的1位，每个功能模块在正常工作时，就定时去把监控状态寄存器内对应的位置为0，所述方法具体包括如下步骤：

步骤1、对FPGA芯片内的功能模块查询是否有需要处理的任务，若有，则开始进行相应的处理，否则，将监控状态寄存器中对应该功能模块的位置为0，进行复位；重复执行该步骤继续下一功能模块的处理，直到将FPGA芯片内的各功能模块进行复位；

步骤2、读取FPGA芯片内监控状态寄存器的值，判断监控状态寄存器各位上的值是否为0，如果全为0，则FPGA芯片内各功能模块逻辑功能正常，则写全F到监控状态寄存器；如果不全为0，则FPGA芯片内有功能模块出现异常，无法正确实现设置的流程，记录相关异常信息，并通过复位接口复位FPGA芯片；

步骤3、在预设时间到达时重复执行步骤2。

2.如权利要求1所述的实现FPGA监控及恢复的方法，其特征在于，所述步骤2中通过复位接口复位FPGA芯片具体为：

在FPGA芯片内设置一复位寄存器，往该寄存器里写1，则FPGA芯片复位。

Images