CN101196863A - 数据传送控制装置和数据传送控制方法 - Google Patents

数据传送控制装置和数据传送控制方法 Download PDF

Info

Publication number
CN101196863A
CN101196863A CNA2007101674571A CN200710167457A CN101196863A CN 101196863 A CN101196863 A CN 101196863A CN A2007101674571 A CNA2007101674571 A CN A2007101674571A CN 200710167457 A CN200710167457 A CN 200710167457A CN 101196863 A CN101196863 A CN 101196863A
Authority
CN
China
Prior art keywords
data
sector
recording medium
impact damper
transmit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101674571A
Other languages
English (en)
Inventor
寿福义幸
古田昌之
下川良信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101196863A publication Critical patent/CN101196863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • G06F3/0607Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • G06F3/0619Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Bus Control (AREA)
  • Pinball Game Machines (AREA)

Abstract

本发明提供了数据传送控制装置和数据传送控制方法。缓冲器的容量是缓冲器与记录介质之间以及缓冲器与控制器之间的传送比特数的整数倍,所述传送比特数是指在相同电气定时传送的数据比特数。并行地执行按照所述传送比特数在缓冲器与记录介质之间以及控制器与缓冲器之间的数据传送。对在缓冲器输出或输入的数据的数量进行计数。当该计数达到通过将一个扇区除以所述传送比特数而获得的数量时,对到记录介质的一个扇区数据的输出或输入进行计数。将所计数的扇区数与从缓冲器输入或输出到记录介质的扇区数进行比较,并且确定是否正确执行了数据传送。

Description

数据传送控制装置和数据传送控制方法
技术领域
本发明涉及一种数据传送控制装置、存储有数据传送控制程序的记录介质、以及数据传送控制方法。
背景技术
诸如存储卡的可拆卸记录介质(即,可移动介质)已经更加经常地用作安装在交换机装置的插件板上的记录介质。存储卡是被称作闪存的包括只读存储器(ROM)的小卡型记录介质。存储卡的一个示例是由SanDisk公司开发的CompactFlash(CF)。
通常,在闪存与用于将数据传送到闪存或者从闪存传送数据的控制器之间设置有缓冲器,由此实现对闪存的访问(即,执行写处理和读处理)。具体地讲,如果用作对闪存进行访问的单位的一个块(写处理和读处理的单位)是一个扇区(访问的最小单位),则如图11A所示,在闪存与控制器之间设置容量为一个扇区的缓冲器。在写处理中,控制数据传送的数据传送控制装置,执行对一个扇区数据从控制器到缓冲器的批传送。然后,将传送到缓冲器的一个扇区数据批传送到闪存。另一方面,如果一个块由多个扇区组成,则如图11B所示设置多个缓冲器(其各自具有一个扇区的容量),并且数据传送控制装置基于一个扇区连续执行数据传送。
根据上述的技术,数据传送控制装置在完成将一个扇区数据传送到缓冲器之前不能将缓冲器中的数据传送到闪存。因此,降低了数据传送的吞吐量。此外,当一个块由多个扇区组成时,需要多个容量为一个扇区的缓冲器。例如,在日本特开2002-288034号公报所描述的技术中,如图12A和图12B所示,在闪存和控制器之间设置有两个缓冲器,并且并行执行控制器与缓冲器之间以及缓冲器与闪存之间的数据传送。因此,避免了数据传送的吞吐量的降低。此外,当一个块由多个扇区组成时,数据传送控制装置对传送的扇区的数量进行计数,并由此使用容量为一个扇区的缓冲器实现了对多个扇区的数据传送。
然而,根据上述的传统技术,不可能如下所述在避免数据传送吞吐量的下降的同时抑制缓冲器容量。根据在日本特开2002-288034号公报所描述的技术,尽管访问控制装置使用两个缓冲器来并行执行数据传送以避免数据传送吞吐量的下降,但是由于必须设置两个容量为一个扇区的缓冲器,所以无法抑制缓冲器容量。
发明内容
本发明的目的在于至少部分地解决传统技术中的所述问题。
根据本发明的一个方面,提供了一种用于控制数据传送的数据传送控制装置,该数据传送控制装置包括:控制单元,其按照预定扇区数将数据传送到记录介质以及按照所述预定扇区数从该记录介质传送数据,所述记录介质按照所述预定扇区数来管理数据;缓冲器,用于中继所述控制单元与所述记录介质之间的数据传送,所述缓冲器的容量是传送的比特数的整数倍,所述传送的比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;数据传送单元,其并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;数据计数单元,其对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量中的至少一个进行计数;扇区计数单元,当由所述数据计数单元计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,该扇区计数单元用于对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入中的至少一个进行计数,并由此对输出扇区数和输入扇区数中的至少一个进行计数;以及确定单元,其通过将由所述扇区计数单元所计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数中的至少一个进行比较,来确定是否正确执行了所述数据传送。
根据本发明的另一方面,提供了一种计算机可读记录介质,该计算机可读记录介质中存储有计算机程序,该计算机程序使得计算机控制数据传送,所述计算机程序使得所述计算机执行以下步骤:经由缓冲器在控制单元与按照预定扇区数管理数据的记录介质之间按照所述预定扇区数来传送数据,所述缓冲器中继在所述控制单元与所述记录介质之间的数据传送且其容量为传送比特数的整数倍,所述传送比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;第一计数步骤,对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量中的至少一个进行计数;第二计数步骤,当在所述第一计数步骤中计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,用于对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入中的至少一个进行计数,由此对输出扇区数和输入扇区数中的至少一个进行计数;以及通过将在所述第二计数步骤中计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数中的至少一个进行比较,来确定是否正确执行了所述数据传送。
根据本发明的又一方面,提供了一种数据传送控制方法,该数据传送控制方法包括以下步骤:经由缓冲器在控制单元与按照预定扇区数管理数据的记录介质之间按照所述预定扇区数来传送数据,所述缓冲器中继在所述控制单元与所述记录介质之间的数据传送且其容量为传送比特数的整数倍,所述传送比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;第一计数步骤,对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量中的至少一个进行计数;第二计数步骤,当在所述第一计数步骤中计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,用于对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入中的至少一个进行计数,由此对输出扇区数和输入扇区数中的至少一个进行计数;以及通过将在所述第二计数步骤中计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数中的至少一个进行比较,来确定是否正确执行了所述数据传送。
通过阅读以下结合附图对本发明的当前优选实施方式的详细描述,将会更好地理解本发明的以上和其它目的、特征、优点以及技术和工业意义。
附图说明
图1是用于说明根据第一实施方式的数据传送控制装置的概要和特征的图;
图2是根据第一实施方式的数据传送控制装置的构成的框图;
图3A到图3H是用于说明寄存器的图;
图4是根据第一实施方式的数据传送处理和计数处理的流程图;
图5是根据第一实施方式的确定处理的流程图;
图6是根据第一实施方式的选择处理的流程图;
图7是根据第一实施方式的数据填充(filling)处理的流程图;
图8是根据第一实施方式的持续时间设置处理的流程图;
图9是根据第二实施方式的数据传送处理和计数处理的流程图;
图10是根据第二实施方式的确定处理的流程图;
图11A和图11B是用于说明传统技术的图;以及
图12A和图12B是用于说明另一传统技术的图。
具体实施方式
下面将参照附图来详细描述根据本发明的数据传送控制装置、存储有数据传送控制程序的记录介质以及数据传送控制方法。在下文中,将依次描述说明书中采用的主要术语、根据第一实施方式的数据传送控制装置的概要和特征、根据第一实施方式的数据传送控制装置的构成和处理程序以及第一实施方式的效果。然后,将描述其它实施方式。
第一实施方式
对术语的说明
将首先说明在描述实施方式中使用的主要术语。首先,下面说明中的“记录介质”是指例如安装在交换机的插件板上的记录介质。被称作闪存的采用只读存储器(ROM)的小卡型记录介质(例如,CompactFlash)是该记录介质的一个示例。这种“记录介质”用于临时存储诸如由微处理单元(MPU)执行的算术处理结果的信息。使诸如算术处理结果的信息在安装于同一插件板上的“控制器”与“记录介质”之间进行“数据传送”,由此将该信息临时写入所述“记录介质”中(写处理),并且通过“控制器”再次读出临时写入到“记录介质”中的信息(读取处理)。
这里,所述“记录介质”基于“扇区数”(例如,基于一个扇区(例如,按照512个字节),或者基于多个扇区(例如,基于两个扇区))来管理数据。在执行将数据传送到“记录介质”时/执行从“记录介质”传送数据时,“控制器”传送与由“记录介质”管理的单位对应的数量的扇区的数据。具体地讲,如果“记录介质”基于两个扇区管理数据,则“控制器”执行将两个扇区的数据传送到“记录介质”/执行从“记录介质”传送两个扇区的数据。
不能通过“控制器”与“记录介质”之间的直接数据输入/输出来实现在“控制器”与“记录介质”之间执行的数据传送。“控制器”的数据输入/输出速度与“记录介质”的数据输入/输出速度明显不同。因此,在“控制器”与“记录介质”之间设置“缓冲器”从而使得“缓冲器”能够缓减速度差,从而实现“控制器”与“记录介质”之间的数据传送。因此,以两个步骤来实现数据传送,这两个步骤为:“控制器”与“缓冲器”之间的数据传送以及“缓冲器”与“记录介质”之间的数据传送。“数据传送控制装置”必须控制数据传送,从而使得不会由于“缓冲器”的存在而导致数据传送的“吞吐量”出现下降。
根据第一实施方式的数据传送控制装置的概要和特征
下面将参照图1来描述根据第一实施方式的数据传送控制装置的概要和特征。图1是用于说明根据第一实施方式的数据传送控制装置的概要和特征的图。
根据第一实施方式的数据传送控制装置的概要在于:设置控制器来将预定扇区数的数据传送到记录介质/从记录介质传送预定扇区数的数据,其中,所述记录介质基于预定扇区数来管理数据;以及控制控制器与记录介质之间、经由缓冲器的数据传送。根据第一实施方式的数据传送控制装置的主要特征在于:在避免数据传送吞吐量下降的同时,将缓冲器容量抑制到等于或低于最小访问单位的水平。
下面将简要地描述主要特征。第一实施方式的缓冲器的容量为传送比特数的整数倍。这里,所述传送比特数是指在相同的电气定时缓冲器与记录介质之间传送的数据的比特数或者缓冲器与控制器之间传送的数据的比特数。例如,如果用作缓冲器的寄存器的宽度为两个字节(即,16比特),则在相同电气定时,两个字节(即,16比特)的数据在缓冲器与记录介质之间或者在缓冲器与控制器之间进行传送。
在这种情况下,传送的比特数是“16比特”。16比特的整数倍例如为16比特、32比特和48比特。在第一实施方式中,假定缓冲器的容量为传送比特数的整数倍,即一个扇区的容量。假定一个扇区为512字节。因此,缓冲器的容量为传送比特数(16比特)的256倍(512字节÷2字节=256字节)。在第一实施方式中,假定一个扇区为512字节,并且缓冲器的容量为一个扇区(在这种情况下,可以选择批数据传送)。然而,本发明不限于本实施方式,一个扇区和缓冲器的容量可以是任意尺寸,只要缓冲器的容量为传送比特数的整数倍即可。
通过上述结构,根据第一实施方式的数据传送控制装置,并行地执行按照传送比特数在缓冲器与控制器之间的数据传送(参见图1中的(1)-1)、以及按照传送比特数在控制器与缓冲器之间的数据传送(参见图1中的(1)-2)。在第一实施方式中,描述了写处理。例如,如图1中的(1)-1和(1)-2所示,数据传送控制装置首先并行地执行如下两个操作:在缓冲器与记录介质之间传送两个字节的“数据1”以及在控制器与缓冲器之间传送两个字节的“数据254”。数据传送控制装置然后并行地执行如下两个操作:在缓冲器与记录介质之间传送两个字节的“数据2”以及在控制器与缓冲器之间传送两个字节的“数据255”。数据传送控制装置如此重复数据传送。超出缓冲器容量的数据以循环方式传送到缓冲器。
在该处理中,数据传送控制装置对在缓冲器处向记录介质的数据输出数进行计数(参见图1中的(2))。例如,数据传送控制装置通过从“256”起倒计数(count down)来对数据输出数进行计数。在第一实施方式中,将计数描述为通过倒计数来实现。然而,本发明不限于此,例如,可应用正计数(counting-up),并且计数的方式不受到限制。
当数据输出数的计数等于通过将一个扇区除以传送比特数所获得的数量时,数据传送控制装置确定一个扇区数据输出到记录介质,并由此对输出扇区的数量进行计数(参见图1中的(3))。例如,当计数的数据输出数是“256”时(即,当数据传送控制装置从“256”到“1”进行倒计数时),由于“256”是通过将一个扇区(512字节)除以传送比特数(16比特)所获得的数量,所以数据传送控制装置对输出到记录介质的一个扇区数据进行计数。例如,当“256”被计数两次时,数据传送控制装置将“2”计数为输出扇区的数量。
之后,数据传送控制装置将计数的扇区数与从缓冲器输入到记录介质的扇区数进行比较,从而确定是否正确执行了数据传送(参见图1的(4))。例如,数据传送控制装置将作为计数的扇区数的“2”与作为从缓冲器输入到记录介质的扇区数的“2”进行比较,并且由于这两个数匹配,所以数据传送控制装置确定正确执行了数据传送。
因此,根据第一实施方式的数据传送控制装置能够在避免数据传送吞吐量下降的同时,将缓冲器的容量抑制到等于或低于最小访问单位的水平。
根据第一实施方式的数据传送控制装置的构成
将参照图2和图3A到3H来描述根据第一实施方式的数据传送控制装置的构成。图2是根据第一实施方式的数据传送控制装置的构成的框图。图3A到图3H是示出寄存器的图。
如图2所示,根据第一实施方式的数据传送控制装置10包括,用于执行向/从CompactFlash1的数据传送的控制器20,并且控制在控制器20与CompactFlash1之间经由缓冲区30执行的数据传送。在第一实施方式中,CompactFlash1基于两个扇区管理数据。在第一实施方式中,将CompactFlash描述为记录介质的示例。然而,本发明并不限于此,而是可以类似地应用到除CompactFlash之外的其他记录介质。
数据传送控制装置10包括:控制器20、缓冲器30、数据传送/批数据传送单元40、写计数控制器50、读计数控制器60、确定单元70、选择器80、数据删除单元90以及FIFO 100。控制器20是微处理单元(MPU),其用于将预定扇区数的数据传送到CompactFlash1或者从CompactFlash1传送预定扇区数的数据,并且包括作为本发明的高度相关部件的算术处理器21和寄存器单元22。算术处理器21执行算术处理,并且将诸如算术处理的结果的数据传送到CompactFlash1/从CompactFlash1传送诸如算术处理的结果的数据。由数据传送控制装置10控制的数据传送将诸如由算术处理器21进行的算术处理的结果的数据传送到CompactFlash1/从CompactFlash1传送诸如由算术处理器21进行的算术处理的结果的数据。具体地讲,算术处理器21经由稍后描述的数据传送/批数据传送单元40和缓冲器30,将算术处理的结果输出到CompactFlash1(即,在CompactFlash1的写处理中),并且经由缓冲器30和数据传送/批数据传送单元40从CompactFlash1接收对算术处理结果的输入(即,在CompactFlash1的读处理中)。
寄存器单元22是用于存储计算和执行状态的存储部件。具体地讲,寄存器单元22包括用于如图2所示的各个功能的多种寄存器。下面将参照图3A到图3H来描述寄存器单元22中包括的多个寄存器以及作为数据存储寄存器的缓冲器30。
例如,如图3A所示,查找寄存器将信息存储在第八位(7)以及第25到32位(24到31)中。在这些位中,“RDY/CMP”是用于在CompactFlash1的读处理期间指示“忙-解除通知”、并且用于在CompactFlash1的写处理期间指示“写完成通知”的位。具体地讲,当在读处理期间在“RDY/CMP”中设置“0”比特时,这意味着CompactFlash1为“忙”。当设置了“1”比特时,这意味着CompactFlash1处于“忙解除”状态。另一方面,当在写处理期间设置了“0”比特时,这意味着CompactFlash1处于“正在写”。当设置了“1”比特时,这意味着CompactFlash1处于“写完成”状态。
接下来,“CF检测ERR”是用于“通知作为软件检测出的在访问CompactFlash中的错误因素”的位。当在“UNC”(第25位)中设置“1”比特时,意味着检测到“不可纠正的ECC错误”。当在“DWF”(第26位)中设置“1”比特时,意味着检测到“CompactFlash卡中的故障写入”。当在“BBK”(第27位)中设置“1”比特时,意味着检测到“坏块(badblock)”。当在“INDF”(第28位)中设置“1”比特时,意味着检测到“访问的扇区有错误或者不存在”。当在“ABRT”(第29位)中设置“1”比特时,意味着检测到“放弃的命令”。当在“AMNF”(第30比特)中设置“1”比特时,意味着检测到“一般错误”。
如图3B所示,FIFO补充寄存器将信息存储在第1到第8位(0到7)、第9到第16位(8到15)、第17到第30位(16到29)以及第31到第32位(30到31)中。在这些位之中,“扇区-计数”是用于设置访问的CompactFlash1的批处理的单位(作为单位管理的扇区数)的位。最大可以设置1块(即,128Kbps)的单位。最大时设置“00”。此外,“偏移地址”是用于指定寻址的CompactFlash的偏移地址的位。该地址可以由扇区(即,512字节)指定。数据传送控制装置10基于所指定的偏移地址和扇区数,来控制要在哪个地址处执行对CompactFlash1的写处理(或读处理)。此外,“W/R标识”是用于识别读处理和写处理的位。
例如,如图3C所示,起动控制寄存器将信息存储在第1位(0)中。这里,“起动”是用于触发数据传送的位。例如,如果在控制器20与缓冲器30之间传送一整个扇区(512字节)的数据之后、在“起动”中设置“1”比特,则批数据传送单元执行数据传送。如果在控制器20与CompactFlash1之间进行数据传送之前、在“起动”中设置了“1”比特,则数据传送单元执行数据传送。
例如,如图3D所示,复位控制寄存器将信息存储在第1位(0)中。这里,“RST”是用于复位CompactFlash1(即,删除在CompactFlash1中管理的数据)的位。当根据软件控制在“RST”中设置“1”比特时,数据删除单元90复位CompactFlash1,而在其它时间设置“0”比特。复位控制寄存器和数据删除单元90一起用作数据删除单元。
例如,如图3E所示,读完成位设置寄存器将信息存储在第1位(0)中。这里,“读完成”是用于“通知读完成”的位。当在“读完成”中设置“1”比特时,意味着读处理完成,而在其它时间设置“0”比特。
例如,如图3F所示,保护复位延迟定时器设置寄存器将信息存储在第1到第8位(0到7)以及第9位(8)中。这里,“设置初始定时器值”是用于设置数据传送持续的预定时间的位。在写处理时间内将“1”比特设置于“FLG”中。当设置“0”比特时,意味着写完成。在写处理中,首先设置保护复位延迟定时器设置寄存器,然后,在控制器20中设置写处理所需的信息。然后,设置起动控制寄存器。即使当异步地接收到复位指令(其指示删除在CompactFlash1中管理的数据)时,在保护复位延迟定时器设置寄存器中设置的预定时间内保持数据传送。由于写处理期间内CompactFlash1并不确保抗复位(或断电)的性能,所以进行这种设置。该保护复位延迟定时器设置寄存器用作持续时间设置单元。在写访问时,必须通过软件控制来开启“FLG”。当写完成时,关闭“FLG”。
例如,如图3G所示,写标志清除寄存器将信息存储在第9位(8)中。这里,“FLG”是用于指示清除用于写入CompactFlash(写处理)的标志的位。当在“FLG”中设置“0”比特时,将其忽略,而当在“FLG”中设置“1”时,清除写标志。
返回图2,缓冲器30是用于中继控制器20与CompactFlash1之间的数据传送的存储部件(即,数据存储寄存器)(参见图3H)。当进行读时,以扇区(即,512字节)为单位读取数据,并且即使当“扇区计数器”设置为复数时,也必须按照512字节执行查找。当进行写时,以扇区(即,512字节)为单位写入数据,并且即使当“扇区计数器”设置为复数时,也必须按照512字节执行查找。在第一实施方式中,缓冲器30的容量是传送比特数的整数倍。这里,传送比特数是指在相同的电气定时例如在缓冲器30与CompactFlash1之间或者在缓冲器30与控制器20之间传送的数据的比特数。具体地讲,当缓冲器30(数据存储寄存器)的宽度是两个字节(即,16比特)时,在缓冲器30与CompactFlash1之间以及在缓冲器30与控制器20之间在相同的电气定时传送两个字节(即,16个比特)的数据。
在第一实施方式中,缓冲器30的容量为传送比特数的整数倍,该缓冲器30的容量假定为一个扇区的容量。一个扇区假定为512字节。因此,缓冲器30的容量是传送比特数(即,16个比特)的256倍。
数据传送/批数据传送单元40是并行执行按照传送比特数在缓冲器30与CompactFlash1之间的数据传送以及按照传送比特数在控制器20与缓冲器30之间的数据传送的数据传送单元,以及例如通过在缓冲器30与CompactFlash1之间传送一个扇区的数据以后在控制器20与缓冲器30之间传送一个扇区数据来执行数据传送的批数据传送单元。具体地讲,数据传送/批数据传送单元40接受选择器80进行的选择,并且执行所选择的数据传送(即,由数据传送单元进行数据传送,或者由批数据传送单元进行数据传送)。
当数据传送单元在控制器20与CompactFlash1之间传送的数据结束以后由写数据计数器51计数的数量没有达到一个扇区时,数据填补(padding)单元41将足以填充一个扇区的量的预定数据输出到CompactFlash1。例如,数据填补单元41采用诸如“FF”或“00”的可选数据进行填补(即,填充),来避免数据传送的堆积(换言之,避免由于对从缓冲器30输入到CompactFlash1的扇区数进行计数所导致的忙状态)。数据传送/批数据传送单元40用作数据传送单元和批数据传送单元,数据填补单元41用作数据填充单元。
写计数控制器50控制写数据计数器51和扇区计数器52。写数据计数器51对缓冲器30处到CompactFlash1的数据输出数进行计数。当由写数据计数器51计数的输出数达到通过将一个扇区除以传送比特数所获得的数量时,扇区计数器52对到CompactFlash1的一个扇区数据输出进行计数,并且由此对输出扇区的数量进行计数。写数据计数器51用作数据计数单元,而扇区计数器52用作扇区计数单元。
读计数控制器60控制读数据计数器61和扇区计数器62。读数据计数器61对从CompactFlash1到缓冲器30的数据输入数进行计数。当由读数据计数器61计数的输入数达到通过将一个扇区除以传送比特数所获得的数量时,扇区计数器62对来自CompactFlash1的一个扇区数据输入进行计数,并且由此对输入扇区的数量进行计数。读数据计数器61用作数据计数单元,而扇区计数器62用作扇区计数单元。
例如,确定单元70将由扇区计数器51计数的扇区数与从缓冲器30输入到CompactFlash1的扇区数进行比较以确定是否正确地执行了数据传送,并且确定单元70将由扇区计数器62计数的扇区数与从CompactFlash1输出到缓冲器30的扇区数进行比较以确定是否正确执行了数据传送。例如,确定单元70将由扇区计数器52计数的扇区数与从缓冲器30输入到CompactFlash1的扇区数进行比较,并且当这两个数匹配时确定正确执行了数据传送。
在进行数据传送时,选择器80选择由数据传送单元进行的数据传送和由批数据传送单元进行的数据传送之一。选择器80用作选择单元。
数据删除单元90接收用于删除由CompactFlash1管理的数据的指令,并且删除数据。当进行故障检测时,数据删除单元90作为硬件自发地从CompactFlash1删除数据。复位控制寄存器和数据删除单元90一起用作数据删除单元。
FIFO 100是先进先出缓冲器。设置本实施方式的FIFO 100,用于例如缓减数据传送速度差。尽管FIFO 100具有其自身的计数器,但是其功能与设置在本实施方式的写计数控制器50和读计数控制器60中的计数器的功能不同。
第一实施方式的数据传送控制装置的处理过程
将参照图4到图8来描述根据第一实施方式的数据传送控制装置的处理过程。图4是根据第一实施方式的数据传送处理和计数处理的流程图;图5是根据第一实施方式的确定处理的流程图;图6是根据第一实施方式的选择处理的流程图;图7是根据第一实施方式的数据填充处理的流程图;而图8是根据第一实施方式的持续时间设置处理的流程图。
数据传送处理和计数处理
首先,数据传送控制装置10设置控制器20的FIFO补充寄存器中的扇区数(步骤S401)。例如,数据传送控制装置10将控制器20的FIFO补充寄存器中的扇区数设置为“2”。
然后,数据传送控制装置10使用数据传送/批数据传送单元40作为数据传送单元开始数据传送(S402)。具体地讲,数据传送控制装置10使用数据传送/批数据传送单元40,开始在缓冲器30与CompactFlash1之间以及控制器20与缓冲器30之间并行地进行数据传送。
然后,数据传送控制装置10使用写数据计数器51对在缓冲器30处到CompactFlash1的数据输出数进行计数(步骤S403)。例如,数据传送控制装置10通过使用写数据计数器51从“256”起倒计数来对数据输出数进行计数。
数据传送控制装置10使用扇区计数器52来确定一个扇区数据被输出到CompactFlash1(步骤S404)。具体地讲,数据传送控制装置10使用扇区计数器52来确定由写数据计数器51计数的数量是否达到通过将一个扇区除以传送比特数所获得的数量(即,在第一实施方式中为“256”)。
当确定结果指示该计数没有显示一个扇区数据输出(步骤S404中为“否”)时,数据传送控制装置10返回到使用扇区计数器52确定一个扇区数据是否被输出到CompactFlash1的处理。另一方面,当确定结果指示该计数显示了一个扇区数据输出(步骤S404中为“是”)时,数据传送控制装置10使用扇区计数器52来对扇区输出数进行计数(步骤S405)。
确定处理
首先,数据传送控制装置10使用确定单元70确定是否接收到“从缓冲器30输入到CompactFlash1的扇区数”(步骤S501)。
当没有接收到该数量时(步骤S501中为“否”),数据传送控制装置10返回到使用确定单元70确定是否接收到“从缓冲器30输入到CompactFlash1的扇区数”的处理。另一方面,当接收到该数量时(步骤S501中为“是”),数据传送控制装置10使用确定单元70,将由扇区计数器52计数的扇区数与“从缓冲器30输入到CompactFlash1的扇区数”进行比较(步骤S502)。
然后,数据传送控制装置10使用确定单元70确定比较结果是否指示匹配(步骤S503)。当结果显示相匹配时(步骤S503中为“是”),数据传送控制装置10使用确定单元70确定正确地执行了数据传送(步骤S504)。另一方面,当结果没有显示相匹配时(步骤S503中为“否”),数据传送控制装置10使用确定单元70确定没有正确地执行数据传送(步骤S505)。
选择处理
首先,数据传送控制装置10确定在选择器80处是否接受一个选择(步骤S601)。当该选择没有被接受时(步骤S601中为“否”),数据传送控制装置10返回到确定在选择器80处是否接受选择的处理。另一方面,当该选择被接受时(步骤S601中为“是”),数据传送控制装置10在选择器80处确定该选定数据传送是否为由数据传送单元进行的数据传送(步骤S602)。
当确定结果指示该选定数据传送是由数据传送单元进行的数据传送时(步骤S602中为“是”),数据传送控制装置10设置起动控制寄存器中的位(步骤S603),并且开始由数据传送单元进行的数据传送(步骤S604)。
另一方面,当确定结果指示该选定数据传送不是由数据传送单元进行的数据传送时(步骤S602中为“否”),数据传送控制装置10开始由批数据传送单元进行的数据传送(步骤S605),并且设置起动控制寄存器中的位(步骤S606)。
数据填充处理
首先,数据传送控制装置10使用数据填补单元41确定在控制器20与CompactFlash1之间传送的数据是否结束(步骤S701)。当确定结果指示传送的数据没有结束时(步骤S701中为“否”),数据传送控制装置10返回到使用数据填补单元41确定控制器20与CompactFlash1之间传送的数据是否结束的处理。
另一方面,当确定结果指示传送的数据结束时(步骤S701中为“是”),数据传送控制装置10使用数据填补单元41确定由写数据计数器51计数的数量是否达到一个扇区(步骤S702)。
当确定结果指示该数量没有达到一个扇区时(步骤S702中为“否”),数据传送控制装置10使用数据填补单元41输出足以填充一个扇区的量的数据(步骤S703)。另一方面,当确定结果指示该数量达到一个扇区时(步骤S702中为“是”),数据传送控制装置10结束由数据填补单元41进行的处理。
持续时间设置处理
首先,数据传送控制装置10确定控制器20的保护复位延迟定时器设置寄存器是否接受持续时间设置(步骤S801)。当该持续时间设置不被接受时(步骤S801中为“否”),数据传送控制装置10返回到确定控制器20的保护复位延迟定时器设置寄存器是否接受持续时间设置的处理。
另一方面,当该持续时间设置被接受时(步骤S801中为“是”),数据传送控制装置10开始由数据传送/批数据传送单元40进行的数据传送(步骤S802)。
然后,数据传送控制装置10确定数据删除单元90是否接受用于删除由CompactFlash1管理的数据的指令(步骤S803)。当用于删除数据的指令没有被接受时(步骤S803中为“否”),数据传送控制装置10返回到确定数据删除单元90是否接受用于删除由CompactFlash1管理的数据的指令的处理。
另一方面,当用于删除数据的指令被接受时(步骤S803中为“是”),数据传送控制装置10确定是否经过了持续时间(步骤S804)。当确定结果指示没有经过持续时间时(步骤S804中为“否”),数据传送控制装置10返回到确定持续时间是否经过的处理。
另一方面,当确定结果指示经过了持续时间时(步骤S804中为“是”),数据传送控制装置10使用数据删除单元90来删除由CompactFlash1管理的数据(步骤S805)。
第一实施方式的效果
如上所述,根据第一实施方式,用于控制数据传送的数据传送控制装置包括:控制单元,用于按照预定扇区数将数据传送到记录介质以及按照所述预定扇区数从该记录介质传送数据,所述记录介质按照所述预定扇区数来管理数据;缓冲器,用于中继所述控制单元与所述记录介质之间的数据传送,所述缓冲器的容量是传送比特数的整数倍,所述传送比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;数据传送单元,其并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;数据计数单元,其对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量中的至少一个进行计数;扇区计数单元,当由所述数据计数单元计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,该扇区计数单元用于对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入中的至少一个进行计数,并由此对输出扇区数和输入扇区数中的至少一个进行计数;以及确定单元,其通过将由所述扇区计数单元所计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数中的至少一个进行比较,由此确定是否正确执行了所述数据传送,从而,可以在避免数据传送吞吐量下降的同时,将缓冲器的容量抑制到等于或低于最小访问单元(即,一个扇区)的水平。
此外,根据第一实施方式,计数了从缓冲器到记录介质的数据输出数和来自记录介质的数据输入数中的至少一个,并且计数了输出扇区数和输入扇区数中的至少一个,由此,可以基于任何指定数量的块或扇区来在控制器与记录介质之间执行数据传送。
此外,根据第一实施方式,所述缓冲器具有一个扇区的容量,并且设置批数据传送单元来执行在控制器与缓冲器之间的一个扇区数据的传送之后在记录介质与缓冲器之间的一个扇区数据的传送和在缓冲器与记录介质之间传送一个扇区数据之后在控制器与缓冲器之间的一个扇区数据的传送这两者中的至少一个。当进行数据传送时,从由数据传送单元进行的数据传送和由批数据传送单元进行的数据传送中选择数据传送的方式。因此,可以选择连续数据传送(即,并行执行的按照传送比特数在缓冲器与记录介质之间的数据传送和按照传送比特数在控制器与缓冲器之间的数据传送)和批数据传送之一。
此外,根据第一实施方式,当在控制器与记录介质之间传送的数据结束时,如果计数的数量没有达到一个扇区,则输出和/或输入足以填充一个扇区的量的预定数据,由此,能够避免记录介质的忙状态(堆积)。
由于关于记录介质对从缓冲器输入的扇区数以及输出到缓冲器的扇区数进行计数,所以如果输入或输出没有达到一个扇区的数据,则记录介质可能进入忙状态(堆积)。然而,当输出或输入(填补)足以填充一个扇区的量的数据时,可以避免忙状态。
此外,根据第一实施方式,设置了多个单元,其中一个单元用于响应于用以删除由记录介质管理的数据的指令来删除数据,另一个单元用于设置数据传送持续的预定时间,并且当设置了预定时间时,即使接受用于删除的指令,数据传送也持续该预定时间,由此,当写处理等时可以避免对由记录介质管理的数据的破坏。
第二实施方式
在第一实施方式中,描述了数据传送控制装置控制写处理中的数据传送的情况。然而,本发明不限于此。本发明可以类似地应用到数据传送控制装置控制读处理中的数据传送的情况。因此,在第二实施方式中,将参照图9和图10来描述数据传送控制装置控制读处理中的数据传送的情况。图9是根据第二实施方式的数据传送处理和计数处理的流程图;而图10是根据第二实施方式的确定处理的流程图。
数据传送处理和计数处理
首先,与第一实施方式类似,数据传送控制装置10设置控制器20的FIFO补充寄存器中的扇区数(步骤S901),并且使用数据传送/批数据传送单元40来开始由数据传送单元进行的数据传送(步骤S902)。
然后,数据传送控制装置10使用读数据计数器61对从CompactFlash1到缓冲器30的数据输入数进行计数(步骤S903)。例如,数据传送控制装置10通过使用读数据计数器61从“256”起倒计数,来对数据输入数进行计数。
数据传送控制装置10使用扇区计数器62确定是否从CompactFlash1输入一个扇区的数据(步骤S904)。具体地讲,数据传送控制装置10使用扇区计数器62确定由读数据计数器61计数的数量是否达到通过将一个扇区除以传送比特数所获得的数量(即,在第二实施方式中为“256”)。
当确定结果指示该计数没有显示输入了一个扇区数据时(步骤S904中为“否”),数据传送控制装置10返回到使用扇区计数器62确定是否从CompactFlash1输入一个扇区的数据的处理。另一方面,当确定结果显示输入了一个扇区的数据时(步骤S904中为“是”),则数据传送控制装置10使用扇区计数器62对输入扇区数进行计数(步骤S905)。
确定处理
首先,数据传送控制装置10使用确定单元70确定是否接收到了“从CompactFlash1输出到缓冲器30的扇区数”(步骤S1001)。
当没有接收到该数量时(步骤S1001中为“否”),数据传送控制装置10返回到使用确定单元70确定是否接收到了“从CompactFlash1输出到缓冲器30的扇区数”的处理。另一方面,当接收到该数量时(步骤S1001中为“是”),数据传送控制装置10使用确定单元70,将由扇区计数器62计数的扇区数与“从CompactFlash1输出到缓冲器30的扇区数”进行比较(步骤S1002)。
然后,数据传送控制装置10使用确定单元70确定比较结果是否显示相匹配(步骤S1003)。当该结果显示相匹配时(步骤S1003中为“是”),数据传送控制装置10使用确定单元70确定正确执行了数据传送(步骤S1004)。另一方面,当该结果没有显示相匹配时(步骤S1003中为“否”),数据传送控制装置10使用确定单元70确定没有正确地执行数据传送(步骤S1005)。
第三实施方式
直到现在已经描述了根据第一实施方式和第二实施方式的数据传送控制装置。然而,可以以不同于上述实施方式中描述的那些方式的多种方式来实现本发明。下面将描述作为根据第三实施方式的数据传送控制装置的不同实施方式。
上述的实施方式具有容量为一个扇区的缓冲器,并且数据传送控制装置具有用于选择连续数据传送和批数据传送之一的选择器。然而,本发明并不限于此。本发明可应用到缓冲器的容量小于一个扇区并且数据传送控制装置不具有选择器且仅仅执行连续数据传送的情况。
在上述实施方式中,数据传送控制装置具有数据填充单元,如果当在控制器与记录介质之间传送的数据结束时、计数的数量没有达到一个扇区,则该数据填充单元输出或输入足以填充一个扇区的量的预定数据。然而,本发明并不限于此。本发明可以类似地应用到数据传送控制装置不包括数据填充单元的情况。数据传送控制装置可以采用不同的措施来避免记录介质的忙状态(堆积)。
在上述实施方式中,数据传送控制装置包括数据删除单元和持续时间设置单元,并且当设置了预定时间时,即使接收到用于删除(复位)的指令,也使数据传送持续预定时间。然而,本发明并不限于此。本发明可以类似地应用到数据传送控制装置没有数据删除单元和持续时间设置单元的情况。例如,数据传送控制装置可以采用不同的措施来避免在写处理时对在记录介质中管理的数据的破坏。
在上述实施方式中,在完成了预定扇区数(例如,两个扇区)的数据传送之后,将作为计数的扇区数的“2”与作为输入到记录介质或从该记录介质输出的扇区数的“2”进行比较,由此确定数据传送的正确性。然而,本发明并不限于此。本发明可以类似地应用到针对每个扇区确定正确性的情况(例如,在完成一个扇区数据传送之后,通过将诸如为“1”的计数扇区数与诸如为“1”的输入到记录介质的扇区数进行比较、来确定数据传送的正确性的情况)。
系统结构
此外,在对实施方式的以上说明中描述的处理中,被描述为自动执行的处理的一部分或全部可以人工地执行。相反,被描述为自动执行的处理的一部分或全部可以以已知方式自动地执行(例如,可以定期地将用于删除由记录介质管理的数据的指令发送到数据传送控制装置)。此外,如果没有另行指出,则可以选择性地修改在上述说明书和附图中描述的处理过程、控制处理、具体名称以及包括各种数据和参数的信息。
此外,附图中所示的每个装置的每个部件都是功能概念性的,并且没有必要物理地如附图(例如,图2)所示配置。换言之,每个装置的分布和集成的具体方式不限于这些附图中所示的情形,并且能够根据各种负荷和使用条件、在任何单元中功能上或物理上集成地或分布地配置其全部或一部分。此外,在每个装置中实现的每个处理功能的任何部分或全部可以通过CPU和由CPU分析并执行的程序来实现,或者可以以实施为连线逻辑的硬件中实现。
在实施方式中描述的数据传送控制方法(图4到图10)可以通过在微控制单元上的执行来实现。该程序可以经由诸如互联网的网络来进行发布。此外,该程序可以记录在诸如硬盘、软盘(FD)、CD-ROM、磁光盘(MO)或数字多用途盘(DVD)的计算机可读记录介质上,并且可以从记录介质读取且由计算机执行。
根据本发明,可以在避免数据传送吞吐量下降的同时,将缓冲器容量抑制到等于或小于最小访问单元的水平。
此外,根据本发明,可以选择连续数据传送(即,并行执行的、按照传送比特数在缓冲器和记录介质之间的数据传送以及按照传送比特数在控制器与缓冲器之间的数据传送)和批数据传送之一。
此外,根据本发明,可以避免记录介质的忙状态(即,堆积)。
此外,根据本发明,可以避免在写处理中对存储在记录介质中的数据的破坏。
尽管出于完整和清楚公开的目的,已经针对具体实施方式描述了本发明,但是所附权利要求并不由此受限,而是应被理解为涵盖本领域技术人员可以想到的、完全落入此处阐述的基本教导内的所有修改和另选结构。

Claims (6)

1.一种用于控制数据传送的数据传送控制装置,该数据传送控制装置包括:
控制单元,其按照预定扇区数将数据传送到记录介质以及按照所述预定扇区数从该记录介质传送数据,所述记录介质按照所述预定扇区数来管理数据;
缓冲器,用于中继所述控制单元与所述记录介质之间的数据传送,所述缓冲器的容量是传送比特数的整数倍,所述传送比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;
数据传送单元,其并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;
数据计数单元,其对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量这两者中的至少一个进行计数;
扇区计数单元,当由所述数据计数单元计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,该扇区计数单元用于对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入这两者中的至少一个进行计数,并由此对输出扇区数和输入扇区数这两者中的至少一个进行计数;以及
确定单元,其通过将由所述扇区计数单元所计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数这两者中的至少一个进行比较,来确定是否正确执行了所述数据传送。
2.如权利要求1所述的数据传送控制装置,该数据传送控制装置还包括:
批数据传送单元,其执行其中在所述控制单元与所述缓冲器之间传送一个扇区数据之后在所述记录介质与所述缓冲器之间传送该一个扇区数据的数据传送,并且执行其中在所述缓冲器与所述记录介质之间传送一个扇区数据之后在所述控制单元与所述缓冲器之间传送该一个扇区数据的数据传送;以及
选择单元,其在执行数据传送时选择由所述数据传送单元进行的数据传送和由所述批数据传送单元进行的数据传送之一,
其中,所述缓冲器的容量为一个扇区。
3.如权利要求1所述的数据传送控制装置,该数据传送控制装置还包括:
数据填充单元,如果在由所述数据传送单元在所述控制单元与所述记录介质之间传送的数据结束以后由所述数据计数单元计数的数量没有达到一个扇区时,则该数据填充单元执行对足以填充一个扇区的量的预定数据的输出和输入中的至少一个。
4.如权利要求1所述的数据传送控制装置,该数据传送控制装置还包括:
数据删除单元,用于在接收到用以删除数据的指令时,删除由所述记录介质管理的数据;以及
持续时间设置单元,其设置所述数据传送持续的预定时间,其中,
当所述持续时间设置单元设置了所述预定时间时,即使所述数据删除单元接收到所述指令,所述数据传送单元仍然将所述数据传送持续所述预定时间。
5.一种计算机可读记录介质,该计算机可读记录介质中存储有计算机程序,该计算机程序使得计算机控制数据传送,所述计算机程序使得所述计算机执行以下步骤:
经由缓冲器在控制单元与按照预定扇区数管理数据的记录介质之间按照所述预定扇区数来传送数据,所述缓冲器中继在所述控制单元与所述记录介质之间的数据传送且其容量为传送比特数的整数倍,所述传送比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;
并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;
第一计数步骤,对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量这两者中的至少一个进行计数;
第二计数步骤,用于当在所述第一计数步骤中计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入这两者中的至少一个进行计数,由此对输出扇区数和输入扇区数中的至少一个进行计数;以及
通过将在所述第二计数步骤中计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数这两者中的至少一个进行比较,来确定是否正确执行了所述数据传送。
6.一种数据传送控制方法,该数据传送控制方法包括以下步骤:
经由缓冲器在控制单元与按照预定扇区数管理数据的记录介质之间按照所述预定扇区数来传送数据,所述缓冲器中继在所述控制单元与所述记录介质之间的数据传送且其容量为传送比特数的整数倍,所述传送比特数指示在相同的电气定时所述记录介质与所述缓冲器之间以及所述控制单元与所述缓冲器之间传送的数据比特数;
并行地执行按照所述传送比特数在所述控制单元与所述缓冲器之间的数据传送、以及按照所述传送比特数在所述缓冲器与所述记录介质之间的数据传送;
第一计数步骤,对在所述缓冲器处到所述记录介质的数据输出的数量和从所述记录介质到所述缓冲器的数据输入的数量这两者中的至少一个进行计数;
第二计数步骤,用于当在所述第一计数步骤中计数的数量指示计数了通过将一个扇区除以所述传送比特数所获得的数量时,对到所述记录介质的一个扇区数据的输出以及来自所述记录介质的一个扇区数据的输入这两者中的至少一个进行计数,由此对输出扇区数和输入扇区数这两者中的至少一个进行计数;以及
通过将在所述第二计数步骤中计数的扇区数与在所述记录介质处从所述缓冲器输入的扇区数和输出到所述缓冲器的扇区数中的至少一个进行比较,来确定是否正确执行了所述数据传送。
CNA2007101674571A 2006-12-08 2007-10-25 数据传送控制装置和数据传送控制方法 Pending CN101196863A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006332499 2006-12-08
JP2006332499A JP2008146335A (ja) 2006-12-08 2006-12-08 データ転送制御装置、データ転送制御プログラムおよびデータ転送制御方法

Publications (1)

Publication Number Publication Date
CN101196863A true CN101196863A (zh) 2008-06-11

Family

ID=39277213

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101674571A Pending CN101196863A (zh) 2006-12-08 2007-10-25 数据传送控制装置和数据传送控制方法

Country Status (4)

Country Link
US (1) US20080140950A1 (zh)
EP (1) EP1930812A2 (zh)
JP (1) JP2008146335A (zh)
CN (1) CN101196863A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101668B2 (ja) * 2009-11-27 2012-12-19 株式会社東芝 デジタルビデオ収録再生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913215A (en) * 1996-04-09 1999-06-15 Seymour I. Rubinstein Browse by prompted keyword phrases with an improved method for obtaining an initial document set
US6728879B1 (en) * 1999-06-02 2004-04-27 Microsoft Corporation Transactional log with multi-sector log block validation
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
JP3890285B2 (ja) * 2002-10-23 2007-03-07 キヤノン株式会社 ファイル記録システム及びファイル転送方法

Also Published As

Publication number Publication date
US20080140950A1 (en) 2008-06-12
JP2008146335A (ja) 2008-06-26
EP1930812A2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
CN102144222B (zh) 执行时间估计方法、执行时间估计程序以及执行时间估计装置
JP5218390B2 (ja) 自律制御サーバ、仮想サーバの制御方法及びプログラム
CN108681565B (zh) 区块链数据并行处理方法、装置、设备和存储介质
TWI221370B (en) Network switching device and network switching method
KR101867286B1 (ko) 작업 부하를 고려한 하드웨어 가속화 기반의 대규모 데이터의 분산 처리 장치 및 방법
US20020032834A1 (en) External storage control device and data transfer method between external storage control devices
US6785792B2 (en) Storage system and data relocation method
CN102486752A (zh) Sas扩展器中数据预取
CN110737401B (zh) 用于管理独立冗余磁盘阵列的方法、设备和计算机程序产品
CN101582054A (zh) Dma控制系统、打印装置以及转移指示方法
EP0801350A1 (en) A method of data buffer replacement
CN103108020A (zh) 服务协作设备、服务协作方法和计算机可读记录介质
US20230401117A1 (en) Automatically optimized credit pool mechanism based on number of virtual channels and round trip path delay
JP2005115600A (ja) 情報処理装置及び方法
US11341842B2 (en) Metering data management system and computer readable recording medium
JP2008225558A (ja) データ中継集積回路、データ中継装置およびデータ中継方法
US8694689B2 (en) Storage system having plural microprocessors, and processing allotment method for storage system having plural microprocessors
CN101196863A (zh) 数据传送控制装置和数据传送控制方法
EP4099235A1 (en) Data pre-fetching method and apparatus, and storage device
CN102043741A (zh) 用于管道仲裁的电路和方法
CN112073325B (zh) 数据拥塞控制及带宽预估方法
US9118526B2 (en) Method and apparatus for controlling data storage
US8051419B2 (en) Method of dynamically adjusting number of task request
KR100950356B1 (ko) 다중 코히런시 단위들을 지원하는 데이터 전송 유닛
Benveniste et al. Parallel simulation of the IBM SP2 interconnection network

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080611