CN101192832B - 处理音频信号的方法和系统 - Google Patents

Abstract

本发明涉及一种用于处理多路径、多速率的数字音频信号的方法和系统。该方法的一些方面包括对多个数字音频信号进行向上采样，和在混频之前将所述经向上采样的数字音频信号转换成通用数据率。本发明使用半带内插器来转换所述数字音频信号采样率。本发明也可使用无限脉冲响应内插器进行向上采样。通过使用多个半带内插器，确定通用数据率。通过使用无限脉冲响应滤波器或有限脉冲响应滤波器，可补偿数字音频信号中的失真。

Description

处理音频信号的方法和系统

技术领域

本发明涉及数字音频处理，更具体地说，涉及一种在多路径、多速率音频处理过程中使用速率转换滤波器降低混频复杂度的方法和系统。

背景技术

在音频运用中，提供音频接口和处理功能的系统可能需要支持双工操作，其可包括下述的功能：在通过传感器、扩音器或其它类型的输入设备收集音频信息的同时，还能使用处理后的信号驱动扬声器、听筒或其它类型的输出设备。为了执行这些操作，系统可使用这样的音频编码和解码(编解码器，Codec)设备，其可在朝着提供音频处理的电路和/或软件的上行链路方向上提供适合的增益、滤波和/或模数转换，也可在朝着输出设备的下行链路方向上提供适合的增益、滤波和/或数模转换。

随着音频应用的扩展，例如随着新的视频和/或音频压缩技术和格式的发针并植入到无线系统(如移动电话)中，需要新的多媒体数字信号编解码器设备，提供适合的处理性能以处理宽范围的音频信号和音频信号源。在这一点上，还需要新增的功能和/或容量以向用户提供新的通信和多媒体技术提供的灵活性。此外，这些新增的功能和/或容量需要在一个灵活有效的方式下实现，这使得操作要求、通信技术和移动电话支持的可宽范围的音频信号源变得复杂。另外，更复杂的设计需要更灵活和有效的测试接口和能力作为设计的一部分，以便设计者和OEM商能够以前所未有的规模实施产品的测试。

由于音频信号有大量可能的信号源，根据接收到的不同数据类型和采样率，音频处理电子器件必须有相应的灵活性。高质量音频例如音乐的处理要求，不同于语音或别的音频类型例如合弦铃声的处理要求。例如，语音信号比高质量音频具有更低的采样率，并且由于通信的双向性，其具有更高的要求。语音信号具有非常低的延时要求。

比较本发明后续将要结合附图介绍的系统，现有技术的其它局限性和弊端对于本领域的普通技术人员来说是显而易见的。

发明内容

本发明要解决的技术问题在于，提供一种在多路径、多速率音频处理过程中使用速率转换滤波器降低混频复杂度的方法和系统，结合至少一幅附图进行了充分的展现和描述，并在权利要求中得到了更完整的阐述。

根据本发明的一个方面，提供一种用于处理音频信号的方法，该方法包括：

以多个不同的数据率接收多个数字音频信号；

对每一个所述接收到的数字音频信号进行向上采样；

在混频之前，将所述经上采样的数字音频信号转换成通用数据率。

优选地，该方法进一步包括：使用半带内插器转换所述数字音频信号中的多个采样率。

优选地，通过多个所述的半带内插器确定所述的通用数据率。

优选地，使用无限脉冲响应内插器进行所述的上采样。

优选地，所述的经上采样的多个数字音频信号中的一部分具有通用数据率。

优选地，该方法进一步包括：使用无限脉冲响应滤波器补偿每一个所述数字音频信号中的失真。

优选地，该方法进一步包括：使用有限脉冲响应滤波器补偿每一个所述数字音频信号中的失真。

根据本发明的一个方面，提供一种用于处理音频信号的系统，该系统包括：一个或多个电路，所述一个或多个电路以多个不同的数据率接收多个数字音频信号；所述一个或多个电路对每一个所述接收到的数字音频信号进行上采样；在混频之前，所述一个或多个电路将所述经上采样的数字音频信号转换成通用数据率。

优选地，该系统进一步包括：通过使用半带内插器向上转换所述数字音频信号中的多个采样率。

优选地，所述通用数据率通过多个所述半带内插器来确定。

优选地，所述上采样使用无限脉冲响应内插器来进行。

优选地，所述的经上采样的多个数字音频信号的一部分具有通用数据率。

优选地，所述系统使用无限脉冲响应滤波器补偿每一个所述数字音频信号中的失真。

优选地，所述系统使用有限脉冲响应滤波器补偿每一个所述数字音频信号中的失真。

根据本发明的一个方面，提供一种机器可读存储器，其内存储的计算机程序具有至少一个代码段以处理音频信号，所述至少一个代码段由机器执行以使得所述机器执行以下步骤：

以多个不同的数据率接收多个数字音频信号；

对每一个所述接收到的数字音频信号进行上采样；

在混频之前，将所述经上采样的数字音频信号转换成通用数据率。

优选地，所述至少一个代码段包括使用半带内插器向上转换所述数字音频信号中的所述多个采样率的代码。

优选地，所述至少一个代码段包括通过多个所述的半带内插器确定所述通用数据率的代码。

优选地，所述至少一个代码段包括使用无限脉冲响应内插器对每一个所述的接收到的数字音频信号进行向上采样的代码。

优选地，所述至少一个代码段包括以通用数据率对所述经上采样的数字音频信号的一部分进行调整的代码。

优选地，所述至少一个代码段包括使用无限脉冲响应滤波器对每一个所述数字音频信号中的失真进行补偿的代码。

优选地，所述至少一个代码段包括使用有限脉冲响应滤波器对每一个所述数字音频信号中的失真进行补偿的代码。

本发明的各种优点、各个方面和创新特征，以及其中所示例的实施例的细节，将在以下的描述和附图中进行详细介绍。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是根据本发明实施例的用于处理多个无线协议的多媒体基带处理器的典型框图；

图2A是根据本发明实施例的与蓝牙无线收发装置通信连接的多媒体基带处理器的典型框图；

图2B是根据本发明实施例的多媒体基带处理器中的音频编解码器的典型框图；

图2C是根据本发明实施例的多媒体基带处理器中的模拟处理单元的典型框图；

图2D是根据本发明实施例的音频编解码器中用于数据混频的典型步骤流程图；

图3是依据本发明实施例的数字音频补偿和数据率内插器的示意框图；

图4是依据本发明实施例的级联双二阶形式的无限脉冲响应补偿滤波器的结构示意框图；

图5是依据本发明实施例的直接形式的有限脉冲响应(FIR)滤波器的结构示意框图；

图6是依据本发明实施例的半带内插滤波器(HBIF)的结构示意框图；

图7是依据本发明实施例的级联双二阶无限脉冲响应(IIR)内插滤波器的结构示意框图；

图8～11分别是依据本发明实施例的半带内插滤波器的结构示意框图；

图12是依据本发明实施例的用于音频信号补偿和采样率内插的方法步骤的流程图。

具体实施方式

本发明的特定实施例涉及一种在多路径、多速率音频处理过程中使用速率转换滤波器降低混频复杂度的方法和系统。在这方面，该多路径指的是多处理路径的使用，其可用于处理从多个信号源接收到的音频信号。而且，多速率指的是可以多个采样速率接收音频信号，并可根据处理要求将这些音频信号转换成不同的采样率。该方法的实施例包括向上采样多个数字音频信号并在混频之前将所述经向上采样的数字音频信号转换成通用数据率。数字音频信号采样率可使用半带内插器来进行转换。上采样还可以使用无限脉冲响应内插器来执行。经上采样的数字音频信号中的一部分具有通用数据率。该通用数据率可通过多个用于生成经上采样的数字音频信号的半带内插器来确定。数字音频信号中的失真可通过多个级联双二阶滤波器或有限脉冲响应滤波器来进行补偿。

图1是根据本发明实施例的用于处理多个无线协议的多媒体基带处理器的典型框图。参照图1，示出了可对应于例如无线手持设备的无线系统100。在这一点上，2006年2月14日申请的美国专利申请No.11/345,704公开了一种用于处理多个无线接入通信协议的处理器的系统和方法，在此全文引用，以供参考。无线系统100可包括基带处理器102和多个RF子系统104，...，106。在这一点上，例如RF子系统可对应WCDMA/HSDPA RF子系统或GSM/GPRS/EDGE RF子系统。无线系统100也可包括蓝牙无线收发装置196、多个天线192和194、TV 119、高速红外装置(HSIR)121、PC调试模块123、多个晶体振荡器125和127、SDRAM模块129、NAND模块131、电源管理单元(PMU)133、电池135、充电器137、背光源(backlight)139和振动器141。蓝牙无线收发装置196可与天线194连接。蓝牙无线收发装置196可集成在单个芯片上。无线系统100可进一步包括音频模块188、一个或多个如扬声器190、一个或多个USB接口(如USB设备117和119)、扩音器(MIC)113、扬声器电话(speaker phone)111、键区109、一个或多个显示器(如LCD107)、一个或多个照相机(如照相机103和105)、移动存储器(如记忆棒101)、以及UMTS用户身份标识模块(USIM)198。

基带处理器102可包括TV输出模块108、红外(IR)模块110、通用异步接收器/发射器(UART)112、时钟(CLK)114、存储器接口116、功率控制模块118、慢时钟模块176、OTP存储器模块178、定时器模块180、内部集成电路语音(I2S)接口模块182、内部集成电路(I2C)接口模块184、干扰控制模块186。基带处理器102可进一步包括USB OTG(on-the-go)模块174、AUX ADC模块172、通用I/O(GPIO)模块170、LCD模块168、照相机模块166、SDIO模块164、SIM接口162、脉冲编码调制(PCM)模块160。基带处理器102可通过PCM模块160与蓝牙无线收发装置196通信，在某些实施例中，可通过UART 112和/或I2S模块182与蓝牙无线收发装置196通信。

基带处理器102可进一步包括用于同相(I)和正交(Q)信号分量的多个发送(Tx)数模转换器(DAC)120，...，126、多个RF控制器122，...，128和用于I和Q信号分量的多个接收(Rx)模数转换器(ADC)124，...，130。在这一点上，接收、控制和/或发射操作都基于传输技术的类型，如EDGE、HSDPA和/或WCDMA。基带处理器102也可包括SRAM模块152、外部存储控制模块154、安全引擎(security engine)模块156、CRC发生器模块158、系统互联150、调制解调加速器132、调制解调控制模块134、栈处理器模块136、DSP子系统138、DMAC模块140、多媒体子系统142、图形加速器144、MPEG加速器146、JPEG加速器148。虽然图1公开了无线系统100，但本发明的各个方面并不仅限于此。

图2A是根据本发明实施例的与蓝牙无线收发装置通信连接的多媒体基带处理器的典型框图。参照图2A，示出了无线系统200，其包括基带处理器205、天线201a和201b、蓝牙无线收发装置206、输出设备驱动器202、输出设备203、输入设备204和多媒体设备224。无线系统200可包括与图1中公开的相类似的组件。基带处理器205可包括调制解调器207、数字信号处理器(DSP)215、共用存储器217、核心处理器218、音频编码/解码单元(编解码器)209、模拟处理单元208和主时钟216。例如，核心处理器218可是集成在基带处理器205中的ARM处理器。DSP 215可包括语音编解码器211、音频播放器212、PCM模块213和音频编解码器硬件控制器210。核心处理器218可包括I2S模块221、UART和串行外设接口(UART/SPI)模块222，以及子带编码(SBC)编解码器223。蓝牙无线收发装置206可包括PCM模块214、I2S模块219和UART 220。

天线201a和201b可包括合适的逻辑、电路和/或代码，用于发送和/或接收无线信号。输出设备驱动器202可包括合适的逻辑、电路和/或代码，用于控制输出设备203的操作。在这一点上，输出设备驱动器202可接收来自DSP215的至少一个信号和/或使用模拟处理单元208生成的至少一个信号。输出设备203可包括合适的逻辑、电路和/或代码，用于播放、存储和/或传输来自模拟处理单元208的模拟音频、语音、多音铃声和/或混频信号。例如，输出设备203可包括扬声器、扬声器电话、立体声扬声器、耳机和/或音频存储设备(如录音磁带)。输入设备204可包括合适的逻辑、电路和/或代码，用于接收模拟音频和/或语音数据，并将其传送到模拟处理单元208进行处理。例如，输入设备204可包括一个或多个麦克风和/或辅助麦克风。多媒体设备224包括合适的逻辑、电路和/或代码，用于与基带处理器205中的核心处理器218之间的多媒体数据传输。例如，多媒体设备224可包括照相机、录影机、视频显示器和/或存储设备(如记忆棒)。

蓝牙无线收发装置206可包括合适的逻辑、电路和/或代码，用于使用蓝牙无线收发协议进行信息的传输、接收和/或处理。在这一点上，例如，蓝牙无线收发装置206可支持放大、滤波、调制和/或解调操作。例如，蓝牙无线收发装置206可通过PCM模块214、I2S模块219和/或UART 220从/或向基带处理器205传输数据。在这一点上，蓝牙无线收发装置206可通过PCM模块214与DSP 215通信，并通过I2S模块221和UART/SPI模块222与核心处理器218通信。

基带处理器205中的调制解调器207可包括合适的逻辑、电路和/或代码，用于调制或解调通过天线201a传输的信号。调制解调器207可与DSP 205通信。共用存储器217可包括合适的逻辑、电路和/或代码，用于存储数据。共用存储器217可用于在DSP 215和核心处理器218之间传输数据。主时钟216可包括合适的逻辑、电路和/或代码，用于生成至少一个时钟信号以用于基带处理器205的多个组件。例如，主时钟216可生成至少一个时钟信号，供模拟处理单元208、音频多媒体数字信号编解码器209、DSP 215和/或核心处理器218使用。

核心处理器218可包括合适的逻辑、电路和/或代码，用于处理通过共用存储器217与DSP 215通信的音频和/或语音信号。核心处理器218可包括合适的逻辑、电路和/或代码，用于处理与多媒体设备224通信的多媒体信息。在这一点上，例如，核心处理器218也可控制多媒体设备224的至少一部分操作，如生成用于控制数据传输的信号。核心处理器218可用于通过I2S模块221和/或UART/SPI模块22与蓝牙无线收发装置206通信。例如，核心处理器218也可用于控制基带处理器205的至少一部分操作。核心处理器218中的SBC编解码器223可包括合适的逻辑、电路和/或代码，用于编码和/或解码与蓝牙无线收发装置206通信的音频信号，如音乐或混频音频数据。

例如，DSP 215可包括合适的逻辑、电路和/或代码，用于处理多个音频信号，如通用数字音频数据、数字语音数据和/或数字多音铃声数据。在这一点上，DSP 215也可生成数据多音铃声数据。例如，DSP 215也可用于生成至少一个信号，以用于控制输出设备驱动器202和/或音频编解码器209的操作。DSP 215可用于传送处理后的音频和/或语音数据到核心处理器218和/或蓝牙无线收发装置206。DSP 215也可用于通过核心处理器218和共用存储器217从蓝牙无线收发装置206和/或多媒体设备224接收音频数据和/或语音数据。

语音编解码器211可包括合适的逻辑、电路和/或代码，用于编码和/或解码语音数据。音频播放器212可包括合适的逻辑、电路和/或代码，用于编码和/或解码音频或音乐数据。例如，音频播放器212可用于处理数字音频编码格式，如MP3、WAV、AAC、uLAW/AU、AIFF、AMR和MIMD。音频编解码器硬件控制器210可包括合适的逻辑、电路和/或代码，用于与音频编解码器209通信。在这一点上，DSP 215可向音频编解码器209传输用于处理的一个以上音频信号。此外，DSP 215可传输一个以上信号以用于控制音频编解码器209的操作。

音频编解码器209可包括合适的逻辑、电路和/或代码，用于处理通过模拟处理单元208从DSP 215和/或输入设备204接收到的音频信号。例如，音频编解码器209可使用多个数字音频输入，如16或18-比特输入。音频编解码器209可使用多个数据采样率输入。例如，音频编解码器209可接受以如8kHz、11.025kHz、12kHz、16kHz、22.05kHz、24kHz、32kHz、44.1kHz和/或48kHz的采样率采样的数字音频信号。音频编解码器209也可支持多个音频源的混频。例如，音频编解码器209可支持至少三个音频源，如通用音频、和弦铃声(polyphonic ringer)和语音。在这一点上，例如，通用音频与和弦铃声源可支持音频编解码器209可接受的多个采样率，而语音源可支持所述多个采样率中的一部分，如8kHz和16kHz。

音频编解码器209可支持针对其支持的每一个音频源的独立和动态的数字音量和增益控制。音频编解码器209也可支持可单独应用于每个音频源的静音操作。例如，音频编解码器209可支持用于音量控制的可调的和可编程的斜升和斜降操作，以减少滴答声和/或其它噪声的影响。音频编解码器209也可用于下载和/或编程将在音频源的一部分中使用的多频带均衡器。例如，5-带的均衡器可用于从通用音频和/或和弦铃声源接收到的音频信号。

音频编解码器209也可对所述音频源的至少一部分使用可编程的无线冲激响应(IIR)滤波器和/或可编程的有限冲激响应(FIR)滤波器以补偿不同输出设备间的通带幅度和相位起伏。在这一点上，滤波器系数可基于当前操作动态设定或编程。而且，例如，滤波器系数可在一个时隙内全部切换，或陆续切换。例如，音频编解码器209也可使用调制器，如德耳塔-西格马(Δ-∑)调制器，编码用于模拟处理的数字输出信号。

音频编解码器209也可使用无限脉冲响应(IIR)和半带内插器滤波器来对输入信号的数据率进行上变频转换。可使用多个滤波器将采样率逐步升高到通用速率。随着使用补偿滤波器，通过设置增益系数可调节内插器滤波器的频率响应。

在操作中，无线系统200中的音频编解码器209与DSP 215通信以传送音频数据和控制信号。用于音频编解码器209的控制寄存器可位于DSP 215中。对于语音数据，音频采样样本不需要在DSP 215和音频编解码器209之间缓冲。对于通用音频数据和和弦铃声路径，来自DSP 215的音频采样样本可写入FIFO，接着音频编解码器209可提取该数据采样样本。DSP 215和核心处理器218可通过共用存储器217交换音频信号和控制信息。核心处理器218可直接将PCM音频写入到共用存储器217。核心处理器218也可向DSP215传送将进行精度计算处理的编码音频数据。在这一点上，DSP 215可解码所述数据，并将PCM音频信号回写到共用存储器217，以便于核心处理器218访问。此外，DSP 215可解码所述数据，并向音频编解码器209传送解码后的数据。核心处理器218可通过DSP 215与音频编解码器209通信。虽然图2A公开了无线系统200，但本发明的各个方面并不仅限于此。

图2B是根据本发明实施例的多媒体基带处理器中的音频编解码器的典型框图。参照图2B，示出了对应于图2A中公开的音频编解码器209的音频编解码器230。音频编解码器230可包括用于从DSP(如DSP 215)向输出设备(如输出设备203)和/或蓝牙无线收发装置(如蓝牙无线收发装置206)传送数据的第一部分，和用于从输入设备(如输入设备204)向DSP 215传送数据的第二部分。

音频编解码器230的第一部分可包括来自DSP 215的通用音频路径、来自DSP 215的语音路径和来自DSP 215的和弦铃声或多音铃声路径。在这一点上，在混频可支持的每个音频源或音频源类型之前，音频编解码器230可使用分开的处理路径。通用音频路径可包括FIFO 231A，左/右(L/R)声道混频器233A，左声道音频处理模块235A，以及右声道音频处理模块235B。语音路径可包括语音处理模块232和左/右(L/R)声道选择器234。多音铃声路径可包括FIFO 231B、L/R混频器233B、左声道音频处理模块235C和右声道音频处理模块235D。

对于通用音频路径和多音铃声路径，FIFOs 231A和231B可包括合适的逻辑、电路和/或代码，分别用于存储来自通用音频源和多音铃声源的左右声道音频信号。在这一点上，每个音频信号可以以音频编解码器230所支持的用于通用音频数据和/或多音铃声数据的多个采样率中的一个采样率进行采样。L/R混频器233A可包括合适的逻辑、电路和/或代码，用于混频来自FIFO231A的输入右和左声道以分别生成传送给音频处理模块235A和235B的混频的左和右声道输出。L/R混频器233B可包括合适的逻辑、电路和/或代码，用于混频来自FIFO 231B的输入右和左声道以分别生成向音频处理模块235C和235D传输的混频的左和右声道输出。音频处理模块235A、235B、235C和235D可包括合适的逻辑、电路和/或代码，用于处理音频信号。在这一点上，例如音频处理模块235A、235B、235C和/或235D可支持均衡化操作、补偿操作、速率适配操作和/或音量控制操作。音频处理模块235A和235C的输出可传送到左声道支路混频器237A。音频处理模块235B和235D的输出可传送到右声道支路混频器237B。当音频处理模块235A、235B、235C和235D向混频器237A和237B传送其输出时，速率适配操作用于使所述输出处于相同的采样率。

对于语音路径，语音处理模块232可包括合适的逻辑、电路和/或代码，用于处理以音频编解码器230所支持的多个语音采样率中的一个语音采样率从DSP 215接收到的语音。在这一点上，例如，语音处理模块232可支持补偿操作、速率适配操作和/或音量控制操作。L/R选择器234可包括合适的逻辑、电路和/或代码，用于将语音信号内容分离成传送到混频器237B的右声道信号和传送到混频器237A的左声道信号。当语音处理模块232向混频器237A和237B传送其输出时，速率适配操作用于使所述输出位于与音频处理模块235A、235B、235C和235D的输出相同的采样率。例如，给混频器237A和237B的输入信号可通过在音频处理模块235A、235B、235C和235D以及语音处理模块232内进行升和/或降采样而调整成具有相同的采样率。

混频器237A可包括合适的逻辑、电路和/或代码，用于混频音频处理模块235A和235C的输出和L/R选择器234的左声道输出。混频器237B可包括合适的逻辑、电路和/或代码，用于混频音频处理模块235B和235D的输出和L/R选择器234的右声道输出。混频器237A的输出可与音频编解码器230的左声道支路相连，而混频器237B的输出与音频编解码器230的右声道支路相连。插补器238A、采样率转换器239A、FIFO 242A、Δ-∑调制器241A和插补滤波器240A也与左声道支路相连。插补器238B、采样率转换器239B、FIFO 242B、Δ-∑调制器241B和插补滤波器240B也与右声道支路相连。插补滤波器240A和240B为可选的，并可用于测试，如与使用音频精度接口和/或其它任何适于采用的接口的音频测试工具相连。

插补器238A和238B可包括合适的逻辑、电路和/或代码，用于上采样混频器237A和237B的输出。采样率转换器239A和239B可包括合适的逻辑、电路和/或代码，用于调整来自插空器238A和238B的输出信号到一个采样率，所述采样率由DSP 215和/或核心处理器218用于与蓝牙无线收发装置206之间的通信。在这一点上，例如，采样率转换器239A和239B可调整采样率到44.1kHz或48kHz以便随后传送给蓝牙无线收发装置206。例如，采样率转换器239A和239B可实现为插补器，如线性插补器，或使用更精确或复杂的抽取滤波器来实现。在就来自采样率转换器239A和239B的音频和/或语音信号输出传送到DSP 215和/或核心处理器218并之后传送给蓝牙无线收发装置206之前，可将其传送到FIFOs 242A和242B。Δ-∑调制器241A和214B可包括合适的逻辑、电路和/或代码，用于进一步降低插补器238A和238B的输出的比特宽度以获得特定级别的输出信号。例如，Δ-∑调制器241A和214B可接收来自插补器238A和238B的23-比特6.5MHz信号，并进一步降低所述信号级别以生成6.5MHz 17-级信号。

音频编解码器230的第二部分可包括数字抽取滤波器236。数字抽取滤波器236可包括合适的逻辑、电路和/或代码，例如用于处理从模拟处理单元208接收到的信号，接着将处理后的音频信号传送到DSP 215。例如，数字抽取滤波器236可包括例如FIR抽取滤波器和/或CIC抽取滤波器，跟着是多个IIR补偿和抽取滤波器。

图2C是根据本发明实施例的多媒体基带处理器中的模拟处理单元的典型框图。参照图2C，示出了对应于图2A中公开的模拟处理单元208的模拟处理单元250。模拟处理单元250可包括用于数模转换的第一部分和用于模数转换的第二部分。所述第一部分可包括第一数模转换器(DAC)251A和第二DAC 251B，每个均包括合适的逻辑、电路和/或代码，分别用于转换来自音频编解码器230的左右混频器支路的数字信号到模拟信号。DAC 251A的输出可传送到可变增益放大器253A和235B。DAC 251B的输出可传送到可变增益放大器253C和235D。可变增益放大器253A、235B、253C和235D分别可包括合适的逻辑、电路和/或代码，用于动态改变将应用到其所对应的输入信号的增益。例如，放大器253A的输出可传送到至少一个左扬声器，而放大器253D的输出可传送到至少一个右扬声器。例如，放大器253B和253C的输出可合并且传送到一组耳机。

模拟处理单元250的第二部分可包括多路复用器(MUX)254，可变增益放大器255和多级德耳塔-西格马(Δ-∑)模数转换器(ADC)252。MUX 254可包括合适的逻辑、电路和/或代码，用于选择来自麦克风或辅助麦克风的输入模拟信号。可变增益放大器255可包括合适的逻辑、电路和/或代码，用于动态改变将运用于MUX 254的模拟输出的增益。多级Δ-∑ADC 252可包括合适的逻辑、电路和/或代码，用于转换可变增益放大器255的放大输出为可传送到图2B中公开的音频编解码器230内的数字抽取滤波器236的数字信号。在某些例子中，多级Δ-∑ ADC 252可实现为3-级Δ-∑ ADC。虽然图2C公开了典型的模拟处理单元250，但本发明的各个方面并不仅限于此。

图2D是根据本发明实施例的音频编解码器中用于数据混频的典型步骤流程图。参照图2D，示出了流程270。在初始步骤272之后，在步骤274中，例如，图2B中公开的音频编解码器230可通过DSP 215接收来自通用音频源、和弦铃声音频源和/或语音音频源的两个或多个音频信号。在步骤276中，音频编解码器230可用于选择接收到的音频信号中的两个或多个用于混频。在这一点上，可编程、调整和/或控制音频编解码器230的各个部分以将选择的音频信号混频。例如，可使用静音操作以确定将要在音频多媒体数字信号编解码器230中混频的音频信号。

在步骤278中，当将要混频的信号包括通用音频和/或和弦铃声音频时，所述信号可在音频处理模块235A、235B、235C和235D中处理，在此可对所述信号执行均衡化操作、补偿操作、速率适配操作和/或音量控制操作。对于速率适配操作，可使输入的通用音频或和弦铃声音频信号的数据采样率匹配用于混频的特定采样率。在步骤280中，当将要混频的音频信号中包括语音时，所述语音信号将在语音处理模块232中处理，在此可对所述语音信号执行补偿操作、速率适配操作和/或音量控制操作。对于速率适配操作，可使输入的语音信号的数据采样率匹配用于混频的特定采样率。

在步骤282中，在混频器237A中混频由音频处理模块235A和235C生成的左声道通用音频和和弦铃声信号与由L/R选择器234生成的左声道语音信号。同样地，在混频器237B中混频由音频处理模块235B和235D生成的右声道通用音频和和弦铃声信号与由L/R选择器234生成的右声道语音信号。在步骤284中，对应于经混频的左和右声道信道的混频器237A和237B的输出分别由插补器238A和238B进行上采样。通过在混频后生成具有较高采样率的信号，可简化采样率转换器239A和239B的实现。

在步骤286中，当传输所述经上采样的混频左和右声道信号到输出设备(如图2A中公开的输出设备203)时，音频编解码器230可使用Δ-∑调制器241A和214B降低数字音频信号，使之为具有较少但最适合的级数的信号。在这一点上，所述输出信号可分别传送到图2C中公开的DAC 251A和251B以及传送给可变增益放大器253A、253B、253C和253D，以分别用于模拟转换和信号增益。在步骤288中，当向蓝牙无线收发装置206传送所述经上采样的混频左和右声道信号时，音频编解码器230可使用采样率转换器239A和239B下采样所述音频信号，接着传送所述经下采样的信号到FIFO 242A和242B。DSP 215可从FIFO 242A和242B提取经下采样的音频信号，接着将所述数字音频信号传送到蓝牙无线收发装置206。虽然图2D公开了混频音频源的典型步骤，但本发明的各个方面并不仅限于此。

图3是依据本发明实施例的数字音频补偿和数据率内插器的结构示意框图。图3示出了数字音频补偿和数据率内插器300，其可包括补偿滤波器303和内插器单元305、307、309、311、313和315。补偿滤波器303可包括无限脉冲相应(IIR)滤波器303A(例如级联双二阶滤波器)和有限脉冲响应(FIR)滤波器303B。内插器单元305可包括半带内插器滤波器(HBIF)305A和无限脉冲响应内插器305B。FIR和半带内插器可以直接的形式或以转置的形式来实现。IIR滤波器和IIR内插器可以直接I、II形式、转置形式、级联二阶部分(双二阶)或并联形式来实现。内插器单元307、309、311、313、和315可分别包括半带内插器HBIF1、HBIF2、HBIF3、HBIF4、和HBIF5。数字音频输入信号301可发送到补偿滤波器303。补偿滤波器303的输出可发送到内插器单元305，然后发送到HBIF1 307。HBIF1 307的输出可发送到HBIF2 309，然后类似地经过HBIF3 311、HBIF4 313、和HBIF5 315。HBIF5的输出可从数字音频补偿和数据率内插器300发送到随后的电路，例如速率适配器、缓冲器、和/或数字增益电路。

补偿滤波器303可包括合适的逻辑、电路、和/或代码，用以补偿输出设备例如扬声器和/或带有扬声器的耳机(ear buds)所引入的失真。在本发明的一个实施例中，级联双二阶滤波器303A或FIR滤波器303B可用于失真补偿。在这方面，可选择级联双二阶滤波器303A或FIR滤波器303B来补偿数字音频输入信号301内的失真。在级联双二阶滤波器303A被激活的情况下，信号可发送到其输入端，相反地，在FIR滤波器303B被激活的情况下，输入信号发送到其输入端。级联双二阶滤波器303A可用于例如语音信号。FIR滤波器303B可用于数字音频输入信号301中高质量音频的失真补偿。

内插器单元305、307、309、311、313和315可包括合适的逻辑、电路和/或代码，用于在每一级对输入的数字音频信号的采样率进行二倍的向上变换。如下表1所示是依据本发明一实施例的在5级内插器的每一级的单位为kHz的采样率，其为从输入的音频信号进入内插器单元305，然后通过每一级内插器，到达HBIF5 315。

表1

如表1所示的例子，所支持的用于数字音频输入信号的采样率在每一级都提高两倍至一定采样率，因此采样率的数量从9减少到3。采样率在HBIF5之前的级就达到了最终的值的情况下，例如在表1所示的例子中，在HBIF3或HBIF4就达到512、705.6或768kHz的情况下，其随后的级就不激活，该级的输出直接路由到输出端317。采样率的数量可通过使用例如速率适配器来进一步降低。2006年11月30日申请的美国专利申请____________(代理案号：180113US01)披露了一种示范性速率适配器，并在此全文引用。尽管如此，本发明不限于图3所披露的补偿滤波器303和数据率内插器单元305、307、309、311、313和315。

图4是依据本发明实施例的级联双二阶形式的无限脉冲响应补偿滤波器的结构框图。如图4所示的级联双二阶补偿滤波器400，其包括加法器401、403、409、411、413、415、421、423、425、427、433、435、437、439、447、449、451、453、459和461，以及延迟元件405、407、417、419、429、431、441、445、455和457。在本发明的一实施例中，级联双二阶补偿滤波器400可包括5个双二次级465、467、469、471和473。在第一双二次级407中，包括有加法器401、403、409和411以及延迟元件405和407，输入信号402可发送到加法器401的一输入端。加法器403的输出可发送到加法器401的另一输入端。加法器401的输出可发送到延迟元件405，并可在发送到加法器409之前，乘以系数b₁₀。延迟元件405的输出可发送到延迟元件407，并可在发送到加法器403之前乘以系数a₁₁，发送到加法器411之前乘以系数b₁₁。延迟元件407的输出可乘以系数a₁₂，并发送到加法器403的一输入端，，同样也可在发送到加法器411之前乘以系数b₁₂。加法器411的输出可发送到加法器409的一输入端。加法器409的输出可发送到加法器413的一输入端，其相当于包含在第二双二次级267中的加法器。余下的双二次级467、469、471和473类似于双二次级465。双二次级473中的加法器459的输出可产生输出信号463。

操作中，输入信号402可与加法器403的输出在加法器401处进行相加。加法器401的最终的输出信号可发送到延迟元件405，并在发送到加法器409之前乘以系数b₁₀。延迟元件405的输出信号可发送到延迟元件407。延迟元件407的输出乘以系数a₁₂并与延迟元件405的乘以系数a₁₁的输出在加法器403处相加。延迟元件407的乘以系数b₁₂的输出与延迟元件405的乘以系数b₁₁的输出可在加法器411处相加。加法器411的输出与加法器401的乘以系数b₁₀的输出可在加法器409处相加。加法器409的输出然后可发送到第二双二次级467。通过使用双二阶系数，例如那些在第一双二次级465中标注的a₁₁、a₁₂、b₁₁、b₁₂和b₁₀，可确定每一双二阶的频率响应。通过调节双二阶系数，可确定级联双二阶补偿滤波器400的总频率响应。例如，在级联双二阶补偿滤波器400中，使用了5个双二次级，需要调节25个双二阶系数。

图5是依据本发明实施例的直接形式的有限脉冲响应(FIR)滤波器的结构框图。图5示出FIR滤波器500，其包括延迟元件505、509、513、517、519和523、乘法器503、507、511、515、521和525、以及加法器527。输入信号501可发送到乘法器503和延迟元件505。延迟元件505的输出可发送到延迟元件509和乘法器507。延迟元件509的输出可发送到延迟元件513和乘法器511。基于滤波器的设计，例如17、33或65级，该操作可对多个级重复进行。每一乘法器503、507、511、515、521和525的输出可发送到加法器527。加法器527生成的输出信号即为输出信号529。

操作中，FIR滤波器500可对音频输入信号501执行频率响应补偿，其可用以补偿音频信号中来自输出设备例如扬声器或带有扬声器的耳机的失真。输入信号501可在乘法器503处乘以系数c₀，然后发送到加法器527。输入信号501还可传送给延迟元件505。延迟元件505的输出可发送到延迟元件509，并在乘法器507处乘以系数c₁，然后发送到加法器527。这样的设计可在n级中重复，例如在17、33或65级中重复，使得输出信号529是来自每一级的信号的相加之和，其中每一级均包括有前一级的经延迟元件乘以一系数后的输出。通过调节系数c₀、c₁、c₂、...c_n-1，其中n表示滤波器中滤波级的数量，可确定FIR补偿滤波器500的频率响应。

图6是依据本发明实施例的半带内插滤波器(HBIF)的结构框图。图6示出HBIF 600，其包括延迟元件605、607、613、615、621、623、629、631、633、635和641、加法器603、609、611、617、619、625、627、637和639、和输出切换器647。输入信号601可发送到延迟元件607和加法器603。延迟元件607的输出可发送到延迟元件615和加法器611。延迟元件613的输出可发送到加法器611和延迟元件605。加法器603的输出可乘以系数H1(1)，然后发送到加法器609。加法器611的输出可乘以系数H1(3)，然后发送到加法器609。延迟元件615的输出可发送到延迟元件623和加法器619。延迟元件621的输出可发送到加法器619和延迟元件613。加法器619的输出可乘以系数H1(5)，并和加法器609的输出一起发送到加法器617。延迟元件623的输出可发送到延迟元件631和加法器627。延迟元件629的输出可发送到加法器627和延迟元件621。加法器627的输出乘以系数H1(7)，然后与加法器617的输出一起发送到加法器625。该设计可在所有各级中重复，例如36级。

操作中，HBIF 600可以因子2对输入信号610进行向上采样。可调节滤波器系数H1(1)、H1(3)、H1(5)...H1(70)以确定HBIF 600的频率响应。输出切换器647可在输出节点643和645之间切换，对每一输入采样生成两个输出采样。

图7是依据本发明实施例的级联双二阶无限脉冲响应(IIR)内插滤波器的结构框图。图7示出IIR内插滤波器700，其包括输入切换器703、加法器705、707、713、715、717、719、725、727、729、731、739、和741、延迟元件709、711、721、723、735和737、和位移单元743。IIR内插滤波器700可包括多个级。第一级可包括加法器705、707、713和715、和延迟元件709和711。

对于IIR内插滤波器700的第一级，输入切换器703可通信连接到加法器705。加法器705的输出可发送到延迟元件709，并乘以系数b₁₀后发送到加法器713。延迟元件709的输出可乘以系数a₁₁，然后发送到加法器707。延迟元件709的输出可发送到延迟元件711，也可乘以系数b₁₁后发送到加法器715。延迟元件709的输出也可乘以系数a₁₁后发送到加法器707。延迟元件711的输出可乘以系数a₁₂后发送到加法器707，并可乘以系数b₁₂后发送到加法器715。加法器707的输出可发送到加法器705，加法器715的输出可发送到加法器713。加法器713的输出可以是具有例如5级的级联双二阶的第一级747的输出。可使用系数a₁₁、a₁₂、b₁₀、b₁₁和b₁₂以确定第一级747的频率响应。该设计可重复用于IIR内插器700随后的各级。

操作中，级联双二阶IIR内插滤波器700可以使用因子2对输入信号进行向上采样。通过在零输入702和输入信号701之间切换，输入切换器703可在相邻的输入样本之间插入零。通过级联双二阶IIR滤波器对产生的信号进行滤波。在本发明的一示范性实施例中，级联双二阶IIR滤波器700可包括5级。在第5级751之后，对加法器739的输出信号进行位移，以提供增益，从而补偿由于输入切换器703的零插入所引起的增益损耗。

图8～11分别是依据本发明实施例的半带内插滤波器的结构框图。图8示出HBIF 800，其包括延迟元件805、807、813、815、821、823、829、831、835和841、加法器803、809、811、817、819、825、827、837和839、和输出切换器843。HBIF 800的设计非常类似于图6的描述，但具有更少的级，例如7级。在这方面，HBIF 800可以使用因子2对输入信号进行向上采样、并可通过系数H2(1)、H2(3)、H2(5)、H2(7)、H2(9)、H2(11)和H2(12)确定HBIF800的频率响应。

图9示出HBIF 900，其包括延迟元件905、907、921、923和929、加法器903、909、911、917、919、925和927、和输出切换器931。HBIF 900的设计非常相似于图6中的相关描述，但具有更少的级，例如5级。在这方面，HBIF900可以使用因子2对输入信号进行向上采样，并可通过系数H3(1)、H3(3)、H3(5)、H3(7)和H3(8)确定HBIF 900的频率响应。

图10示出HBIF 1000，其包括延迟元件1005、1007、1013、1015和1021、加法器1003、1009、1011、1017和1019、和输出切换器1023。HBIF 1000的设计非常类似于图6中的相关描述，但具有更少的级，例如4级。在这方面，HBIF 1000可以使用因子2对输入信号进行向上采样，并可通过系数H4(1)、H4(3)、H4(5)和H4(6)来确定HBIF 1000的频率响应。

图11示出HBIF 1100，其包括延迟元件1105、1107和1113、加法器1103、1109和1111、输出切换器1115。该设计非常类似于图6的描述，但具有更少的级，例如4级。在这方面，HBIF 1100可以使用因子2对输入信号进行向上采样，并可通过系数H5(1)、H5(3)和H5(4)确定HBIF 1100的频率响应。而且，HBIF 1100与图3中所描述的HBIF4313和/或HBIF5315非常相似。在使用了HBIF5315的情况下，对于低于12kHz的音频输入采样率，可使用如图11所示的滤波器，但通过系数H6(1)、H6(3)和H6(4)来确定频率响应。

图12是依据本发明实施例的用于音频信号补偿和采样率内插的方法步骤的流程图。图12示出流程框图1200。在开始步骤1201之后的步骤1203中，图3所披露的补偿滤波器303可接收来自5带均衡器的输入音频信号。在步骤1205中，补偿滤波器(可以是级联双二阶滤波器或FIR滤波器)补偿输入音频信号。在步骤1207中，通过内插器单元305(其可是HBIF或IIR滤波器)将由补偿滤波器303所生成的经补偿信号的采样率加倍。在步骤1209中，通过第二内插滤波器307(其可是HBIF例如HBIF1 307)将由第一内插器单元305所生成的信号的采样率加倍。

在步骤1211中，通过第三内插滤波器309(其可是HBIF例如HBIF2309)将由第二内插滤波器307所生成的音频信号的采样率加倍。在步骤1213中，通过第四内插滤波器311(其可是HBIF例如HBIF3 311)将由第三内插滤波器309所生成的音频信号的采样率加倍。在步骤1215中，当步骤1213中的最终采样率与期望的输出采样率相等时，处理可进入结束步骤1223。然而，当该采样率与期望的输出采样率不相等时，处理可进入下一步骤1217。在步骤1217中，通过第五内插滤波器313(其可是HBIF例如HBIF4 313)将由第四内插滤波器311所生成的音频信号的采样率加倍。在步骤1219中，当最终的采样率与期望的输出采样率相等时，处理进入结束步骤1223。然而，当该采样率与期望的输出采样率不相等时，处理进入下一步骤1221。在步骤1221中，通过第六内插滤波器315(其可是HBIF例如HBIF5 315)将由第五内插滤波器313所生成的音频信号的采样率加倍。在步骤1221之后，处理进入结束步骤1223。

本发明的一些实施例是针对接收多速率数字音频信号301来进行描述的。该方法包括向上采样多个数字音频信号，以及在混频之前将该经向上采样的数字音频信号转换为通用数据率。通过使用内插器单元305和半带内插器307、309、311、313和315，可将数字音频信号采样率进行转换。向上采样也可使用无限脉冲响应内插器700来执行。经向上采样的数字音频信号的一部分可具有通用的数据率。通过使用多个半带内插器307、309、311、313、和315，可确定该通用数据率。通过使用多个级联双二阶滤波器465、467、469、471和473或有限脉冲响应滤波器500，可补偿数字音频信号中的失真。

本发明的一些实施例可包括一种机器可读存储器，其上存储有计算机程序，该计算程序具有至少一个代码段，以用于在网络中发送信息，该至少一个代码段可由机器执行，以使得该机器执行一个或多个在此所描述的步骤。

本发明可以通过硬件、软件，或者软、硬件结合来实现。本发明可以在至少一个计算机系统中以集中方式实现，或者由分布在几个互连的计算机系统中的不同部分以分散方式实现。任何可以实现所述方法的计算机系统或其它设备都是可适用的。常用软硬件的结合可以是安装有计算机程序的通用计算机系统，通过安装和执行所述程序控制计算机系统，使其按所述方法运行。

本发明的实施例可作为板级产品(board level product)来实施，如单个芯片、专用集成电路(ASIC)、或者作为单独的部件以不同的集成度与系统的其它部分一起集成在单个芯片上。系统的集成度主要取决于速度和成本考虑。现代处理器品种繁多，使得能够采用目前市场上可找到的处理器。选择性的，如果处理器可用作ASIC核心或逻辑模块，则目前市场上可找到的处理器可以作为ASIC器件的一部分，带有各种功能的固件。

本发明还可以通过计算机程序产品进行实施，所述程序包含能够实现本发明方法的全部特征，当其安装到计算机系统中时，通过运行，可以实现本发明的方法。本申请文件中的计算机程序所指的是：可以采用任何程序语言、代码或符号编写的一组指令的任何表达式，该指令组使系统具有信息处理能力，以直接实现特定功能，或在进行下述一个或两个步骤之后，a)转换成其它语言、编码或符号；b)以不同的格式再现，实现特定功能。但是，本技术领域的人员所理解的计算机程序的其它含义也可由本发明构思。

本发明是通过几个具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换及等同替代。另外，针对特定情形或具体情况，可以对本发明做各种修改，而不脱离本发明的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。

Claims (9)

1.一种用于处理音频信号的方法，其特征在于，包括以下步骤：

以多个不同的数据率接收多个数字音频信号；

使用半带内插器对每一个所述接收到的数字音频信号进行向上采样；

在混频之前，将所述经上采样的数字音频信号转换成通用数据率；

其中，在所述半带内插器中重复设计有：输入信号(601)发送到第一延迟元件(607)和第一加法器(603)，第一延迟元件(607)的输出发送到第二延迟元件(615)和第二加法器(611)，第三延迟元件(613)的输出发送到第二加法器(611)和第四延迟元件(605)，第一加法器(603)的输出乘以第一系数，然后发送到第三加法器(609)，第二加法器(611)的输出乘以第二系数，然后发送到第三加法器(609)，第二延迟元件(615)的输出发送到第五延迟元件(623)和第四加法器(619)，第六延迟元件(621)的输出发送到第四加法器(619)和第三延迟元件(613)，第四加法器(619)的输出乘以第三系数，并和第三加法器(609)的输出一起发送到第五加法器(617)，第五延迟元件(623)的输出发送到第七延迟元件(631)和第六加法器(627)，第八延迟元件(629)的输出发送到第六加法器(627)和第六延迟元件(621)，第六加法器(627)的输出乘以第四系数，然后与第五加法器(617)的输出一起发送到第七加法器(625)。

2.根据权利要求1所述的用于处理音频信号的方法，其特征在于，该方法进一步包括：使用半带内插器转换所述数字音频信号中的多个采样率。

3.根据权利要求2所述的用于处理音频信号的方法，其特征在于，通过多个所述的半带内插器确定所述的通用数据率。

4.根据权利要求1所述的用于处理音频信号的方法，其特征在于，使用无限脉冲响应内插器进行所述的上采样。

5.根据权利要求1所述的用于处理音频信号的方法，其特征在于，所述的经上采样的多个数字音频信号中的一部分具有通用数据率。

6.一种用于处理音频信号的系统，其特征在于，包括：一个或多个电路，所述一个或多个电路以多个不同的数据率接收多个数字音频信号；所述一个或多个电路使用其中的半带内插器对每一个所述接收到的数字音频信号进行上采样；在混频之前，所述一个或多个电路将所述经上采样的数字音频信号转换成通用数据率；

其中，在所述半带内插器中重复设计有：输入信号(601)发送到第一延迟元件(607)和第一加法器(603)，第一延迟元件(607)的输出发送到第二延迟元件(615)和第二加法器(611)，第三延迟元件(613)的输出发送到第二加法器(611)和第四延迟元件(605)，第一加法器(603)的输出乘以第一系数，然后发送到第三加法器(609)，第二加法器(611)的输出乘以第二系数，然后发送到第三加法器(609)，第二延迟元件(615)的输出发送到第五延迟元件(623)和第四加法器(619)，第六延迟元件(621)的输出发送到第四加法器(619)和第三延迟元件(613)，第四加法器(619)的输出乘以第三系数，并和第三加法器(609)的输出一起发送到第五加法器(617)，第五延迟元件(623)的输出发送到第七延迟元件(631)和第六加法器(627)，第八延迟元件(629)的输出发送到第六加法器(627)和第六延迟元件(621)，第六加法器(627)的输出乘以第四系数，然后与第五加法器(617)的输出一起发送到第七加法器(625)。

7.根据权利要求6所述的用于处理音频信号的系统，其特征在于，该系统进一步包括：通过使用半带内插器向上转换所述数字音频信号中的多个采样率。

8.根据权利要求7所述的用于处理音频信号的系统，其特征在于，所述通用数据率通过多个所述半带内插器来确定。

9.根据权利要求6所述的用于处理音频信号的系统，其特征在于，所述上采样使用无限脉冲响应内插器来进行。

Images