CN101178643A - 可节省数字运算的数据转换方法及数据转换电路 - Google Patents

可节省数字运算的数据转换方法及数据转换电路 Download PDF

Info

Publication number
CN101178643A
CN101178643A CNA2006101435951A CN200610143595A CN101178643A CN 101178643 A CN101178643 A CN 101178643A CN A2006101435951 A CNA2006101435951 A CN A2006101435951A CN 200610143595 A CN200610143595 A CN 200610143595A CN 101178643 A CN101178643 A CN 101178643A
Authority
CN
China
Prior art keywords
data
byte
repeat pattern
revised
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101435951A
Other languages
English (en)
Inventor
简弘伦
高得畬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princeton Technology Corp
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to CNA2006101435951A priority Critical patent/CN101178643A/zh
Publication of CN101178643A publication Critical patent/CN101178643A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种可节省数字运算的数据转换方法及数据转换电路,该数据转换方法包含将多笔数字数据以一编码方式进行编码,以产生多组字节数据;判断该多组字节数据中所包含的多个重复样式;根据该多个重复样式位于该多组字节数据的位置,对该多组字节数据进行移位运算,以产生多组已移位字节数据;以及对该多组已移位字节数据进行加法运算。

Description

可节省数字运算的数据转换方法及数据转换电路
技术领域
本发明提供一种可节省数字运算的数据转换方法与数据转换电路,尤指一种将该数字数据以标准有符号数字量表示法进行编码以节省数字运算的数据转换方法与数据转换电路。
背景技术
在一电子系统中,乘法器及加法器是经常使用于数字运算的基本组件,举凡积分三角电路、滤波器、调制器...等电路中,乘法器及加法器的使用相当频繁。业界一直致力于改善电路设计的效能,如增进其操作速度、减少硬件装置、节省芯片面积及减低功率消耗。然而,随着芯片功能越来越复杂,所需的数字运算也越来越多,造成电路中的乘法器及加法器也越来越多,不仅会增加制作成本也相对应增加了硬件面积。
此外,乘法器的运算相当耗费时间,由硬件架构的角度来看,也会造成功率消耗。因此,如何节省数字运算,进一步节省更多的乘法器及加法器的使用,已成为一项重要课题。
发明内容
本发明提供一种可节省数字运算的数据转换方法,该数据转换方法包含将多笔数字数据以一编码方式进行编码,以产生多组字节数据;判断该多组字节数据中所包含的多个重复样式(Repetition Pattern);根据该多个重复样式位于该多组字节数据的位置,对该多组字节数据进行移位运算,以产生多组已移位字节数据;以及对该多组已移位字节数据进行加法运算。
本发明提供一种可节省数字运算的数据转换电路,该数据转换电路包含一编码单元、一重复样式比对单元、一移位器以及一加法器。该编码单元用来将多笔数字数据以一编码方式进行编码,以产生多组字节数据。该重复样式比对单元用来判断该多组字节数据中所包含的多个重复样式。该移位器用来根据该多个重复样式位于该多组字节数据的位置,对该多组字节数据进行移位运算,以产生多组已移位字节数据。该加法器耦接于该移位器,该加法器用来对该多组已移位字节数据进行加法运算。
附图说明
图1为本发明一说明可节省数字运算的数据转换方法的流程的示意图;
图2为一积分三角电路的示意图;
图3为一表格用来说明图2中的乘法器系数转换成CSD编码表示法的示意图;
图4为一表格从图3的表格中修改最低有效位并找出重复样式的示意图;
图5为本发明一表格用来说明色彩信号转换系数转换成CSD编码表示法的示意图;
图6为本发明一表格用来说明滤波器系数转换成CSD编码表示法的示意图;
图7为一表格用来说明从图6的表格中找出重复样式并做移位运算的示意图;
图8为根据图7的表格所构成的一滤波器系数产生器的示意图;
图9为一表格用来说明从图6的表格中找出重复样式并做移位运算的另一示意图;和
图10为本发明一可节省数字运算的数据转换电路的示意图。
附图标记说明
10                          流程
102-114                     步骤
20                          积分三角电路
PE1                         第一积分三角处理单元
PE2                         第二积分三角处理单元
PE3                         第三积分三角处理单元
PE4                         第四积分三角处理单元
PE5                         第五积分三角处理单元
In1、x(n)                   输入信号
Out1、y(n)                  输出信号
331、332、333、334、335     积分器
a(1)-a(5)、b(1)-b(6)、
c(1)-c(5)、g(1)-g(2)                  乘法器
321、322、86、98                      加法器
CON1、CON2、CON3                      常数产生器
37、D1                                延迟器
34                                    量化器
30、40、50、60、70、90                表格
42、44、46、48、52、54、56、57、58    重复样式
r1-r3、g1-g3、b1-b3                   色彩信号转换系数
h0-h11                                滤波器系数
80                                    滤波器系数产生器
82                                    第二移位器
84                                    第一移位器
100                                   数据转换电路
92                                    编码单元
94                                    位修改单元
96                                    重复样式比对单元
97                                    移位器
DD1                                   数字数据
BD1                                   字节数据
BD2                                   已修改字节数据
RP1                                   重复样式
BD3                                   已移位字节数据
具体实施方式
本发明使用标准有符号数字量(Canonical Signed Digit,CSD)表示法的编码,达到节省数字运算,进一步减少加法器及乘法器的目的。如本领域具通常知识者所知,标准有符号数字量表示法可以将CSD字节数据的非零项降到最少,且提高发生重复样式的机率。因此,本发明通过标准有符号数字量表示法,达到减少电路架构的复杂性及乘法器的数目,进而在硬件制作上节省芯片面积及减少功率消耗。其中,实现乘法运算的方式可以用移位运算、加减法运算来代替并行乘法,详述于后。
请参考图1。图1为本发明一说明可节省数字运算的数据转换方法的流程10的示意图。流程10可表示为以下的步骤:
步骤102:提供多笔数字数据。
步骤104:将多笔数字数据以CSD表示法进行编码,以产生多组CSD字节数据。
步骤106:修改该多组CSD字节数据中的特定位,以产生多组已修改字节数据。
步骤108:判断该多组已修改字节数据中所包含的多个重复样式。
步骤110:根据该多个重复样式位于该多组已修改字节数据的位置,对该多组已修改字节数据进行移位运算,以产生多组已移位字节数据。
步骤112:对该多组已移位字节数据进行加法运算。
步骤114:结束。
其中,在步骤104中,先将多笔数字数据以CSD表示法进行编码,CSD表示法的特性为可以将CSD字节数据的非零项(Non-Zero Item)降到最少,非零项不会连续,且发生重复样式的机率高。通过CSD表示法进行编码,可以产生多组CSD字节数据以利接下来的运算。亦可使用其它的编码方式来进行编码,但非零项愈少对于数字运算,更甚者节省电路硬件面积愈有利。在步骤106中,为了更进一步减少数字运算,通过修改该多组CSD字节数据中的特定位,以产生多组已修改字节数据,进而从该多组已修改字节数据中找出更多的重复样式(步骤108)。值得注意的是,所修改的特定位应为该多组字节数据中的最低有效位(LSB),由于最低有效位的重要性对于该多组字节数据的影响不大,如此一来,不但可简化数字运算又不会造成太大的误差。此外,若原先的该多组CSD字节数据已无须修改特定位以产生该多组已修改字节数据,则可省略步骤106,直接判断该多组CSD字节数据中所包含的多个重复样式。于步骤110中,根据该多个重复样式的位置,对该多组已修改字节数据进行移位运算,以产生多组已移位字节数据,最后,对该多组已移位字节数据进行加法运算(步骤112)。其中,移位运算与加法运算依据该多组字节数据的CSD位来操作,通过移位运算与加法运算的运用可以减少乘法运算,不但可以减少运算时间,在电路架构上可进一步节省更多的面积。
标准有符号数字量表示法的特性为可以将CSD字节数据的非零项降到最少,且发生重复样式的机率高。在标准有符号数字量表示法中,其CSD位的值可为+1、-1或0。流程10所述的数据转换方法,其应用范围相当广泛,举例而言,其可应用于积分三角运算、色彩信号转换、乘法运算简化或者可适性滤波器中的滤波系数调整等,在接下来的实施例中,将逐步说明本发明所揭露的数据转换方法的应用。
请参考图2。图2为一五阶积分三角电路20的示意图。如图2所示,五阶积分三角运算是由一第一积分三角处理单元PE1、一第二积分三角处理单元PE2、一第三积分三角处理单元PE3、一第四积分三角处理单元PE4以及一第五积分三角处理单元PE5来执行。每一阶的积分三角处理单元至少包含一乘法器、一加法器及一积分器。举例来说,第二积分三角处理单元PE2包含乘法器a(2)、b(2)、g(1)、c(2)、积分器332、以及加法器321、322。在图2中,一输入信号In1经过第一积分三角处理单元PE1进行第一阶的积分三角运算后,再依序经过第二阶、第三阶、第四阶及第五阶的积分三角运算。完成五阶的积分三角运算后,经由量化器34加以量化,再经由延迟器37延迟一单位频率,最后输出一输出信号Out1。通过五阶积分三角电路20,可得出输入信号In1的五阶积分三角运算。然而,五阶积分三角电路20至少需八个加法器、十八个乘法器及五个积分器,这些组件相当浪费硬件面积,且数字运算相当费时。
请参考图3。图3为一表格30用来说明图2中的乘法器系数a(1)-a(5)转换成CSD编码表示法的示意图。首先,令乘法器系数a(i)=b(i),i=1~5。本实施例只以乘法器系数a(1)-a(5)为例,如图3所示,表格30具有三个字段,依序分别代表乘法器系数a(1)-a(5)、乘法器系数的数值以及乘法器系数的CSD编码表示法。其中,乘法器系数a(1)=0.5113,若转换成CSD编码表示法,则可表示为0.1000_0101_0010_0100。其转换的规则为最低有效位(LSB)代表2-16,最高有效位(MSB)代表2-1,中间的有效位分别代表2-15-2-2(由右至左),而CSD位的值可为+1、-1或0。以此类推,乘法器系数a(2)-a(5)的数值转换成CSD编码表示法的结果请参照图3的表格30。
请参考图4与图3。图4为一表格40从图3的表格30中修改最低有效位并找出重复样式的示意图。表格40具有三个字段,依序分别代表乘法器系数a(1)-a(5)、乘法器系数的数值以及乘法器系数的CSD编码表示法。与图3不同的是,在图4中的乘法器系数的CSD编码表示法是经过修改最低有效位后的CSD编码表示法。如图4所示,可以发现乘法器系数a(1)原本的最低有效位为“0”,将其更改为“1”后,可以找到重复样式46(0101),与位于乘法器系数a(2)及乘法器系数a(3)中的重复样式46相同。由于最低有效位的重要性对于乘法器系数a(1)的数值影响不大,通过更改最低有效位可以找到更多的重复样式46,进一步简化数字运算。此外,可在乘法器系数a(1)中找到重复样式42(100001),与乘法器系数a(5)中的重复样式42相同。以此类推,可在乘法器系数a(1)、乘法器系数a(4)及乘法器系数a(5)中找到相同的重复样式44(1001),可在乘法器系数a(2)、乘法器系数a(3)及乘法器系数a(4)中找到相同的重复样式48(0101)。
请继续参考图4。由乘法器系数a(1)-a(5)中所找到的重复样式42(100001)、重复样式46(0101)、重复样式44(1001)、重复样式48(0101),可以将乘法器系数a(1)-a(5)的数值简化成下列的式子:
a(1)=100001+1001>>7+0101>>12;
a(2)=>>1->>5+0101>>8+0101>>12;
a(3)=>>1+0101>>7+0101>>12;
a(4)=>>1+0101>>5+1001>>10;
a(5)=100001+1001>>7+0101>>12;
其中,符号“>>”代表移位(Shift),符号“+”代表加法运算,符号“-”代表减法运算,数字则代表移位的位数,例如>>7则表示移位7个位数。乘法器系数a(1)-a(5),可用重复样式42(100001)、重复样式46(0101)、重复样式44(1001)、重复样式48(0101)来表示,并做移位运算,如上面式子所示。
请参考图5。图5为本发明一表格50用来说明色彩信号转换系数转换成CSD编码表示法的示意图。在进行图像处理时,常常需要将图像数据在不同的色彩空间内作转换。色彩空间可为三维或多维的向量空间,而其三维或多维的向量则定义色彩空间的色坐标。经常被使用的色彩空间有由红绿蓝三原色的中心波长定义的RGB色彩空间,一已知三维的色坐标可由RGB色彩空间和一个三乘三的矩阵来表示。举例来说,一由Y,I,Q的色坐标可由下列公式表示:
Y I Q = 0.299 0.587 0.114 - 0.1470 - 0.289 0.436 0.615 - 0.5150 - 0.100 R G B
其中,三乘三的矩阵的各个数值分别代表将R、G、B信号转换成Y、I、Q信号所需的转换系数,分别以r1-r3、g1-g3以及b1-b3来表示。
请继续参考图5。如图5所示,表格50具有四个字段,依序分别代表色彩信号转换系数、色彩信号转换系数的数值、色彩信号转换系数的数值乘以1000倍及色彩信号转换系数的CSD编码表示法。其中,色彩信号转换系数r2=-0.147,其数值乘以1000倍为-147,若转换成CSD编码表示法,则可表示为0000_1001_0101。其转换的规则为最低有效位(LSB)代表20,最高有效位(MSB)代表211,中间的有效位分别代表21-210(由右至左),而CSD位的值可为+1、-1或0。以此类推,色彩信号转换系数r1-r3、g1-g3以及b1-b3,其数值乘以1000倍后,再转换成CSD编码表示法的结果请参照图5的表格50。
请继续参考图5。由色彩信号转换系数r1-r3、g1-g3以及b1-b3中所找到的52(1001)、重复样式54(1001)、重复样式56(1001)、重复样式57(101)、重复样式58(101),可以将色彩信号转换系数r1-r3、g1-g3以及b1-b3的数值简化,而其中重复样式57(101)与重复样式58(101)其实是相同的样式,因101=-(101)所以可以再行简化。因此,通过移位运算及加法运算,以重复样式52(1001)、重复样式54(1001)、重复样式56(1001)、重复样式57(101),即可表示色彩信号转换系数r1-r3、g1-g3以及b1-b3
请继续参考图5。由色彩信号转换系数r1-r3、g1-g3以及b1-b3中所找到的重复样式52(1001)、重复样式54(1001)、重复样式56(1001)、重复样式57(101)、重复样式58(101),可以将色彩信号转换系数r1-r3、g1-g3以及b1-b3的数值简化成下列的式子:
r1=1001>>3+>>7+101>>9;
r2=1001>>4+101>>9;
r3=>>2+>>4+101>>5+101>>9;
g1=1001>>2+101>>7->>11;
g2=1001>>3->>11;
g3=->>2+101>>9;
b1=>>3+1001>>7;
b2=101>>3->>7+101>>9;
b3=1001>>3->>9;
其中,符号“>>”代表移位(Shift),符号“+”代表加法运算,符号“-”代表减法运算,数字则代表移位的位数,例如>>7则表示移位7个位数。色彩信号转换系数r1-r3、g1-g3以及b1-b3,可用重复样式52(1001)、重复样式54(1001)、重复样式56(1001)、重复样式57(101)、重复样式58(101)来表示,并做移位运算,如上面式子所示。此外再利用101=-(101),色彩信号转换系数r1-r3、g1-g3以及b1-b3可以再行简化,用重复样式52(1001)、重复样式54(1001)、重复样式56(1001)、重复样式57(101)即可表示。
请参考图3与图5。值得注意的是,在图3中的乘法器系数的CSD编码表示法,其转换的规则为最低有效位(LSB)代表2-16,最高有效位(MSB)代表2-1,中间的有效位分别代表2-15-2-2(由右至左),而CSD位的值可为+1、-1或0。而在图5中,先将色彩信号转换系数的数值乘以1000倍,再转换成CSD编码表示法,其转换的规则为最低有效位(LSB)代表20,最高有效位(MSB)代表211,中间的有效位分别代表21-210(由右至左),而CSD位的值亦为+1、-1或0。虽然两者的转换规则不同,但皆可将CSD字节数据的非零项降到最少,皆可充分揭露本发明的数据转换方法,并不局限于某一种,且其它转换规则皆应属本发明的涵盖范围。
请参考图6。图6为本发明一表格60用来说明滤波器系数转换成CSD编码表示法的示意图。表格60具有四个字段,依序分别代表滤波器系数h0-h11、滤波器系数的数值、滤波器系数的数值乘以10000倍以及滤波器系数的CSD编码表示法。其中,滤波器系数h0=0.0007,其数值乘以10000倍为7,若转换成CSD编码表示法,则可表示为0000_0000_0000_1001。其转换的规则为最低有效位(LSB)代表20,最高有效位(MSB)代表215,中间的有效位分别代表21-214(由右至左),而CSD位的值可为+1、-1或0。以此类推,滤波器系数h0-h11,其数值乘以10000倍后,再转换成CSD编码表示法的结果请参照图6的表格60。
请参考图7与图6。图7为一表格70用来说明从图6的表格60中找出重复样式并做移位运算的示意图。表格70具有五个字段,依序分别代表滤波器系数h0-h11、滤波器系数的CSD编码表示法、重复样式1、重复样式101以及重复样式101。其中,滤波器系数h0可表示为0000_0000_0000_1001,若改以重复样式来表示,则可用重复样式1的-0与+<<3来表示(符号“<<”代表移位,符号“+”代表加法运算,符号“-”代表减法运算,数字则代表移位的位数)。再以滤波器系数h2为例,滤波器系数h2可表示为0000_0000_0010_1010,若改以重复样式来表示,则可用重复样式1的+<<5与重复样式101的-<<1来表示(代表重复样式1进行加法运算且向左移位5个位数,重复样式101进行减法运算且向左移位1个位数)。以此类推,滤波器系数h0-h11,可用重复样式1、重复样式101以及重复样式101来表示,并做移位运算,其表示法与移位运算的结果请参照图7的表格70。
请参考图8与图7。图8为根据图7的表格所构成的一滤波器系数产生器80的示意图。滤波器系数产生器80包含多个加法器86、一第二移位器82、多个第一移位器84以及两个延迟器D1。一输入信号X(n)进入滤波器系数产生器80,经过多个加法器86、一第二移位器82、多个第一移位器84以及两个延迟器D1的运算后,产生一系数,最后输出一输出信号y(n)。其中,输入信号X经过第二移位器82后产生X<<2,在第一层的架构中,X与X<<2经过加法器86相加之后得到X+X<<2,即为图7中的重复样式101;同样地,在第二层的架构中,X与(-X<<2)经过加法器86相加之后得到X-X<<2即为图7中的,重复样式101。而多个第一移位器84则是用来将图7中的重复样式1、重复样式101以及重复样式101再进行移位运算,可由第一移位器84的个数来决定要移位的位数。最后再经过延迟器D1后,则可产生输出信号y(n)。滤波器系数产生器80可用加法器86、第二移位器82、以及第一移位器84来完成表格70的滤波器系数h0-h11
请参考图9。图9为一表格90用来说明从图6的表格中找出重复样式并做移位运算的另一示意图。表格90具有七个字段,依序分别代表滤波器系数h0-h11、滤波器系数的CSD编码表示法、重复样式1、重复样式101、重复样式101、重复样式1001以及重复样式1001。其中,滤波器系数h0可表示为0000_0000_0000_1001,若改以重复样式来表示,则可用重复样式1001的0来表示(代表重复样式1001进行加法运算)。再以滤波器系数h11为例,滤波器系数h11可表示为0000_0001_0100_1001,若改以重复样式来表示,则可用重复样式101的-<<6与重复样式1001的0来表示(代表重复样式101进行减法运算且向左移位6个位数,重复样式1001进行加法运算)。以此类推,滤波器系数h0-h11,可用重复样式1、重复样式101、重复样式101、重复样式1001以及重复样式1001来表示,并做移位运算,其表示法与移位运算的结果请参照图9的表格90。
请参考图9与图7。一般常见的乘法简化方式,可使用移位运算、加法运算以及减法运算来代替乘法运算,再通过CSD编码表示法,可以进一步减少加法运算与减法运算的计算量。由于图7的表格70中,重复样式1出现太多次,这样会造成加法运算与减法运算的计算量仍过多,解决的方式为增加重复样式1001以及重复样式1001(如图9所示)。如此一来,重复样式1出现的次数减少,可减少更多的加法运算与减法运算的计算量。同理可证,亦可通过增加重复样式10001以及重复样式10001(或者其它重复样式)来减少更多的加法运算与减法运算的计算量。
请参考图9与图5。值得注意的是,在图5中,先将色彩信号转换系数的数值乘以1000倍,再转换成CSD编码表示法。接着,修改该多组CSD字节数据中的最低有效位,以产生多组已修改字节数据,再从该多组已修改字节数据中,判断该多组已修改字节数据中多个重复样式。其中,该多个重复样式可根据目前的数据来寻找,并非为固定的样式。而在图9中,滤波器系数的数值乘以10000倍,再转换成CSD编码表示法。接着,以固定的重复样式1、重复样式101、重复样式101、重复样式1001以及重复样式1001来表示。虽然两者的转换规则不同,但皆可将CSD字节数据的非零项降到最少,皆可充分揭露本发明的数据转换方法,并不局限于某一种,且其它转换规则皆应属本发明之涵盖范围。此外,在图9中,亦可配合修改CSD字节数据中的最低有效位,再更进一步减少更多的加法运算及减法运算。
请参考图10。图10为本发明一可节省数字运算的数据转换电路100的示意图。数据转换电路100包含一编码单元92、一位修改单元94、一重复样式比对单元96、一移位器97以及一加法器98。编码单元92用来将多笔数字数据DD1以一编码方式进行编码,以产生多组字节数据BD1。位修改单元94耦接于编码单元92,用来接收多组字节数据BD1并修改多组字节数据BD1中的特定位,以产生多组已修改字节数据BD2。重复样式比对单元96耦接于位修改单元94,用来判断多组已修改字节数据BD2中所包含的多个重复样式RP1。移位器97耦接于重复样式比对单元96与位修改单元94,移位器97用来根据多个重复样式RP1位于多组已修改字节数据BD2的位置,对多组已修改字节数据BD2进行移位运算,以产生多组已移位字节数据BD3。加法器98耦接于移位器97,加法器98用来对多组已移位字节数据BD3进行加法运算。其中,编码单元92为一标准有符号数字量编码器,其利用标准有符号数字量表示法将多笔数字数据DD1进行编码以产生多组字节数据BD1。数据转换电路100可应用于积分三角电路的积分三角运算,色彩空间的色彩信号转换,乘法器的乘法运算简化,以及可适性滤波器中的滤波系数调整。编码单元92并不局限于一标准有符号数字量编码器,亦可为其它种类的编码器。值得注意的是,若原先的多组字节数据BD1中已无须修改特定位以产生多组已修改字节数据BD2,则可忽略位修改单元94,直接将编码单元92耦接至重复样式比对单元96,判断多组字节数据BD1中所包含的多个重复样式。
上述实施例仅用来说明本发明所揭露的可节省数字运算的数据转换方法与数据转换电路,并不局限本发明的范围。文中所提到的编码方式以标准有符号数字量表示法为实施例,但不并局限于标准有符号数字量表示法,亦可使用其它的编码方式来进行编码。而流程10所揭露的数据转换方法,其应用范围相当广泛,举例而言,其可应用于积分三角电路的积分三角运算、色彩空间的色彩信号转换、乘法器的乘法运算简化或者可适性滤波器中的滤波系数调整等,但不局限于此,亦适用于其它的应用范围。而在表格30与表格50中,虽然两者皆以标准有符号数字量表示法表示,但转换规则不同,并不局限于某一种。同样地,在表格50与表格90中,虽然两者皆以标准有符号数字量表示法表示且转换规则相同,但表格50中的重复样式为非固定的,表格90中的重复样式则为固定的,皆可充分揭露本发明的数据转换方法,并不局限于某一种,且其它转换规则皆应属本发明的涵盖范围。其中,通过位修改单元94修改多组字节数据BD1中的特定位以产生多组已修改字节数据BD2,并非是必要的,亦属于本发明所涵盖的范围。此外,编码单元92并不局限于一标准有符号数字量编码器,亦可为其它种类的编码器。
由上可知,本发明提供一种可节省数字运算的数据转换方法与数据转换电路。标准有符号数字量表示法的特性为可以将CSD字节数据的非零项降到最少,且发生重复样式的机率高。本发明所揭露的数据转换方法,其应用范围相当广泛,举例而言,其可应用于积分三角电路的积分三角运算、色彩空间的色彩信号转换、乘法器的乘法运算简化或者可适性滤波器中的滤波系数调整等,但亦适用于其它的应用范围。通过本发明的数据转换方法,可减少数字运算,更甚者可节省更多的电路硬件面积。且通过修改该多组CSD字节数据中的最低有效位,可找出更多的重复样式,更进一步减少更多的数字运算,让效果更为显著。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (25)

1.一种可节省数字运算的数据转换方法,包含有:
将多笔数字数据以一编码方式进行编码,以产生多组字节数据;
判断该多组字节数据中所包含的多个重复样式(Repetition Pattern);
根据该多个重复样式位于该多组字节数据的位置,对该多组字节数据进行移位运算,以产生多组已移位字节数据;以及
对该多组已移位字节数据进行加法运算。
2.如权利要求1所述的数据转换方法,其还包含:
修改该多组字节数据中的特定位,以产生多组已修改字节数据;
判断该多组已修改字节数据中所包含的该多个重复样式(RepetitionPattern);
根据该多个重复样式位于该多组已修改字节数据的位置,对该多组已修改字节数据进行移位运算,以产生该多组已移位字节数据;以及
对该多组已移位字节数据进行加法运算。
3.如权利要求2所述的数据转换方法,其中修改该多组字节数据中的特定位是为了修改该多组字节数据中的最低有效位(Least Significant Bit,LSB)。
4.如权利要求2所述的数据转换方法,其中将该多笔数字数据以该编码方式进行编码是为了将该多笔数字数据以标准有符号数字量(CanonicalSigned Digit,CSD)表示法进行编码。
5.如权利要求4所述的数据转换方法,其中移位运算以及加法运算依据该多组字节数据的标准有符号数字量来操作。
6.如权利要求4所述的数据转换方法,其中在该多组字节数据与该多组已修改字节数据中,其标准有符号数字量的值可为+1。
7.如权利要求4所述的数据转换方法,其中在该多组字节数据与该多组已修改字节数据中,其标准有符号数字量的值可为-1。
8.如权利要求4所述的数据转换方法,其中在该多组字节数据与该多组已修改字节数据中,其标准有符号数字量的值可为0。
9.如权利要求1所述的数据转换方法,其可应用于积分三角电路的积分三角运算。
10.如权利要求1所述的数据转换方法,其可应用于色彩空间(ColorSpace)的色彩信号转换。
11.如权利要求1所述的数据转换方法,其可应用于乘法器(Multiplier)的乘法运算简化。
12.如权利要求1所述的数据转换方法,其可应用于可适性滤波器(Adaptive Filter)中的滤波系数(Filtering Coefficient)调整。
13.一种可节省数字运算的数据转换电路,包含有:
一编码单元,用来将多笔数字数据以一编码方式进行编码,以产生多组字节数据;
一重复样式比对单元,耦接于该编码单元,用来判断该多组字节数据中所包含的多个重复样式;
一移位器(Shifter),耦接于该编码单元以及该重复样式比对单元,用来根据该多个重复样式位于该多组字节数据的位置,对该多组字节数据进行移位运算,以产生多组已移位字节数据;以及
一加法器(Adder),耦接于该移位器,该加法器用来对该多组已移位字节数据进行加法运算。
14.如权利要求13所述的数据转换电路,其还包含:
一位修改单元,耦接于该编码单元及该重复样式比对单元之间,该位修改单元用来接收该多组字节数据并修改该多组字节数据中的特定位,以产生多组已修改字节数据;
该重复样式比对单元,耦接于该位修改单元,用来判断该多组已修改字节数据中所包含的多个重复样式;
一移位器(Shifter),耦接于该位修改单元以及该重复样式比对单元,用来根据该多个重复样式位于该多组已修改字节数据的位置,对该多组已修改字节数据进行移位运算,以产生多组已移位字节数据;以及
一加法器(Adder),耦接于该移位器,该加法器用来对该多组已移位字节数据进行加法运算。
15.如权利要求14所述的数据转换电路,其中该位修改单元用来修改该多组已修改字节数据中的最低有效位(Least Significant Bit,LSB)以产生该多组已修改字节数据。
16.如权利要求15所述的数据转换电路,其中该编码单元为一标准有符号数字量(Canonical Signed Digit,CSD)编码器。
17.如权利要求16所述的数据转换电路,其中该标准有符号数字量编码器利用标准有符号数字量表示法将该多笔数字数据进行编码以产生该多组字节数据。
18.如权利要求16所述的数据转换电路,其中移位器以及加法器依据该标准有符号数字量编码器所产生的该多组字节数据的标准有符号数字量来操作。
19.如权利要求16所述的数据转换电路,其中在该多组字节数据与该多组已修改字节数据中,其标准有符号数字量的值可为+1。
20.如权利要求16所述的数据转换电路,其中在该多组字节数据与该多组已修改字节数据中,其标准有符号数字量的值可为-1。
21.如权利要求16所述的数据转换电路,其中在该多组字节数据与该多组已修改字节数据中,其标准有符号数字量的值可为0。
22.如权利要求13所述的数据转换电路,其可应用于积分三角电路的积分三角运算。
23.如权利要求13所述的数据转换电路,其可应用于色彩空间(ColorSpace)的色彩信号转换。
24.如权利要求13所述的数据转换电路,其可应用于乘法器(Multiplier)的乘法运算简化。
25.如权利要求13所述的数据转换电路,其可应用于可适性滤波器(Adaptive Filter)中的滤波系数(Filtering Coefficient)调整。
CNA2006101435951A 2006-11-09 2006-11-09 可节省数字运算的数据转换方法及数据转换电路 Pending CN101178643A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101435951A CN101178643A (zh) 2006-11-09 2006-11-09 可节省数字运算的数据转换方法及数据转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101435951A CN101178643A (zh) 2006-11-09 2006-11-09 可节省数字运算的数据转换方法及数据转换电路

Publications (1)

Publication Number Publication Date
CN101178643A true CN101178643A (zh) 2008-05-14

Family

ID=39404909

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101435951A Pending CN101178643A (zh) 2006-11-09 2006-11-09 可节省数字运算的数据转换方法及数据转换电路

Country Status (1)

Country Link
CN (1) CN101178643A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102955509A (zh) * 2011-08-31 2013-03-06 鸿富锦精密工业(深圳)有限公司 硬盘背板及硬盘存储系统
CN101859368B (zh) * 2009-04-09 2013-12-04 普诚科技股份有限公司 影像辨别装置及其方法
CN107547885A (zh) * 2016-06-24 2018-01-05 中国科学院上海高等研究院 一种线性色彩空间的转换方法及装置
CN110515589A (zh) * 2019-08-30 2019-11-29 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN111711431A (zh) * 2020-04-07 2020-09-25 深圳市觅拓物联信息技术有限公司 减少数字滤波器csd系数中非零位的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859368B (zh) * 2009-04-09 2013-12-04 普诚科技股份有限公司 影像辨别装置及其方法
CN102955509A (zh) * 2011-08-31 2013-03-06 鸿富锦精密工业(深圳)有限公司 硬盘背板及硬盘存储系统
CN102955509B (zh) * 2011-08-31 2017-07-21 赛恩倍吉科技顾问(深圳)有限公司 硬盘背板及硬盘存储系统
CN107547885A (zh) * 2016-06-24 2018-01-05 中国科学院上海高等研究院 一种线性色彩空间的转换方法及装置
CN110515589A (zh) * 2019-08-30 2019-11-29 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN110515589B (zh) * 2019-08-30 2024-04-09 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN111711431A (zh) * 2020-04-07 2020-09-25 深圳市觅拓物联信息技术有限公司 减少数字滤波器csd系数中非零位的方法
CN111711431B (zh) * 2020-04-07 2021-01-19 深圳市觅拓物联信息技术有限公司 减少数字滤波器csd系数中非零位的方法

Similar Documents

Publication Publication Date Title
CN109063825B (zh) 卷积神经网络加速装置
KR100308723B1 (ko) 올림수-보존 가산기회로 및 복수의 이진 데이터 비트 합산 방법
TWI783295B (zh) 乘法器及乘法運算方法
JPH076161A (ja) 周波数から時間領域への変換方法及び装置
CN101178643A (zh) 可节省数字运算的数据转换方法及数据转换电路
CN111008003B (zh) 数据处理器、方法、芯片及电子设备
JPS6231473A (ja) コサイン変換計算装置並びに計算装置等を備えた画像コ−ド装置及び画像デコ−ド装置
CN110515589A (zh) 乘法器、数据处理方法、芯片及电子设备
CN103369326B (zh) 适于高性能视频编码标准hevc的变换编码器
CN112434801B (zh) 一种按照比特精度进行权重拆分的卷积运算加速方法
Jaberipur et al. Efficient realisation of arithmetic algorithms with weighted collection of posibits and negabits
CN110515590A (zh) 乘法器、数据处理方法、芯片及电子设备
CN100578941C (zh) 双二阶滤波器电路及其比特二进制比率倍增器
Meher et al. Hardware-efficient systolic-like modular design for two-dimensional discrete wavelet transform
CN106505971A (zh) 一种基于结构加法器顺序重编排的低复杂度fir滤波器结构
JPH0312738B2 (zh)
CN103092559A (zh) 用于hevc标准下dct/idct电路的乘法器结构
US7849118B2 (en) Data transformation method and data transformation circuit capable of saving numeral operations
CN210109863U (zh) 乘法器、装置、神经网络芯片及电子设备
CN111258541A (zh) 乘法器、数据处理方法、芯片及电子设备
Dumonteix et al. A family of redundant multipliers dedicated to fast computation for signal processing
CN110647307B (zh) 数据处理器、方法、芯片及电子设备
Jaberipur et al. Weighted bit-set encodings for redundant digit sets: theory and applications
Patil et al. Low Power High Speed VLSI Architecture for 1-D Discrete Wavelet Transform
Xu et al. HWP: a new insight into canonical signed digit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication