CN101151804A - 计算机系统、表示配置信息的数据结构及映射装置和方法 - Google Patents
计算机系统、表示配置信息的数据结构及映射装置和方法 Download PDFInfo
- Publication number
- CN101151804A CN101151804A CNA2006800104521A CN200680010452A CN101151804A CN 101151804 A CN101151804 A CN 101151804A CN A2006800104521 A CNA2006800104521 A CN A2006800104521A CN 200680010452 A CN200680010452 A CN 200680010452A CN 101151804 A CN101151804 A CN 101151804A
- Authority
- CN
- China
- Prior art keywords
- configuration
- reconfigurable
- information
- sub
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
- Advance Control (AREA)
- Microcomputers (AREA)
Abstract
配置信息保存部(108)保存用于使可重新配置模块实现规定功能的配置信息。CPU(100)利用配置信息保存部(108)所保存的配置信息,对所安装的可重新配置模块(103~106)根据其个数进行配置。
Description
技术领域
本发明涉及将能够动态重构其功能的可重新配置(reconfigurable)模块作为构成要素来处理问题的计算机系统、以及用于决定可重新配置模块的功能的配置信息。
背景技术
作为现有技术,存在将可重新配置逻辑电路作为扩展装置与计算机系统连接的结构(专利文献1)。而且,还存在对多个FPGA映射规定问题来高速地解决的结构(专利文献2)。再有,存在设计LSI时在布局上连接两个可重新配置电路的方法(专利文献3)。
专利文献1:美国专利第6438737号说明书
专利文献2:美国专利第6415430号说明书
专利文献3:美国专利第6335635号说明书
在安装了可重新配置LSI的计算机系统中,当有大规模需处理的问题时,仅由已安装的可重新配置LSI进行处理有时会需要很长时间。另一方面,若一开始就安装了不需要的大规模可重新配置LSI,则存在计算机系统整体的成本升高的问题。即,处理时间与成本之间存在权衡的关系,期待能灵活对应的系统。
可是,上述现有技术均是在初期决定了计算机系统整体的构成的基础上映射配置信息,因此,无法灵活对应该处理时间与成本的权衡的关系。例如,在专利文献1的技术中,可重新配置逻辑电路没有扩展性。而且,在专利文献2的技术中,由于排列了多个FPGA的系统中存在固有的映射关系,因此,缺少多个FPGA中的任一个都不能解决问题。再有,在专利文献3的技术中,整个过程中只有在设计时连接可重新配置电路,而在设计结束后无法对可重新配置电路进行进一步连接或去除。还有,无法由多个可重新配置LSI构成系统,或使可重新配置LSI的个数可变。
发明内容
本发明的第一课题例如为提供一种将初期成本抑制得较低、且在将来需要处理大规模问题的情况下也能灵活对应的计算机系统。
而且,在用可重新配置电路解决大规模问题时,需要安装多个可重新配置LSI或安装大规模可重新配置LSI。但是,在现有的技术中,大规模问题与硬件的映射在安装有一个或多个可重新配置LSI的计算机系统中成为固有的映射。因此。例如,在增大一个可重新配置LSI中安装的电路规模、或增加所安装的可重新配置LSI的个数等改变硬件构成的情况下,需要更改映射。
本发明的第二课题为提供一种即使在所安装的可重新配置LSI的构成变更的情况下也无需更改映射的配置信息。
综上所述,本发明的目的在于,在用安装了多个可重新配置模块的计算机系统解决大规模问题时,实现与所安装的可重新配置模块的个数无关的映射,以及提供一种即使将来出现大规模问题也能灵活对应的计算机系统。
鉴于所述课题,本发明的特征在于,能增设可重新配置模块。
具体而言,本发明所涉及的计算机系统具备:CPU;和配置信息保存部,其保存用于使可重新配置模块实现规定功能的配置信息;可装卸地构成一个或多个可重新配置模块,所述CPU利用所述配置信息保存部所保存的配置信息,对所安装的可重新配置模块根据其个数进行配置。
根据该发明,构成为可装卸可重新配置模块,在安装有可重新配置模块时,可由CPU利用配置信息保存部所保存的、用于使可重新配置模块实现规定功能的配置信息,对所安装的可重新配置模块根据其个数进行配置。因此,能增设可重新配置模块,所以,能实现例如在初期阶段为了削减成本而减少可重新配置模块的个数、在将来问题大规模化时增设可重新配置模块这样灵活的对应。
而且,本发明作为表示用于使可重新配置模块实现规定功能的配置信息的数据结构,具备:分别与将所述规定功能分割后的分割功能对应的多个子配置数据;和内部结构信息,其表示所述多个子配置数据与输入输出数据的关系。
通过采用该数据结构,可参照表示多个子配置数据与输入输出数据的关系的内部结构信息,对于计算机系统中安装的可重新配置模块分别分配分别与将规定功能分割后的分割功能对应的多个子配置数据。因此,即使在可重新配置模块的个数变更的情况下,也能利用公共的配置信息,对所安装的可重新配置模块进行最佳配置。
还有,本发明作为表示用于使可重新配置模块实现规定功能的配置信息的数据结构,根据可重新配置模块的个数的变化而具备多个所述配置信息,所述各配置信息具备分别与将所述规定功能分割后的分割功能对应的多个子配置数据。
通常,可重新配置信息在与计算机系统不同的系统中生成。因此,在计算机系统中安装的可重新配置模块的个数变更的情况下,需要再次通过某些部件获得配置信息。可是,如本发明的数据结构这样,通过与预先设想的可重新配置模块的个数的变化对应地准备多个配置信息,从而即使在所安装的可重新配置模块的个数变更的情况下也能灵活对应。
而且,本发明作为生成用于使可重新配置模块实现规定功能的配置信息的映射装置以及方法,对所述规定功能进行算法分析,生成表示处理与输入输出数据的关系的图表;以预先确定的规定大小为上限,对所述图表中的各处理进行分割,从而生成分别与将所述规定功能分割后的分割功能对应的多个子配置数据、和表示所述多个子配置数据与输入输出数据的关系的内部结构信息。
(发明效果)
根据本发明,即使在可重新配置模块的个数变更的情况下,也能利用相同的配置信息,对可重新配置模块进行配置,并执行处理。
由此,例如,在可重新配置模块单个的处理能力增加时,可利用更少个数的可重新配置模块在同样程度的处理时间内执行相同功能。
还有,即使所执行功能的规模进一步增大,也可通过与此配合地增设可重新配置模块,从而在规定的处理时间内执行。例如,对于只进行动态图像的再生的系统而言,通过增设可重新配置模块,可在动态图像的再生同时,将所接收的动态图像从HD变换为SD,并且对其进行记录这样的动作。
附图说明
图1是表示本发明的一实施方式所涉及的计算机系统的构成的图;
图2是可重新配置LSI的装卸机构的构成例。
图3是表示安装了与图1不同个数的可重新配置LSI的计算机系统的构成的图;
图4是表示本发明的一实施方式所涉及的映射装置的构成的图;
图5是表示动态图像从HD到SD的格式变换的处理内容的例子的图;
图6是表示图4的映射装置中的算法分析部的处理结果的例子的图;
图7是表示图4的映射装置中的配置信息生成部的处理结果的图;
图8是表示图4的映射装置中的编号赋予部的处理结果的例子的图;
图9是表示图4的映射装置中的通信信息赋予部的处理结果的例子的图,是表示本发明所涉及的配置信息的一例的图;
图10是表示保存有图9的配置信息的状态的示意图;
图11是表示通信用存储器的映射的例子的图;
图12是表示本发明的一实施方式所涉及的计算机系统的动作的流程图;
图13是具体表示图1的计算机系统的动作的图;
图14是具体表示图3的计算机系统的动作的图;
图15是具体说明在图3的计算机系统中,将两个可重新配置LSI替换为具有其两倍集成度的一个可重新配置LSI时的动作的图;
图16是表示本发明所涉及的配置信息的另一例的图;
图17是表示保存有图16的配置信息的状态的示意图;
图18是表示图4的映射装置中的配置信息生成部的处理结果的另一例的图;
图19是本发明所涉及的计算机系统的另一构成例;
图20是本发明所涉及的计算机系统的另一构成例;
图21是本发明所涉及的计算机系统的另一构成例;
图22是本发明所涉及的计算机系统的另一构成例;
图23是本发明所涉及的计算机系统的另一构成例;
图24是表示图23的构成中的配置信息的例子的图;
图25是本发明所涉及的计算机系统的另一构成例;
图26是本发明所涉及的计算机系统的另一构成例;
图27是本发明所涉及的计算机系统的另一构成例;
图28是表示图26以及图27的构成中的配置信息的例子的图。
图中:100-CPU;101-主存储器;102-总线桥;103、104、105、106-可重新配置LSI(可重新配置模块);107-通信用存储器;108-配置信息保存存储器(配置信息保存部);110-主总线;111-通信用总线;120-通信用总线;121-插槽(连接部);122-可重新配置LSI;200-算法分析部;201-配置信息生成部;202-编号赋予部;203-通信信息赋予部;300-配置顺序决定信息;301-内部结构信息;302-安装顺序信息;400-配置顺序决定信息;401-内部结构信息;402-依存关系信息;404~410-子配置数据。
具体实施方式
下面,参照附图,对用于实施本发明的最佳方式进行说明。
图1是表示本发明的一实施方式所涉及的计算机系统的构成的图。在图1中,作为处理器单元的CPU100经由主总线110读出主存储器101中保存的程序,并按照该程序进行动作,从而执行计算机系统整体的控制。主总线110经由总线桥(bus bridge)102与通信用总线111连接。总线桥102具有对与主总线110和通信用总线111中任一总线连接的任一设备作为主/从设备是否交换数据进行调停的功能。
主总线110与作为配置信息保存部的配置信息保存存储器108、画面输出接口(IF)109、通用IO112连接。该计算机系统可通过通用IO112与HDD驱动器113、DVD驱动器114以及调谐器115等交换数据。
通信用总线111与可重构其功能的设备即可重新配置LSI103~106、通信用存储器107连接。可重新配置LSI103~106相互之间通过通信用存储器107进行通信。
在图1的计算机系统中,可重新配置LSI103~106采用可装卸的构成。并且,可重新配置LSI103~106作为可重新配置模块发挥功能。
配置信息保存存储器108保存用于使可重新配置模块实现规定功能的配置信息。可重新配置LSI103~106根据配置信息保存存储器108中保存的配置信息,决定其内部连接关系,从而可配置其功能。换而言之,配置信息是指,为了使作为可重构设备的可重新配置LSI实现规定功能而决定其内部连接关系用的信息。CPU100将安装的可重新配置模块根据其个数,利用配置信息保存存储器108中保存的配置信息进行配置。
图2是可重新配置LSI的装卸机构的构成例。在图2的构成中,具备与板上的通信用总线120连接的4个作为连接部的插槽(socket)121。各插槽121构成为能装卸可重新配置LSI122。该插槽121与通信用总线120的构成例如在个人计算机中可与连接存储器的构成同样地实现。在图2的例子中,安装了2个可重新配置LSI122,有2个插槽121打开,最多可安装4个可重新配置LSI122。
通过在计算机系统中设置如图2的机构,从而可变更安装的可重新配置LSI的个数。例如,在图1的计算机系统中,只要在通信用总线111上设置多个如图2的插槽121即可。
图3是表示安装了与图1不同个数的2个可重新配置LSI103、104的情况下的计算机系统的构成的图。
此外,在以下的说明中,假定可重新配置LSI103~106的电路规模相同来进行说明。
图4是表示本发明的一实施方式所涉及的映射装置的构成的图。图4的映射装置用于决定将作为计算机系统需处理的大规模问题怎样分配(在本说明书中称为映射)给如1所示的计算机系统的各个可重新配置LSI。即,图4的映射装置生成用于使可重新配置模块实现规定功能的配置信息。
首先,向图4的映射装置输入作为计算机系统需处理的大规模问题。这里问题是指MPEG的编码/解码、加密的解密等计算机系统需处理的对象,换而言之,是指计算机系统实现的功能。
被输入的大规模问题首先在算法分析部200中被展开为由多级(multi-stage)和连接枝构成的图表。接着,在配置信息生成部201中,将展开后的多级变换为数据量的上限受限的多个子配置数据。变换后的多个子配置数据在编号赋予部202中被赋予编号。然后,在通信信息赋予部203中,根据子配置数据配置的可重新配置模块间的通信信息被赋予给配置信息。
此外,通过将图4中的标记200~203分别看作处理步骤,从而图4成为表示本发明的一实施方式所涉及的、生成用于使可重新配置模块实现规定功能的配置信息的映射方法的流程图。
下面,利用图5~图9,进一步详细说明图4的映射装置的具体处理内容。此外,在以下的说明中,作为大规模问题的一例,以将动态图像从HD(High Definition)格式变换为SD(Standard Definition)的处理为例进行说明。
图5是动态图像从HD到SD的格式变换的处理内容的例子。在图5中,deca是进行音频数据的解码处理的函数,decv进行视频数据的解码处理的函数,enca是进行音频数据的编码处理的函数,encv是进行视频数据的编码处理的函数。comb是根据由encv生成的视频数据和由enca生成的音频数据来生成流数据(stream data)的函数。
在本实施方式中,对可重新配置LSI103~106采用可装卸的构成。即,并非如以往那样预先确定计算机系统的构成,而是其构成可变更。另一方面,映射装置通常构成为与计算机系统独立的系统,因此,每次改变计算机系统的构成都要再次更改映射的处理是极其困难的。因此,怎样生成配置信息变得重要,以使得即使在计算机系统的构成变更的情况下也能不更改映射地重构计算机系统。
图6是表示图4的映射装置中的算法分析部200的处理结果的例子的图。图6是将图5的处理内容作为规定功能进行算法分析的图。如图6所示,生成了表示处理与输入输出数据的关系的图表。即,用○包围表示输入输出数据,用□包围表示处理。还有,用箭头状的连接枝表示数据的流向。
如图6所示,enca利用了deca的处理结果,encv利用了deca的处理结果。进而,comb利用了enca和encv二者的处理结果。另一方面,deca和decv、或enca和encv由于没有依存关系,因此,可并行执行。
此外,视频处理一般与音频处理相比处理量多。因此,在该例中,设decv和encv是规模大至难以映射到一个可重新配置LSI的程度的处理。
图7是表示图4的映射装置中的配置信息生成部201的处理结果的例子的图。图7是表示对图6的图表中的各处理以规定大小为上限进行分割的图。在图7中,用○包围表示输入输出数据,用□包围表示子配置数据。还有,用箭头状的连接枝表示数据的流向。
在此,子配置数据是指对计算机系统整体进行配置的配置信息中的、用于配置各个可配置模块的数据。
而且,规定大小具体而言是指可映射给各可重新配置LSI103~106的规模。该规定大小由安装的可重新配置模块的规格决定。例如,将可映射给具有最小电路规模的可重新配置模块程度的数据大小作为规定大小即可。通过使子配置数据不会达到规定大小以上,从而生成的子配置数据必定为可配置一个可重新配置LSI的规模。
在图7中,与图6的不同点在于decv被分割为decv1和decv2,还有encv被分割为encv1和encv2。如上所述,由于decv和encv是大规模的处理,因此,以规定大小为上限的结果被分割成两个。分割通过对各个算法进行分析,将各个算法分割为可并行处理的子算法来进行。
分割后的各算法以及子算法被变换成用于决定可重新配置LSI的内部连接关系的信息即子配置数据。由此,得到分别与将规定的功能分割后的分割功能对应的多个子配置数据。还有,得到如图7所示的表示子配置数据与输入输出数据的关系的内部结构信息。即,在图6中,□笼统表示处理,相对于此,在图7中,□表示配置各可重新配置LSI用的子配置数据。
图8是表示图4的映射装置中的编号赋予部202的处理结果的例子的图。在图8(a)中,对图7的内部结构信息中的各子配置数据赋予了连续编号。即,在用□包围的各子配置数据的上角,添加了用□包围的连续编号。而且,如图8(b)所示,生成了表示各子配置数据彼此的依存关系的依存关系信息。在图8(b)的表格数据中,各数字是赋予子配置数据的连续编号,○表示无依存关系,×表示有依存关系。即,○表示彼此能在同一定时映射给不同的可重新配置LSI的子配置数据,×表示在编号小的子配置数据的处理结束之前不能对编号大的子配置数据进行映射。
图9是表示图4的映射装置中的通信信息赋予部203的处理结果的例子的图。在图9中,对图8的内部结构信息中的处理途中的各中间数据赋予了编号。即,在用○包围的各中间数据的上角,添加了用□包围的编号。该编号成为在可重新配置模块彼此进行通信时放置在通信用存储器中的数据的连续编号。在该状态下,完成了用于配置计算机系统的配置信息。即,由配置顺序决定信息400和多个子配置数据所构成的配置信息被保存到图1的配置信息保存存储器108中,该配置顺序决定信息400包括内部结构信息401和依存关系信息402。
图10是表示配置信息保存存储器108中保存有配置信息的状态的示意图。在图10中,400是包括内部结构信息401和依存关系信息402的配置顺序决定信息,403是包括多个子配置数据404~410的子配置数据模块。由配置顺序决定信息400和子配置数据模块403构成配置信息420。而且,在配置信息保存存储器108中,还保存有用于实现其他功能的配置信息430。配置信息例如预先安装到配置信息保存存储器108中即可。或者,也可预先将配置信息记录到DVD等计算机可读取的记录介质中,经由通用的IO112,将从该记录介质读出的配置信息设置到配置信息保存存储器108中。
还有,图11是图1的通信用存储器107的映射的例子。在图11中,映射了图9中被赋予编号的各中间数据。而且,对低位地址添加了各中间数据与存储器地址的对照表,在动作时利用该对照表进行通信。
图12是表示本实施方式所涉及的计算机系统的动作的流程图。如图12所示,CPU100首先决定所安装的可重新配置LSI的个数(600)。然后,参照配置信息保存存储器108中保存的配置信息中的内部结构信息401,确保主存储器101以及通信用存储器107中的数据保存位置(601)。
接着,CPU100参照配置信息保存存储器108中保存的配置信息中的内部结构信息401以及依存关系信息402,根据安装的可重新配置LSI的个数,决定并行执行的子配置数据(602)。然后,利用决定的子配置数据对可重新配置LSI进行配置(603),使各可重新配置LSI执行处理(604)。重复这样的步骤602~603,直至对所有子配置数据执行配置以及处理为止(605)。若对所有子配置数据执行了配置以及处理,则结束动作(606)。
利用图13,对图1的计算机系统的动作进行具体说明。在此,设图9所示的配置信息保存在配置信息保存存储器108中。首先,CPU100决定所安装的可重新配置LSI103~106的个数为4个(600)。然后,如图13(a)所示,在主存储器101中,确保输入数据a、v和输出数据b的保存位置,在通信用存储器107中,确保编号为4、5、6、7-1、7-2、7-3的中间数据的保存位置(601)。
接着,CPU100将子配置数据分配给各可重新配置LSI103~106,使其执行处理。在此,基于所安装的可重新配置LSI的个数为4个的情况,参照配置信息保存存储器108中保存的内部结构信息401以及依存关系信息402,分3次进行配置。
首先,如图13(a)所示,CPU100将编号为1、2、3的子配置数据即deca、decv1、decv2决定为并行执行的数据(602),利用这些数据对可重新配置LSI103~105进行配置(603)。然后,使各可重新配置LSI103~105执行处理(604)。此时,主存储器101中保存的输入数据a、v经由总线桥102被输入到可重新配置LSI103~105,作为处理的结果得到的编号为4、5、6的中间数据保存在通信用存储器107中。
然后,如图13(b)所示,CPU100将编号为4、5、6的子配置数据即enca、encv1、encv2决定为并行执行的数据(602),利用这些数据对可重新配置LSI103~105进行配置(603)。然后,使各可重新配置LSI103~105执行处理(604)。此时,通信用存储器107中保存的编号为4、5、6的中间数据被输入到可重新配置LSI103~105,作为处理的结果得到的编号为7-1、7-2、7-3的中间数据保存在通信用存储器107中。
接着,如图13(c)所示,CPU100将编号为7的子配置数据即comb决定为执行的数据(602),利用该数据对可重新配置LSI103进行配置(603)。然后,使可重新配置LSI103执行处理(604)。此时,通信用存储器107中保存的编号为7-1、7-2、7-3的中间数据被输入到可重新配置LSI103,作为处理的结果得到的输出数据b经由总线桥102保存到主存储器101中。由此所有处理已结束,因此结束动作(605、606)。
下面,利用图14,对图3的计算机系统的动作进行具体说明。在此,设图9所示的配置信息保存在配置信息保存存储器108中。首先,CPU100决定所安装的可重新配置LSI103、104的个数为2个(600)。然后,如图14(a)所示,在主存储器101中,确保输入数据a、v和输出数据b的保存位置,在通信用存储器107中,确保编号为4、5、6、7-1、7-2、7-3的中间数据的保存位置(601)。
接着,CPU100将子配置数据分配给各可重新配置LSI103、104,使其执行处理。在此,基于所安装的可重新配置LSI的个数为2个,从而参照配置信息保存存储器108中保存的内部结构信息401以及依存关系信息402,分4次进行配置。
首先,如图14(a)所示,CPU100将编号为1、2的子配置数据即deca、decv1决定为并行执行的数据(602),利用这些数据对可重新配置LSI103、104进行配置(603)。然后,使各可重新配置LSI103、104执行处理(604)。此时,主存储器101中保存的输入数据a、v经由总线桥102被输入到可重新配置LSI103、104,作为处理的结果得到的编号为4、5的中间数据保存在通信用存储器107中。
然后,如图14(b)所示,将编号为3、4的子配置数据即decv2、enca决定为并行执行的数据(602),利用这些数据对可重新配置LSI103、104进行配置(603)。然后,使各可重新配置LSI103、104执行处理(604)。此时,主存储器101中保存的输入数据v经由总线桥102被输入到可重新配置LSI103,并且,通信用存储器107中保存的编号为4的中间数据被输入到可重新配置LSI104,作为处理的结果得到的编号为6、7-1的中间数据保存在通信用存储器107中。
接着,如图14(c)所示,将编号为5、6的子配置数据即encv1、encv2决定为并行执行的数据(602),利用这些数据对可重新配置LSI103、104进行配置(603)。然后,使各可重新配置LSI103、104执行处理(604)。此时,通信用存储器107中保存的编号为5、6的中间数据被输入到可重新配置LSI103、104,作为处理的结果得到的编号为7-2、7-3的中间数据保存在通信用存储器107中。
接着,如图14(d)所示,将编号为7的子配置数据即comb决定为执行的数据(602),利用该数据对可重新配置LSI103进行配置(603)。然后,使可重新配置LSI103执行处理(604)。此时,通信用存储器107中保存的编号为7-1、7-2、7-3的中间数据被输入到可重新配置LSI103,作为处理的结果得到的输出数据b经由总线桥102保存到主存储器107中。由此所有处理已结束,因此结束动作(605、606)。
这里,在如图1的安装了4个重新配置LSI的计算机系统中,如图13所示分为三次进行处理,相对于此,在如图3的安装了2个重新配置LSI的计算机系统中,如图14所示分为4次进行处理。即,根据本实施方式,即使所安装的可重新配置LSI的个数不同,也可利用同一配置信息对计算机系统进行配置。因此,例如,在当初利用较少个数的可重新配置LSI进行处理,后来增设可重新配置LSI,由此能进行高速处理。
此外,在图3的可重新配置LSI单个的处理能力高于图1的可重新配置LSI单个的处理能力时,有时也能与图13同样地执行处理。
而且,在图14的处理中,当花费的处理时间过长时,通过增设可重新配置LSI来使之成为如图1的构成,可获得更高的处理性能。
还有,在图13的处理中,未利用可重新配置LSI106。利用该可重新配置LSI106,可与图13所示的处理并行地进行其他处理。在图13中,执行了记录动态图像的处理,但利用可重新配置LSI106例如可一边记录动态图像一边收看电视广播。
此外,在上述说明中设所安装的可重新配置LSI的电路规模均相同,但是,所安装的可重新配置LSI的电路规模当然可相互不同。若考虑这种情况,则优选预先在配置信息中包含与各子配置数据的大小相关的信息。即,对于各子配置数据而言,将由该子配置数据表示可配置的可重新配置LSI的电路规模的信息(以下称为大小信息)预先保存到配置信息保存存储器108中。由此,例如,将当前安装的可重新配置LSI在后来替换为集成度更高的可重新配置LSI时也能灵活对应。
图15表示在图3的计算机系统中,将两个可重新配置LSI103、104替换为具有其两倍集成度的一个可重新配置LSI103A时的动作。CPU100参照配置信息保存存储器108中保存的大小信息,向一个可重新配置LSI103A分配2个子配置数据。由此,在可重新配置LSI103A安装图3的可重新配置LSI103、104的两倍的数据。
即,可重新配置LSI103A首先如图15(a)所示,利用编号为1、2的子配置数据即deca、decv1进行配置。然后,如图15(b)所示,利用编号为3、4的子配置数据即decv2、enca进行配置,如图15(c)所示,利用编号为5、6的子配置数据即encv1、encv2进行配置,最后,如图15(d)所示,利用编号为7的子配置数据即comb进行配置。此外执行的处理与图14相同。
当然,在计算机系统中混合安装集成度高的可重新配置LSI和集成度低的可重新配置LSI的情况下,也可通过预先保存大小信息来灵活对应。
此外,上述的依存关系信息或大小信息未必预先包含在配置信息中。例如,若所安装的可重新配置模块的个数的变化已知,则可预先根据该变化分别决定各子配置数据的分配顺序。即,可取代依存关系信息,而在配置信息中包含根据所安装的可重新配置模块的个数变化分别决定的、表示各子配置数据的分配顺序的安装顺序信息。
图16是包含这种安装顺序信息的配置信息的一例。在图16中,配置顺序决定信息300包括:与图9的内部结构信息401内容相同的内部结构信息301、安装顺序信息302。在安装顺序信息302中,分别针对模块为1~4个的情况表示了在各步骤中安装哪个子配置数据。此外,这里,设计算机系统中设置的可重新配置LSI安装用的插槽的个数为4个。
即使取代图9的配置信息,而在配置信息保存存储器108中保存并利用图16的配置信息,也可执行与上述同样的处理。图17是表示配置信息保存存储器108中保存了图16的配置信息的状态的示意图。在图17中,300是包括内部结构信息301和安装顺序信息302的配置顺序决定信息,403是包括多个子配置数据404~410的子配置数据模块。由配置顺序决定信息300和子配置数据模块403构成配置信息420A。
进而,在图16的例子中,共用内部结构信息301,针对可重新配置模块的个数的各变化,分别设定用于表示在各步骤中安装的子配置数据的安装顺序信息302。取代该方式,也可针对可重新配置模块的个数的各变化,分别进行各映射而使之具有直接配置信息。即,可根据所安装的可重新配置模块的个数的变化,分别生成配置信息。在该情况下,包括分别与分割了规定功能后的分割功能对应的多个子配置数据的配置信息,根据安装的可重新配置模块的个数的变化,在配置信息保存存储器108中保存了多个。
图18是表示图4的映射装置中的配置信息生成部201的处理结果的另一例的图。在图7的例子中,分割为可并行处理算法的两部分,但视频的解码处理并不限于完全并行进行。因此,在图18的例子中,对于必须公共处理的部分(在该情况下为最初的处理)作为decv0而生成子配置数据。在实际的配置信息生成中,认为需要这样按照使串联连接的部分和并联连接的部分达到最佳化的方式进行调度。
此外,可重新配置模块可装卸地构成的计算机系统并不限于图1或图3的构成,可考虑各种构成。下面,对其他构成例进行说明。此外,在以下涉及的各图中,对于与图1以及图3公共的构成要素标注与图1以及图3中相同的标记,并省略其详细说明。
图19是总线桥为两级的计算机系统,设想安装到个人计算机。可重新配置块130与IO总线131连接。在可重新配置块130内,可重新配置LSI103、104可装卸,可经由总线桥132进行与IO总线131的数据交换。
图20是与可重新配置LSI并联连接了专用硬件的计算机系统。即,可重新配置LSI103、104和专用硬件141、142与通信用总线111连接。即使是当初通过程序安装到可重新配置LSI中的功能,若规格固定,则通过专用硬件来执行有利于削减电路规模和耗电。在该情况下,对于由专用硬件执行的功能以外的功能,重新生成配置信息即可。
图21是安装了包括RF电路的可重新配置LSI的计算机系统,设想面向移动电话的用途。在可重新配置LSI143、144安装了能对应无线LAN、移动电话以及Bluetooth三种方式的RF电路143a、144a。一个可重新配置LSI只能以无线LAN、移动电话以及Bluetooth三种方式中的某一方式进行通信。在需要以两种方式同时通信的情况下,通信处理需要两倍,因此,还需要安装两个可重新配置LSI。通过在两个可重新配置LSI143、144分别安装可对应三种方式的RF电路143a、144a,从而能以两种方式同时通信。
图22是经由USB连接了可重新配置块的计算机系统。在图22中,可重新配置块150具备通信用总线151、USB设备IF152、通信用存储器153、以及可重新配置块154、155,经由USB主机IF156与IO总线131连接。
图23是经由USB分级地增设了可重新配置块的计算机系统。在图23中,可重新配置块150a、150b与USB主机IF156连接,可重新配置块150c、150d与连接于USB主机IF156的USB集线器157连接。在USB集线器157还连接有外围设备158。外围设备158是具备天线部、声音输入部以及声音输出部的设备,具备在无线电话或移动电话等中利用的功能。由此,例如,在外围设备158与可重新配置块150c、150d之间可进行本地处理。还有,由CPU100决定对哪个可重新配置块映射哪个配置信息。因此,在可重新配置块的连接结构中可实现最佳的配置信息的映射。
图24是考虑了基于USB集线器的扩展的配置信息的安装概念图。图24表示了图23的系统构成中的、经由USB集线器157连接的可重新配置块150c、150d所相关的配置顺序决定信息500。配置顺序决定信息500包括内部结构信息501和安装顺序信息502。在内部结构信息501中,表示了对从外围设备158的天线部输入的接收数据(r)进行流解码处理(decr)并输出解码后的声音数据(a1),进一步进行声音解码处理(deca1)并输出解码后的声音数据(a1)的流程。还表示了对从外围设备158的声音输入部输入的声音数据(a2)进行声音编码处理(enca2)并输出编码后的声音数据(a2),进一步进行流编码处理(enct)并输出发送数据(t)的流程。
图24的配置顺序决定信息500与图23内的经由USB主机IF156连接的可重新配置块150a、150b所相关的配置信息(例如,与图16同样)一同保存于配置信息保存存储器108中。还同样保存子配置数据decr、deca1、enca2、enct。
可重新配置块150c、150d用在与USB集线器157连接的外围设备158所进行的处理中。另一方面,可重新配置块150a、150b用于从与总线131连接的通用IO112输入的动态图像处理中。因此,可重新配置块150c、150d与可重新配置块150a、150b分别被配置,配置信息也被单独保存。
图25是按照不与总线连接的方式增设了可重新配置LSI的计算机系统。在图25中,可重新配置LSI164未经由通信用总线111而是直接与可重新配置LSI163连接,而且,可重新配置LSI166未经由通信用总线111而是直接与可重新配置LSI165连接。该构成例如在可重新配置LSI164仅与可重新配置LSI163通信,而不需要与可重新配置LSI165、166通信时有效。
图26是除可重新配置LSI之外,还作为专用LSI而增设了视频编码器171以及视频解码器172的构成。另外,图27是除两个可重新配置LSI之外还作为专用LSI而增设了视频编码器171的构成。
图28是考虑作为专用LSI而增设视频编码器或视频解码器并生成的配置信息的安装概念图。图16所示的配置顺序决定信息300包含安装顺序信息302,该安装顺序信息302仅利用可重新配置LSI使图7所示的各处理分步骤执行。对此,图28所示的配置顺序决定信息300A除安装顺序信息302之外,在作为专用LSI而增设了视频编码器或视频解码器的情况下,还包括考虑了这些进行视频编码处理或视频解码处理的安装顺序信息303。
此外,在内部结构信息301中,视频解码处理decv被分割为两个子配置数据decv1、decv2,而且,视频编码处理encv被分割为两个子配置数据encv1、encv2。其中,在专用LSI中,以可重新配置LSI能在进行一个步骤处理的时间内完成这些处理为前提。
即,专用LSI为高速地执行特定处理而设计,因此,一般能在与利用可重新配置LSI的情况相比更短的时间内完成处理。在图26以及图27的构成的系统中,在可重新配置LSI执行音频解码或音频编码等1单位的处理期间,视频编码器171以及视频解码器172可分别执行分割为两个处理的整个视频编码处理decv或视频解码处理encv。
(工业上的可利用性)
在本发明中,用户可在购买系统之后增设可重新配置模块来增加执行的处理量、或使其对应动态图像的压缩/解压缩等的新算法,因此,例如,适用于DVR等动态图像记录装置等中。
而且,在本发明中,在通过动作频率的提高或晶体管数量的增加等出现了处理能力更高的可重新配置模块时,通过替换为该可重新配置模块,能基于更少个数的可重新配置模块实现处理。因此,可减少针对同一处理的耗电,所以,例如适用于移动电话等中。
进而,通过增设可重新配置模块,能简单地扩展系统整体的处理能力,因此,例如,还最佳适用于面向多媒体处理的工作站。
Claims (16)
1.一种计算机系统,具备:
CPU;和
配置信息保存部,其保存用于使可重新配置模块实现规定功能的配置信息;
可装卸地构成一个或多个可重新配置模块,
所述CPU利用所述配置信息保存部所保存的配置信息,对所安装的可重新配置模块根据其个数进行配置。
2.根据权利要求1所述的计算机系统,其特征在于,
具备:
通信用总线;和
分别与所述通信用总线连接,并且构成为可装卸可重新配置模块的多个连接部;
所述CPU可经由所述通信用总线与安装于所述连接部的可重新配置模块通信。
3.根据权利要求1所述的计算机系统,其特征在于,
所述CPU在所安装的可重新配置模块的个数变化时,根据变化后的个数,利用所述配置信息,对所安装的可重新配置模块进行配置。
4.根据权利要求1所述的计算机系统,其特征在于,
所述配置信息包含分别与将所述规定功能分割后的分割功能对应的多个子配置数据,
所述CPU通过将所述多个子配置数据分配给所安装的可重新配置模块,从而执行配置。
5.根据权利要求4所述的计算机系统,其特征在于,
所述配置信息包含用于决定所述多个子配置数据的分配的配置顺序决定信息,
所述配置顺序决定信息包含表示所述多个子配置数据与输入输出数据的关系的内部结构信息。
6.根据权利要求5所述的计算机系统,其特征在于,
所述配置顺序决定信息包含表示所述多个子配置数据彼此的依存关系的依存关系信息。
7.根据权利要求5所述的计算机系统,其特征在于,
所述配置顺序决定信息包含安装顺序信息,所述安装顺序信息表示根据所安装的可重新配置模块的个数的变化而分别决定的、所述多个子配置数据的分配顺序。
8.根据权利要求4所述的计算机系统,其特征在于,
所述配置信息还包含与所述多个子配置数据的大小相关的信息。
9.根据权利要求4所述的计算机系统,其特征在于,
所述多个子配置数据的大小被限制在预先确定的规定大小以下。
10.根据权利要求4所述的计算机系统,其特征在于,
所述配置信息保存部具备多个所述配置信息,
所述多个配置信息根据所安装的可重新配置模块的个数的变化而分别生成。
11.一种数据结构,其表示用于使可重新配置模块实现规定功能的配置信息,
该数据结构具备:
分别与将所述规定功能分割后的分割功能对应的多个子配置数据;和
内部结构信息,其表示所述多个子配置数据与输入输出数据的关系。
12.根据权利要求11所述的数据结构,其特征在于,
具备依存关系信息,其表示所述多个子配置数据彼此的依存关系。
13.根据权利要求11所述的数据结构,其特征在于,
具备安装顺序信息,其表示根据可重新配置模块的个数的变化而分别决定的、所述多个子配置数据的分配顺序。
14.一种数据结构,其表示用于使可重新配置模块实现规定功能的配置信息,
该数据结构根据可重新配置模块的个数的变化而具备多个所述配置信息,
所述各配置信息具备分别与将所述规定功能分割后的分割功能对应的多个子配置数据。
15.一种映射装置,其生成用于使可重新配置模块实现规定功能的配置信息,
该映射装置具备:
算法分析部,其对所述规定功能进行算法分析,并且生成表示处理与输入输出数据的关系的图表;和
配置信息生成部,其以预先确定的规定大小为上限,对所述图表中的各处理进行分割,从而生成分别与将所述规定功能分割后的分割功能对应的多个子配置数据、和表示所述多个子配置数据与输入输出数据的关系的内部结构信息。
16.一种映射方法,生成用于使可重新配置模块实现规定功能的配置信息,
该映射方法包括:
算法分析步骤,对所述规定功能进行算法分析,并且生成表示处理与输入输出数据的关系的图表;和
配置信息生成步骤,以预先确定的规定大小为上限,对所述图表中的各处理进行分割,从而生成分别与将所述规定功能分割后的分割功能对应的多个子配置数据、和表示所述多个子配置数据与输入输出数据的关系的内部结构信息。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP108386/2005 | 2005-04-05 | ||
JP2005108386 | 2005-04-05 | ||
PCT/JP2006/307118 WO2006109623A1 (ja) | 2005-04-05 | 2006-04-04 | コンピュータシステム、コンフィギュレーション情報を表すデータ構造、並びにマッピング装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101151804A true CN101151804A (zh) | 2008-03-26 |
CN101151804B CN101151804B (zh) | 2010-05-19 |
Family
ID=37086902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800104521A Expired - Fee Related CN101151804B (zh) | 2005-04-05 | 2006-04-04 | 计算机系统、表示配置信息的数据结构及映射装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090083530A1 (zh) |
EP (1) | EP1868293A1 (zh) |
JP (1) | JPWO2006109623A1 (zh) |
CN (1) | CN101151804B (zh) |
WO (1) | WO2006109623A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11009864B2 (en) * | 2018-04-06 | 2021-05-18 | Bently Nevada, Llc | Gated asynchronous multipoint network interface monitoring system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4740982B2 (ja) * | 2008-06-18 | 2011-08-03 | 東芝テック株式会社 | プログラマブル論理回路 |
CN108880857B (zh) * | 2015-08-24 | 2021-03-16 | 上海天旦网络科技发展有限公司 | 发现与呈现网络应用访问信息的方法和系统 |
JP6960479B2 (ja) | 2017-03-14 | 2021-11-05 | アズールエンジン テクノロジーズ ヂュハイ インク.Azurengine Technologies Zhuhai Inc. | 再構成可能並列処理 |
EP3634018A1 (en) * | 2018-10-02 | 2020-04-08 | Siemens Aktiengesellschaft | System for data communication in a network of local devices |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150840A (en) * | 1997-04-09 | 2000-11-21 | Altera Corporation | Programmable reticle stitching |
US6415430B1 (en) * | 1999-07-01 | 2002-07-02 | Nec Usa, Inc. | Method and apparatus for SAT solver architecture with very low synthesis and layout overhead |
US6438737B1 (en) * | 2000-02-15 | 2002-08-20 | Intel Corporation | Reconfigurable logic for a computer |
JP3934493B2 (ja) * | 2002-06-28 | 2007-06-20 | 富士通株式会社 | 集積回路及びシステム開発方法 |
US6857011B2 (en) * | 2002-10-31 | 2005-02-15 | Paragon Development Systems, Inc. | Method of remote imaging |
JP4011007B2 (ja) * | 2003-01-15 | 2007-11-21 | 三洋電機株式会社 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
US7100008B2 (en) * | 2004-03-15 | 2006-08-29 | Hitachi, Ltd. | Long term data protection system and method |
US7389006B2 (en) * | 2004-05-14 | 2008-06-17 | Nvidia Corporation | Auto software configurable register address space for low power programmable processor |
CN100370380C (zh) * | 2004-10-15 | 2008-02-20 | 李迪 | 一种开放式可重组软数控系统 |
-
2006
- 2006-04-04 EP EP06731066A patent/EP1868293A1/en not_active Withdrawn
- 2006-04-04 WO PCT/JP2006/307118 patent/WO2006109623A1/ja active Application Filing
- 2006-04-04 CN CN2006800104521A patent/CN101151804B/zh not_active Expired - Fee Related
- 2006-04-04 JP JP2007512920A patent/JPWO2006109623A1/ja not_active Withdrawn
- 2006-04-04 US US11/886,868 patent/US20090083530A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11009864B2 (en) * | 2018-04-06 | 2021-05-18 | Bently Nevada, Llc | Gated asynchronous multipoint network interface monitoring system |
Also Published As
Publication number | Publication date |
---|---|
US20090083530A1 (en) | 2009-03-26 |
EP1868293A1 (en) | 2007-12-19 |
CN101151804B (zh) | 2010-05-19 |
JPWO2006109623A1 (ja) | 2008-11-06 |
WO2006109623A1 (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7568059B2 (en) | Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards | |
US7996581B2 (en) | DMA engine | |
CN101151804B (zh) | 计算机系统、表示配置信息的数据结构及映射装置和方法 | |
US20210096823A1 (en) | Transpose operations using processing element array | |
US10007605B2 (en) | Hardware-based array compression | |
CN102279818B (zh) | 支持有限共享的向量数据访存控制方法及向量存储器 | |
CN103034295A (zh) | 输入输出能力增强的可重构微服务器 | |
US7536534B2 (en) | Processor capable of being switched among a plurality of operating modes, and method of designing said processor | |
CN116166610A (zh) | 基于异构多核soc处理器sca波形动态局部重配置的方法及装置 | |
JPWO2007074583A1 (ja) | 再構成可能な演算器を持つプロセッサ | |
KR102177407B1 (ko) | 가상화를 이용한 차량용 avn 시스템 및 그 작동 방법 | |
US9697163B2 (en) | Data path configuration component, signal processing device and method therefor | |
US11500962B1 (en) | Emulating fine-grained sparsity in a systolic array | |
Stroop | Enhancing GNU radio for run-time assembly of FPGA-based accelerators | |
Tumeo et al. | Prototyping pipelined applications on a heterogeneous fpga multiprocessor virtual platform | |
Panda et al. | Low power mapping of behavioral arrays to multiple memories | |
CN118043821A (zh) | 混合稀疏压缩 | |
US11157423B2 (en) | Pipelined-data-transform-enabled data mover system | |
WO2011024504A1 (ja) | データ処理装置 | |
CN103425625A (zh) | 基于微核的可重构处理器以及使用其处理多数据的方法 | |
CN103280233A (zh) | 基于片上系统的音频处理系统 | |
US11625453B1 (en) | Using shared data bus to support systolic array tiling | |
JP2010097356A (ja) | 演算処理装置、それを搭載した通信装置および放送受信装置、ならびに情報処理装置 | |
US20240103813A1 (en) | Compute engine with transpose circuitry | |
US20240111528A1 (en) | Programmable compute engine having transpose operations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100519 Termination date: 20120404 |