CN101127271A - 电感结构 - Google Patents
电感结构 Download PDFInfo
- Publication number
- CN101127271A CN101127271A CNA2007101381405A CN200710138140A CN101127271A CN 101127271 A CN101127271 A CN 101127271A CN A2007101381405 A CNA2007101381405 A CN A2007101381405A CN 200710138140 A CN200710138140 A CN 200710138140A CN 101127271 A CN101127271 A CN 101127271A
- Authority
- CN
- China
- Prior art keywords
- wire bonds
- helical form
- gain pattern
- staggered place
- form lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本发明公开了一种电感结构,配置于基底上方。电感结构包括第一螺旋状导线、第二螺旋状导线以及至少一个增益图案。第一螺旋状导线包括多条第一导线及连接相邻第一导线的第一接合导线。第二螺旋状导线包括多条第二导线及连接相邻第二导线的第二接合导线。第二螺旋状导线与第一螺旋状导线对称于一个对称平面配置,且串接形成2N圈的螺旋回圈结构,N为正整数。第一接合导线与第二接合导线交错于对称平面上,且相距于基底位于不同高度,而形成2N-1个交错处。增益图案配置于由外圈起算的第2N-1个交错处的第一接合导线下方,并与对应的第一接合导线电性连接。
Description
技术领域
本发明是有关于一种电感结构,且特别是有关于一种能够改善Q值的电感结构。
背景技术
一般而言,电感是经由电磁的互相转换,拥有储存和释放能量的功能,因此电感可作为稳定电流的元件。电感的应用范围相当地广泛,电感常被应用于例如无线射频(radio frequency,RF)电路、压控振荡器(voltage-controlledoscillator,VCO)、低噪放大器(low noise amplifier,LNA)或是功率放大器(power amplifier,PA)等产品。在集成电路中,电感为十分重要但是却极具挑战性的无源元件。就电感的效能而言,电感的品质越高,即代表电感具有较高的品质因子(quality factor),以Q值表示。Q值的定义如下:
Q=ω×L/R
其中,ω为角频率(angular frequency),L为线圈的电感值(inductance),而R为在特定频率下将电感损失列入考虑的电阻(resistance)。
就现今发展来说,将电感与集成电路工艺相结合,已有各种方法及技术。但是,在集成电路中,电感金属厚度的限制以及硅基底对电感的干扰都会导致电感的品质不佳。已知技术通过增加电感的金属厚度或是绕线宽度来降低导体损耗(conductor loss),以提高电感的Q值。然而,当已知技术应用于对称式差动电感时,随着绕线宽度的增加,会造成电感中的两条绕线与基底之间产生不同程度的耦合,而影响电感的效能。
所以,如何解决上述工艺中会遭遇的种种问题,并提升电感的Q值及降低导体损耗,是目前业界积极发展的重点。
发明内容
本发明提供一种电感结构,可以改善电感的导体损耗,并提升电感的品质。
本发明提出一种电感结构,其配置于基底上方。此电感结构包括第一螺旋状导线、第二螺旋状导线以及至少一个增益图案。第一螺旋状导线具有第一端与第二端,其中第二端旋入第一螺旋状导线的内部。第一螺旋状导线包括多数条第一导线以及连接相邻二条第一导线的第一接合导线。第二螺旋状导线与第一螺旋状导线对称于一个对称平面配置。第二螺旋状导线具有第三端与第四端,其中第四端旋入第二螺旋状导线的内部并与第一螺旋状导线的第二端相连接,而形成2N圈的螺旋回圈结构,其中N为正整数。第二螺旋状导线包括多数条第二导线以及连接相邻二条第二导线的第二接合导线。第一接合导线与第二接合导线交错于对称平面上,且相距于基底,第一接合导线与第二接合导线位于不同高度,而形成2N-1个交错处。增益图案配置于由外圈起算的第2N-1个交错处的第一接合导线下方,并与对应的第一接合导线电性连接。
本发明另提出一种电感结构,其配置于基底上方。此电感结构包括第一螺旋状导线、第二螺旋状导线以及至少一个增益图案。第一螺旋状导线具有第一端与第二端,其中第二端旋入第一螺旋状导线的内部。第一螺旋状导线包括多数条第一导线以及连接相邻二条第一导线的第一接合导线。第二螺旋状导线与第一螺旋状导线对称于一个对称平面配置。第二螺旋状导线具有第三端与第四端,其中第四端旋入第二螺旋状导线的内部并与第一螺旋状导线的第二端相连接,而形成2N+1圈的螺旋回圈结构,其中N为正整数。第二螺旋状导线包括多数条第二导线以及连接相邻二条第二导线的第二接合导线。第一接合导线与第二接合导线交错于对称平面上,且相距于基底,第一接合导线与第二接合导线位于不同高度,而形成2N个交错处。增益图案配置于由外圈起算的第2N个交错处的第二接合导线下方,并与对应的第二接合导线电性连接。
在本发明所提出的电感结构中,在交错处的下方配置有至少一个增益图案,并将堆叠的增益图案耦接至相对应的接合导线。因此,本发明的电感结构能够通过金属截面积的增加,降低位于电感结构内部的交错处发生导体损耗的情形,有效地提升电感的Q值。
为让本发明之上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1A是依照本发明的一实施例的电感结构的俯视示意图。
图1B是沿着图1A中I-I’剖面线的剖面示意图。
图1C是依照本发明的另一实施例中沿着图1A中I-I’剖面线的剖面示意图。
图2A是依照本发明的其他实施例的电感结构的俯视示意图。
图2B是沿着图2A中II-II’剖面线的剖面示意图。
图2C是依照本发明的另一实施例中沿着图2A中II-II’剖面线的剖面示意图。
图2D是依照本发明的又一实施例中沿着图2A中II-II’剖面线的剖面示意图。
图3为本发明的电感结构与已知的电感结构应用于对称式差动电感时,分别所得的两条螺旋状导线的Q值比较曲线图。
【主要元件符号说明】
100、100’、200、200’、200”:电感结构
102:基底
104:介电层
106、108:螺旋状导线
106a、106b、106c、106d:第二导线
107a、107b、109a、109b:端点
108a、108b、108c、108d:第一导线
110、114、150:第二接合导线
112、116、152:第一接合导线
120:对称平面
122a、122b、124a、124b、134:介层窗
130:增益图案
140、142、144:交错处
具体实施方式
图1A是依照本发明的一实施例的电感结构的俯视示意图。图1B是沿着图1A中I-I’剖面线的剖面示意图。图1C是依照本发明的另一实施例中沿着图1A中I-I’剖面线的剖面示意图。
请同时参照图1A及图1B,电感结构100例如是配置于基底102上的介电层104中。电感结构100包括螺旋状导线106、螺旋状导线108、至少一个增益图案130。其中,电感结构100可通过半导体工艺实现,基底102例如是硅基底。介电层104的材料例如是氧化硅或其他介电材料。螺旋状导线106与螺旋状导线108的材料可以是金属,其例如是铜、铝铜合金等材料。增益图案130的材料可以是金属,其例如是铜、铝铜合金等材料。
承上述,螺旋状导线106与螺旋状导线108例如是于对称平面120的两侧呈镜像配置,其中对称平面120的延伸方向例如是朝向页面内。螺旋状导线106与螺旋状导线108例如是相互缠绕,而形成具有2N个交错处的2N+1圈的螺旋回圈结构,其中N为正整数。
详言之,螺旋状导线106具有端点107a及端点107b。端点107a配置于螺旋状导线106的外侧,而端点107b旋入螺旋状导线106的内侧。螺旋状导线108具有端点109a与端点109b。端点109a例如是对称于端点107a的位置,配置于螺旋状导线108的外侧。而端点109b例如是对称于端点107b的位置,旋入螺旋状导线108的内侧,且端点107b与端点109b会于对称平面120上相连接。也就是说,螺旋状导线106与螺旋状导线108交会连接于对称的螺旋回圈结构的最内圈(由外圈起算的第2N+1圈)。
此外,螺旋状导线108包括多数条第一导线与第一接合导线,其中第一接合导线是用来连接相邻两条第一导线。螺旋状导线106包括多数条第二导线与第二接合导线,其中第二接合导线是用来连接相邻两条第二导线。此外,第一接合导线与第二接合导线所构成的交错处会配置在对称平面120上。相距于基底102,第一接合导线与第二接合导线例如是配置于不同高度,而使其互不接触。也就是说,若是交错处为由最外圈算起的第奇数个交错处时,第一接合导线会通过第二接合导线的下方。而交错处若为由最外圈算起的第偶数个交错处时,第二接合导线通过第一接合导线的下方。
接下来将以N=1为例来进行说明,亦即,电感结构100例如是具有2个交错处的3圈结构。
如图1A所示,螺旋状导线106例如是由第二导线106a、106b、106c与第二接合导线110、114所构成,其中第二导线106a、106c、106b是通过第二接合导线110、114串接。而螺旋状导线108例如是由第一导线108a、108c、108b与第一接合导线112、116所构成,其中第一导线108a、108b、108c是通过第一接合导线112、116串接。
请继续参照图1A与图1B,第二接合导线110与第一接合导线112所构成的交错处140及第二接合导线114与第一接合导线116所构成的交错处142例如是位于对称平面120上。交错处140例如是位于电感结构100由最外圈算起的第1个交错处,而交错处142例如是位于电感结构100由最外圈算起的第2个交错处。螺旋状导线106与螺旋状导线108在交错处140与交错处142互不接触,以避免施加操作电压时会发生短路的情况。螺旋状导线106与螺旋状导线108互不接触的方法例如是使第一接合导线112由第二接合导线110下方通过,并使第二接合导线114由第一接合导线116下方通过。
举例来说,以基底102为基准,第二接合导线110与第一接合导线116配置在相距基底102表面高度H1的位置,而第二接合导线114与第一接合导线112配置在相距基底102表面高度H2的位置,其中高度H1大于高度H2。
因此,在交错处140,第二导线106a与第二导线106c例如是由位于高度H1的第二接合导线110进行连接。至于第一导线108a则例如是通过介层窗122a连接至位于高度H2的第一接合导线112,再通过介层窗122b将第一接合导线112连接至第一导线108c,使第一接合导线112在交错处140可以从第二接合导线110的下方通过,避免螺旋状导线106与螺旋状导线108接触。
同理,在交错处142,第一导线108c与第一导线108b例如是由位于高度H1的第一接合导线116进行连接。至于第二导线106c与第二导线106b之间的连接关系例如是通过介层窗124a将第二导线106c连接至位于高度H2的第二接合导线114,再通过介层窗124b将第二接合导线114连接至第二导线106b,使第二接合导线114在交错处142可以从第一接合导线116的下方通过。
基于上述实施例可知,在电感结构100为2N+1圈的螺旋回圈结构时,增益图案130至少会配置在由外圈算起的第2N个交错处的第二接合导线(亦即,最内圈交错处位于下方的接合导线)下方,并与相对应的第二接合导线电性连接,可用以增加电感结构100的导体截面积,降低导体损耗的情况。
此外,在第1~(2N-1)个交错处的至少其中之一亦可以配置增益图案130,且增益图案130配置于上述交错处位于下方的接合导线下方并与其耦接。
接下来继续再以N=1,而形成具有2个交错处的3圈电感结构100来进行说明。
请再次参照图1A与图1B,增益图案130例如是配置在由外圈算起的第2个交错处(交错处142)的第二接合导线114的下方。在此实施例中,第二接合导线114下方配置有1层增益图案130。增益图案130例如是通过并联的方式与第二接合导线114耦接。亦即,在第二接合导线114与增益图案130之间例如是配置至少两个介层窗134,以将增益图案130的两末端分别电性连接至第二接合导线114的两末端。
另外,请参照图1C,在电感结构100’中,增益图案130除了配置在第二接合导线114的下方外,还可以配置在由外圈算起的第1个交错处(交错处140)的第一接合导线112的下方。在此实施例中,位于交错处140的增益图案130例如是与第一接合导线112耦接,且位于交错处142的增益图案130例如是与第二接合导线114耦接,且上述耦接的方式例如是并联。也就是说,在第一接合导线112与增益图案130之间例如是配置至少两个介层窗134,将增益图案130的两末端分别电性连接至第一接合导线112的两末端。而于第二接合导线114与增益图案130之间例如是配置至少两个介层窗134,将增益图案130的两末端分别电性连接至第二接合导线114的两末端。
请继续参照图1C,分别配置于交错处140与交错处142的增益图案130其层数例如是由内圈向外圈逐渐递减而呈不对称配置。详言之,配置于第2N个交错处(本实施例为第2个交错处142)的第二接合导线114下方的增益图案130其堆叠数量大于配置于其他交错处(本实施例为第1个交错处140)的第一接合导线112下方的增益图案130其堆叠数量。在此实施例中,电感结构100’中,配置于第一接合导线112下方的增益图案130的堆叠数量为2层,而配置于第二接合导线114下方的增益图案130的堆叠数量为3层。再者,当增益图案130为多层时,上下相邻的增益图案130彼此之间例如是通过多数个介层窗134进行并联。
此外,当N=2时,电感结构为具有4个交错处的5圈的螺旋回圈结构。在一实施例中,增益图案例如是仅配置在由外圈起算的第4个交错处的接合导线下方。在另一实施例中,增益图案除了配置在第4个交错处的接合导线下方,更可配置于第1~3个交错处其中之一交错处的接合导线下方,其中第4个交错处所堆叠的层数大于配置于第1~3个交错处其中之一交错处所堆叠的层数。在又一实施例中,每一个交错处的接合导线皆配置有增益图案,而增益图案的堆叠层数以第4个交错处所堆叠的层数最多,而其他交错处(第1~3个交错处)所堆叠的层数例如是相同,或是由内圈往外圈递减。
特别说明的是,当上述的电感结构100、100’应用于对称式差动电感时,会同时施加操作电压于端点107a及端点109a。施加于端点107a上的操作电压与施加于端点109a上的操作电压例如是绝对值相等且电性相反的电压。因此在螺旋状导线106与螺旋状导线108构成的绕线结构中,越往绕线结构的内部,其电压的绝对值会递减。而在端点107a及端点109a交会连接处的电压值会为0,也就是会发生虚拟接地的情形。
如此一来,位于电感结构100、100’外部的交错处140会比位于电感结构100、100’内部的交错处142具有较大的电场。在具有较大电场的交错处140,第一接合导线112与基底102之间会具有较大的耦合,而使杂散电容增加。另一方面,由于交错处142具有较大的电流密度,因此位于内部的交错处142的第二接合导线114其导体损耗更需要被考虑。如图1B至图1C所示,在交错处142下方配置堆叠的增益图案130,可以增加第二接合导线114的导体截面积,有效地改善导体损耗的情形。此外,若是配置在交错处140下方的增益图案130的堆叠数量少于配置在交错处142下方的增益图案130的堆叠数量(如图1B与图1C所示),能够有助于避免第一接合导线112与基底102产生的杂散电容过大。因此,在改善导体损耗的同时,亦能够使第一接合导线112与基底102之间产生的耦合相当于第二接合导线114与基底102之间产生的耦合,而使得螺旋状导线106与螺旋状导线108能够产生更对称的响应。
图2A是依照本发明的其他实施例的电感结构的俯视示意图。图2B是沿着图2A中II-II’剖面线的剖面示意图。图2C是依照本发明的另一实施例中沿着图2A中II-II’剖面线的剖面示意图。图2D是依照本发明的又一实施例中沿着图2A中II-II’剖面线的剖面示意图。其中,在图2A至图2D中,与图1A至图1C相同的构件则使用相同的标号并省略其说明。
本发明还提出另一种电感结构,请同时参照图2A与图2B,组成电感结构200的构件与组成电感结构100的构件相同,其中主要的差异在于:在电感结构200中,螺旋状导线106与螺旋状导线108是相互对称于对称平面120的两侧,而缠绕形成具有2N-1个交错处的2N圈的螺旋回圈结构(N为正整数)。螺旋状导线106的端点107b与螺旋状导线108的端点109b交会连接于电感结构200的第2N圈。此外,增益图案130至少会配置在由外圈算起的第2N-1个交错处的第一接合导线(亦即,最内圈交错处位于下方的接合导线)下方,并与相对应的第一接合导线电性连接,来增加电感结构200的导体截面积,以降低导体损耗。而且,增益图案130亦可以配置在第1~(2N-2)个交错处的至少其中之一,且增益图案130会与上述交错处位于下方的接合导线耦接。
接下来将以N=2为例来进行说明,亦即,电感结构200例如是具有3个交错处的4圈螺旋回圈结构。
请同时参照图2A与图2B,螺旋状导线106例如是由第二导线106a、106b、106c、106d与第二接合导线110、114、150所构成,其中第二导线106a、106c、106b、106d之间是通过第二接合导线110、114、150串接。而螺旋状导线108例如是由第一导线108a、108b、108c、108d与第一接合导线112、116、152所构成,其中第一导线108a、108c、108b、108d是通过第一接合导线112、116、152串接。
承上述,第二接合导线110、150与第一接合导线116配置在相距基底102表面高度H1的位置,而第二接合导线114与第一接合导线112、152配置在相距基底102表面高度H2的位置,其中高度H1大于高度H2。因此,第二接合导线150与第一接合导线152所构成的交错处144例如是位于对称平面120上。且于交错处144,第二导线106b与第二导线106d例如是由位于高度H1的第二接合导线150进行连接。至于第一导线108b则例如是通过介层窗126a连接至位于高度H2的第一接合导线152,再通过介层窗126b将第一接合导线152连接至第一导线108d。
请继续参照图2A与图2B,增益图案130例如是配置在由外圈算起的第3个交错处(交错处144)的第一接合导线152的下方。在此实施例中,第一接合导线152下方配置有2层增益图案130。增益图案130例如是通过至少两个介层窗134与第一接合导线152并联。当增益图案130为多层时,上下相邻的增益图案130彼此之间例如是通过多数个介层窗134进行并联。
此外,请参照图2C,在电感结构200’中,增益图案130除了配置在第一接合导线152的下方外,还可以配置在由外圈算起的第1个交错处(交错处140)的第一接合导线112及第2个交错处(交错处142)的第二接合导线114的下方。且第一接合导线112、第二接合导线114及第一接合导线152分别会通过多个介层窗134与相对应的增益图案130并联。
承上述,在电感结构200’中,分别配置于交错处140、交错处142与交错处144的增益图案130的数量例如是由内圈向外圈逐渐递减。在此实施例中,配置于交错处140第一接合导线112下方的增益图案130的数量为1层,而配置于交错处142第二接合导线114下方的增益图案130的数量为2层,配置于交错处144第一接合导线152下方的增益图案130的数量则为3层。
另一方面,分别配置于交错处140、交错处142与交错处144的增益图案130还可以有其他的配置方式。请参照图2D,电感结构200”与电感结构200’的组成构件大致相同,其中主要的差异仅在于增益图案130的堆叠数量不同。在电感结构200”中,配置于交错处140与交错处142的增益图案130也可以是具有相同的数量,而配置于交错处144的增益图案130的数量则是大于配置于交错处140与交错处142的增益图案130的数量。在此实施例中,配置于第一接合导线112下方的增益图案130的堆叠数量为2层,配置于第二接合导线114下方的增益图案130的堆叠数量亦为2层,而配置于第一接合导线152下方的增益图案130的堆叠数量则为3层。
因此,当N=2时,电感结构为具有3个交错处的4圈的螺旋回圈结构。在一实施例中,增益图案例如是仅配置在由外圈起算的第3个交错处的接合导线下方。在另一实施例中,增益图案除了配置在第3个交错处的接合导线下方,更可配置于第1~2个交错处其中之一交错处的接合导线下方,其中第3个交错处所堆叠的层数大于配置于第1~2个交错处其中之一交错处所堆叠的层数。在又一实施例中,每一个交错处的接合导线皆配置有增益图案,而增益图案的堆叠层数以第3个交错处所堆叠的层数最多,而其他交错处(第1~2个交错处)所堆叠的层数例如是相同,或是由内圈往外圈递减。
值得注意的是,当同时施加操作电压于电感结构200、200’、200”的端点107a及端点109a,亦即将上述电感结构应用于对称式差动电感时,由于至少在电流密度较大的第一接合导线152下方配置增益图案130,因此可以有效地增加其导体截面积,改善导体损耗,而提升电感的品质。此外,如图2C所示,若是配置的增益图案130数量由最内圈(交错处144)向最外圈(交错处140)递减时,除了可以增加导体截面积外,还可进一步使螺旋状导线106及螺旋状导线108产生更对称的响应,进而提升电感的Q值。
当然,螺旋状导线106与螺旋状导线108的缠绕方式及其所形成的螺旋回圈结构的圈数,以及增益图案130的配置方式及其堆叠数量并不限于上述实施例所述,只要至少使最内圈交错处位于较下方的接合导线下方配置有增益图案130即可,在此技术领域具有通常知识者可视其需求进行调整。
图3为本发明一实施例的电感结构100’、比较例的电感结构与已知的电感结构应用于对称式差动电感时,各电感结构分别所得的两条螺旋状导线的Q值比较曲线图。上述比较例的电感结构与本发明的电感结构相似,然而在比较例中,电感结构内部交错处下方配置的增益图案的堆叠数量小于电感结构外部交错处下方配置的增益图案的堆叠数量。举例来说,比较例的电感结构是将图1C中配置于交错处140下方的增益图案130的堆叠数量改为3层,而配置于交错处142下方的增益图案130的堆叠数量改为2层。此外,在图2中,已知1代表构成已知的电感结构的一条螺旋状导线,已知2代表构成已知的电感结构的另一条螺旋状导线;比较例1代表构成比较例的电感结构的一条螺旋状导线,比较例2代表构成比较例的电感结构的另一条螺旋状导线。
请参照图3,由实际测试的结果可知:在上述实施例的电感结构100’中的螺旋状导线106与螺旋状导线108都比已知的电感结构的已知1与已知2具有较高的Q值。值得一提的是,在频率从0GHz至15GHz的范围内,比较例的电感结构的比较例2虽然具有较螺旋状导线106与螺旋状导线108高的Q值。然而,就整体而言,比较例1与比较例2的Q值分布明显地不一致,使得比较例的电感结构的两条螺旋状导线会产生不对称响应。另一方面,本发明的螺旋状导线106与螺旋状导线108的Q值分布几乎一致。因此,本发明的电感结构确实能够显著地提升电感的品质,并使得螺旋状导线106与螺旋状导线108产生更对称的响应。
综上所述,在本发明所提出的电感结构中,在交错处的下方配置有至少一个增益图案,并将堆叠的增益图案耦接至相对应的接合导线。因此,本发明的电感结构能够通过金属截面积的增加,降低位于电感结构内部的交错处发生导体损耗的情形,有效地提升电感的Q值。
此外,通过在电场较大的电感结构外部的交错处配置的增益图案少于在电感结构内部的交错处配置的增益图案,可以使电感结构中的两条螺旋状导线与基底之间分别具有相似的耦合。因此,当本发明的电感结构应用于对称式差动电感时,两条螺旋状导线能够产生更对称的响应,进而使电感的效能得以提升。
另一方面,本发明的电感结构可应用的频率范围可以保持在无线射频电路所使用的范围内,并可以将电感结构的制造过程整合于现行的工艺中,可有助于降低工艺所需的成本。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何所属技术领域中的普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种电感结构,配置于一基底上方,包括:
一第一螺旋状导线,具有一第一端与一第二端,该第二端旋入该第一螺旋状导线的内部,该第一螺旋状导线包括:
多数条第一导线;以及
一第一接合导线,连接相邻二第一导线;
一第二螺旋状导线,与该第一螺旋状导线对称于一对称平面配置,该第二螺旋状导线具有一第三端与一第四端,该第四端旋入该第二螺旋状导线的内部且与该第一螺旋状导线的该第二端相连接,而形成2N圈的一螺旋回圈结构,其中该N为正整数,该第二螺旋状导线包括:
多数条第二导线;以及
一第二接合导线,连接相邻二第二导线,其中该第一接合导线与该第二接合导线交错于该对称平面上,且相距于该基底,该第一接合导线与该第二接合导线位于不同高度,而形成2N-1个交错处;以及
至少一增益图案,配置于由外圈起算的第2N-1个交错处的该第一接合导线下方,并与对应的该第一接合导线电性连接。
2.如权利要求1所述的电感结构,还包括该增益图案配置于该第1~(2N-2)个交错处的至少其中之一,且位于该交错处的位于下方的该接合导线下方,而且位于该第2N-1个交错处的该增益图案其配置数量大于位于其他交错处的该增益图案其配置数量。
3.如权利要求1所述的电感结构,还包括该增益图案配置在每一个交错处的位于下方的该接合导线下方,且位于该第2N-1个交错处的该增益图案其配置数量大于位于其他交错处的该增益图案其配置数量。
4.如权利要求3所述的电感结构,其中位于其他交错处的该增益图案其配置数量相同。
5.如权利要求3所述的电感结构,其中每一交错处所配置的该增益图案的数量,由内圈向外圈逐渐递减。
6.一种电感结构,配置于一基底上方,包括:
一第一螺旋状导线,具有一第一端与一第二端,该第二端旋入该第一螺旋状导线的内部,该第一螺旋状导线包括:
多数条第一导线;以及
一第一接合导线,连接相邻二第一导线;
一第二螺旋状导线,与该第一螺旋状导线对称于一对称平面配置,该第二螺旋状导线具有一第三端与一第四端,该第四端旋入该第二螺旋状导线的内部且与该第一螺旋状导线的该第二端相连接,而形成2N+1圈的一螺旋回圈结构,其中该N为正整数,该第二螺旋状导线包括:
多数条第二导线;以及
一第二接合导线,连接相邻二第二导线,其中该第一接合导线与该第二接合导线交错于该对称平面上,且相距于该基底,该第一接合导线与该第二接合导线位于不同高度,而形成2N个交错处;以及
至少一增益图案,配置于由外圈起算的第2N个交错处的该第二接合导线下方,并与对应的该第二接合导线电性连接。
7.如权利要求6所述的电感结构,还包括该增益图案配置于该第1~(2N-1)个交错处的至少其中之一,且位于该交错处的位于下方的该接合导线下方,而且位于该第2N个交错处的该增益图案其配置数量大于位于其他交错处的该增益图案其配置数量。
8.如权利要求6所述的电感结构,还包括该增益图案配置在每一个交错处的位于下方的该接合导线下方,且位于该第2N个交错处的该增益图案其配置数量大于位于其他交错处的该增益图案其配置数量。
9.如权利要求8所述的电感结构,其中位于其他交错处的该增益图案其配置数量相同。
10.如权利要求8所述的电感结构,其中每一交错处所配置的该增益图案的数量,由内圈向外圈逐渐递减。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101381405A CN101127271B (zh) | 2007-07-26 | 2007-07-26 | 电感结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101381405A CN101127271B (zh) | 2007-07-26 | 2007-07-26 | 电感结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101127271A true CN101127271A (zh) | 2008-02-20 |
CN101127271B CN101127271B (zh) | 2010-06-02 |
Family
ID=39095260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101381405A Active CN101127271B (zh) | 2007-07-26 | 2007-07-26 | 电感结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101127271B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840913A (zh) * | 2009-03-13 | 2010-09-22 | 恩益禧电子股份有限公司 | 半导体器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927664B2 (en) * | 2003-05-16 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Mutual induction circuit |
-
2007
- 2007-07-26 CN CN2007101381405A patent/CN101127271B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101840913A (zh) * | 2009-03-13 | 2010-09-22 | 恩益禧电子股份有限公司 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN101127271B (zh) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107452710B (zh) | 交错式变压器及其制造方法 | |
CN102782935B (zh) | 具有串联电感器的集成电路 | |
US6870457B2 (en) | Symmetrical stacked inductor | |
US7692511B2 (en) | Compact balun transformers | |
US9865392B2 (en) | Solenoidal series stacked multipath inductor | |
US20040075521A1 (en) | Multi-level symmetrical inductor | |
US9431164B2 (en) | High efficiency on-chip 3D transformer structure | |
US20070126543A1 (en) | Integrated inductor | |
US7420452B1 (en) | Inductor structure | |
US10553353B2 (en) | Parallel stacked inductor for high-Q and high current handling and method of making the same | |
US7489218B2 (en) | Inductor structure | |
US8722443B2 (en) | Inductor structures for integrated circuit devices | |
KR101440206B1 (ko) | 반도체 기판 상의 높은 q 수직 리본 인덕터 | |
US6980075B2 (en) | Inductor having high quality factor and unit inductor arranging method thereof | |
US9831026B2 (en) | High efficiency on-chip 3D transformer structure | |
CN101127271B (zh) | 电感结构 | |
CN101145435B (zh) | 电感结构 | |
JP7115117B2 (ja) | Lcフィルタ | |
CN100578696C (zh) | 电感结构 | |
CN101090033B (zh) | 对称式差动电感结构 | |
CN101051548B (zh) | 电感结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |