CN101118505B - 监视片上系统中的事件的方法及片上系统的监视器 - Google Patents

监视片上系统中的事件的方法及片上系统的监视器 Download PDF

Info

Publication number
CN101118505B
CN101118505B CN200710139804XA CN200710139804A CN101118505B CN 101118505 B CN101118505 B CN 101118505B CN 200710139804X A CN200710139804X A CN 200710139804XA CN 200710139804 A CN200710139804 A CN 200710139804A CN 101118505 B CN101118505 B CN 101118505B
Authority
CN
China
Prior art keywords
core
event
incident
function
system event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710139804XA
Other languages
English (en)
Other versions
CN101118505A (zh
Inventor
K·J·古德诺
S·布埃蒂
T·E·伦纳德
G·J·曼恩
C·S·伍德拉夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101118505A publication Critical patent/CN101118505A/zh
Application granted granted Critical
Publication of CN101118505B publication Critical patent/CN101118505B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种监视片上系统中的事件的方法及片上系统的监视器。本发明的实施例提供了用于基于任务的调试器(事务-事件-作业-触发器)的装置、方法等。更具体地说，片上系统的集成事件监视器包括功能核心，每个功能核心都具有功能调试逻辑元件。所述核心被连接到链接所述功能调试逻辑元件的互连结构。每个功能调试逻辑元件都专用于其相应核心的功能，其中所述功能调试逻辑元件生成功能特定的系统事件的表。所述系统事件就关联的核心而言是功能特定的，其中所述系统事件包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和/或编解码器事件。

Description

监视片上系统中的事件的方法及片上系统的监视器
技术领域
本发明的实施例提供了用于基于任务的调试器(事务-事件-作业-触发器)的装置、方法等。
背景技术
随着基于片上系统(SOC)的集成电路(IC)设计在功能容量和复杂性方面的增加，对有效的系统级调试的需求也成比例地增加。许多IC设计方法假设完全验证所使用的子组件(处理器、桥/开关、端点核心和存储器)。虽然对于任意给定的SOC都可能存在构成子组件的完整验证，但这并不直接意味着整个系统的验证完整性。通常，剩余要验证的内容是子组件本身以正确的方式进行交互。不同的小组，有时是不同的公司开发了各种核心。核心内部的跟踪数据通常对于系统级工程师而言没有任何意义。
SOC芯片在复杂性和大小方面的增长超过了模拟技术方面的增长。很难模拟SOC实现的整个功能范围，并且IC在制造时并没有进行完整验证。硬件级调试工作可能需要在原始设计出炉后完成。在此阶段发现的问题无需进行基于硅的修复。借助经过完全验证的核心和方法来确保在系统级的正确核心连接，许多问题变为系统的软件代码或基于软件的配置。当前硬件调试方面的任务就是确定问题。
硬件调试可以通过这样的方式实现：对芯片中每个锁存器的任意数量的循环，可以恢复和分析逐循环的历史记录。这很困难，因为将需要过多的存储空间来存储所有信息，或需要过多的片外带宽来移动信息。先前的调试方法和设备将重点放在恢复片上系统中各种器件的当前状态。但是，这些方法和设备没有提供任何种类的历史来指示芯片如何到达当前状态。需要一种体系结构，通过该体系结构可以使用最小的存储空间/带宽来提取与SOC的实时操作有关的足够信息。还需要一种用于实现系统信息收集以便可以生成进行调试分析的系统操作历史的装置。
发明内容
本发明的实施例提供了用于基于任务的调试器(事务-事件-作业-触发器)的装置、方法等。更具体地说，用于SOC的集成事件监视器包括功能核心，每个功能核心都具有功能调试逻辑元件。核心被连接到链接功能调试逻辑元件的互连结构。每个功能调试逻辑元件都专用于其相应核心的功能，其中功能调试逻辑元件生成功能特定的系统事件的表。就关联的核心而言，系统事件是功能特定的，其中系统事件包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和/或编解码器事件。
此外，提供了连接到核心的控制器，其中控制器从功能调试逻辑元件按时间发生顺序捕获系统事件。进而，控制器标识来自一个或多个核心的调试事件并指示核心停止捕获系统事件。控制器包括写入控制寄存器以打开和关闭不同类型的核心系统事件的记录。此外，核心包括包含系统事件的核心逻辑块，其中核心逻辑块将系统事件发送到控制器。控制器在系统事件上放置时间戳并将系统事件发送到表。
本发明的实施例还提供了用于监视SOC上的事件的方法。所述方法首先使功能调试逻辑元件专用于相应功能核心的功能，其中功能调试逻辑元件通过互连结构进行链接。接下来，通过控制器从功能调试逻辑元件中按时间发生顺序捕获功能特定的系统事件。所述方法通过控制器中的写入控制寄存器来打开和关闭不同类型的核心系统事件的记录。
进而，生成就关联的核心而言是功能特定的系统事件的表。生成的表具有系统事件，包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和/或编解码器事件。此外，将系统事件从核心中的核心逻辑块发送到控制器，其中控制器在系统事件上放置时间戳并将系统事件发送到表。此外，所述方法还包括标识来自一个或多个核心的调试事件并指示核心停止捕获系统事件。
相应地，本发明的实施例描述了一种用于调试系统的体系结构，此体系结构对SOC系统中每个核心的各种功能特定的事件进行分类和存储。这些事件包括事务事件(读取与写入、事务长度等)、重要状态机器事件(低功率入口/出口、链路状态更改等)、处理器事件(中断接收、上下文切换等)和总线仲裁器事件(授权更改、请求状态更改)。这些事件与时间戳一起存储以生成事件的历史以供分析使用。
当结合以下说明和附图考虑时，可以更好地认识和理解本发明的实施例的这些和其他方面。但应理解，以下描述(虽然表示本发明的优选实施例及其大量特定细节)是通过示例而非限制的方式给出的。可以在本发明的实施例范围内做出许多更改和修改而不偏离本发明的精神，并且本发明的实施例包括所有此类修改。
附图说明
从以下参考附图的详细描述可以更好地理解本发明的实施例，这些附图是：
图1是示出实例SOC体系结构的示意图；
图2是示出实例事件表表项的示意图；
图3是示出用于控制事件表的逻辑的示意图；
图4是示出具有中央调试控制逻辑块的SOC实现的示意图；
图5是示出具有异步时钟域的事件表的实现的示意图；
图6是示出事件观察逻辑的操作的示意图；以及
图7是示出用于基于任务的调试器的方法的流程示意图。
具体实施方式
参考在附图中示出并在以下描述中详细介绍的非限制性实施例来更全面地说明了本发明的实施例及其各种功能和有益的详细信息。应注意的是，附图中示出的部件不一定按照比例绘制。将省略对公知组件和处理技术的描述，以免不必要地使本发明的实施例变得模糊不清。此处使用的实例仅旨在便于理解可以实施本发明的实施例的方式以及进一步使本领域的技术人员能够实施本发明的实施例。因此，不应将所述实例解释为限制本发明的实施例的范围。
本发明的实施例描述了一种用于调试系统的体系结构，此体系结构对SOC系统中每个核心的各种功能特定的事件进行分类和存储。这些事件包括事务事件(读取与写入、事务长度等)、重要状态机器事件(低功率入口/出口、链路状态更改等)、处理器事件(中断接收、上下文切换等)和总线仲裁器事件(授权更改、请求状态更改)。这些事件与时间戳一起存储以生成事件的历史以供分析使用。
图1示出了实例SOC体系结构100。此实例SOC包括多个处理器110以及到各种核心120的互连层次结构。每个核心和处理器都提供了记录事件的连续可配置历史(在每个核心的本地或输出到全局位置)的装置。此处的实施例假定处理器或核心中的调试触发器遍布所有设备，导致事件历史停止记录。此后，可以通过到SOC上任意端口的系统互连来读出事件历史。
每个设备在其历史中记录的事件都是功能特定的。以下提供了SOC中不同类型的设备的实例事件信息。处理器事件包括中断事件(记录发生特定中断的时间)；异常事件(页面错误、机器检查错误)；上下文切换事件(记录发生上下文切换的时间，可以通过虚拟存储器映射中的更改来标识上下文切换)；以及软件触发器事件(显式记录软件进行指示的时间)。互连结构仲裁器事件包括授权更改事件(记录授权更改设备的时间)；超时事件(与各种总线功能有关)；以及设备冲突事件(记录两个或更多设备同时请求总线的时间，记录哪些设备正在竞争)。
此外，桥接事件包括仲裁事件(不同的核心何时请求总线访问、谁被拒绝等)。高速串行链路核心事件包括链路状态更改事件(记录链路状态更改的时间，可以包括仲裁状态，即接下来它要做什么)；电源管理事件(记录发生电源管理更改的时间)；分组事件(记录分组的开始和结束时间、分组长度)；以及错误事件(记录缓冲区上溢/下溢等事件的错误时间，超出高水印)。此外，总线接口核心事件包括事务事件(记录总线上的事务开始和结束的时间、事务长度等)；电源管理状态更改事件；仲裁事件(记录总线被授权的时间以及已等待的时间)；以及总线错误事件(记录错误事件的时间)。此外，编解码器事件(即加密或压缩核心)包括处理事件(记录启动和停止数据块的时间，块的长度)。
每个事件的信息都被记录到表的表项中。在每个核心中都有一个单独的表。表的表项按照事件的发生顺序被写入。每个表项都如图2所示的那样被分解，其包括事件操作码200、事件特定的数据210和时间戳220。
如果使用数据填充表，则最旧的表项被覆盖。如果当时间戳绕回表项值时表项仍存在，则此表项会被删除。这将防止将旧事件视为最近发生的事件。
图3示出了用于控制事件表300的逻辑。调试触发器和数据由核心内部的特定核心逻辑块310(即核心逻辑块1、2和3)来提供并被发送到观察逻辑320。核心逻辑块310在此也被称为“功能调试逻辑元件”；并且观察逻辑320在此也被称为“控制器”、“状态机”、“调试观察逻辑”或“中央调试控制逻辑块”。观察逻辑320记录发出事件信号时每个核心逻辑块310的时间戳，然后在它处理来自核心逻辑的事件时确认此事件，并使用操作码、数据和时间戳来更新插入指针和表表项。删除逻辑330查看表溢出，删除最旧的表项以及删除过时表项。
当在SOC中的某处触发调试事件时，将记录调试触发器的时间戳。然后将触发器分布到整个芯片的每个表中。与捕获整个芯片的状态的调试体系结构不同，此传播不需要在一个循环中完成。一旦表看到已发生调试触发，它就停止将表项写入表，并阻止删除过时表项。这将有效地“冻结”历史。一旦所有的表均已冻结，就可以由任意数量的装置(包括扫描链、管理接口(IIC)或通过到芯片上任意端口的正常系统互连)从芯片中读出它们。一旦被取出，此信息就可用于构建芯片范围的事件历史，此历史可用于确定导致当前问题的事件的顺序。
图4示出了具有中央调试控制逻辑块320的SOC实现。此逻辑在某个核心120触发调试事件之前一直处于等待状态。一旦看到触发，它就指示每个核心120停止事件记录。
此处的实施例通过从中央SOC事件调试时钟域发送调试触发器和当前时间戳来处理异步时钟域。本地时钟域中存在相同的逻辑，外加本地时钟偏移。此偏移类似于全局时间戳，但在本地时钟上递增。此偏移连同全局时间戳提供了核心中事件历史的更为清晰的描述。
图5示出了具有异步时钟域的表的实现。调试触发器500和灰色(grey)编码的时间戳值510被传递到双锁存器520并被传递到本地时钟域。将如以前那样完成事件记录，但会向表表项附加本地时间偏移。这允许调试工程师更好地排出两个时钟域中的事件的顺序。就时间戳值510更改而言，何时发生事件可能存在一些不确定性，但这仍有助于工程师恢复事件。
通过写事件观察逻辑320内部的控制寄存器，可以打开和关闭每个核心的各种类型事件的记录。这使得能够存储不同类型的信息。在某些情况下，希望大体了解在最近历史中核心所发生的操作。在其他情况下，调试工程师可能希望了解在较长一段时间内非常具体的逻辑或功能执行了何种操作，并将因此关闭大部分事件记录。
图6示出了事件观察逻辑320的操作。当事件触发器从逻辑的各个部分进入时，观察控制600根据事件过滤器610来检查事件触发器类型。如果它未被配置为记录此特定事件，则它对逻辑做出它已完成事件的响应。如果它被配置为记录事件，则观察控件600将在其他事件已被写出到表之前处于等待状态、写入此当前事件，并发信号通知逻辑它已完成此事件。
可以通过各种方式将来自事件表的数据从芯片传出给工程师以进行分析。首先，可以通过片上系统总线来寻址表，从而可供系统读取。进而，表可以具有专用输出，并且表中的信息以流的方式传送出芯片。在此情况下，可能需要表发送指示表数据来自哪个核心的标识标记。此外，可以通过片上扫描链来扫描出表。数据与表相关的机制和扫描测试数据与特定锁存器相关的机制相同。
相应地，通过提供事件的最近历史，与提供当前状态的方案相比，工程师可以更好地查明系统如何到达无效或非最佳状态。有时，可能无法在芯片内部自动生成正确的调试触发器。借助本方案，工程师可以手动发出调试触发器，并且尽管当前状态可能没有揭示任何无效状态或问题，但是最近的历史可以显示更为清晰的活动描述。此外，当数据在芯片内部的设备之间移动时，工程师可以跟踪数据。这将有助于他们确定出现问题的位置和时间，并可有助于表征不同状态和情况下的行为。
此外，创建片上、自动历史生成(标记有时间戳)将允许用户更改信息粒度，因为在事务级别基础上收集信息，该级别是可定义的(在“事件观察逻辑”中)。
本发明的实施例提供了用于基于任务的调试器(事务-事件-作业-触发器)的装置、方法等。更具体地说，用于SOC的集成事件监视器包括功能核心，每个功能核心都具有功能调试逻辑元件。核心被连接到链接功能调试逻辑元件的互连结构。如图1中所示，SOC体系结构100包括多个处理器110以及到各个核心120的互连层次结构。每个功能调试逻辑元件都专用于其相应核心的功能，其中功能调试逻辑元件生成功能特定的系统事件的表。就关联的核心而言，系统事件是功能特定的，其中系统事件包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和/或编解码器事件。如图2所示，每个事件的信息都被记录在表中的表项内，其中表的表项按照事件的发生顺序被写入。每个表项都包括事件操作码200、事件特定的数据210和时间戳220。
此外，提供了连接到核心的控制器，其中控制器从功能调试逻辑元件中按时间发生顺序来捕获系统事件。如上所述，如果使用数据填充表，则最旧的表项会被覆盖。如果当时间戳绕回表项值时表项仍存在，则此表项会被删除。这将防止将旧事件视为最近发生的事件。
此外，控制器标识来自一个或多个核心的调试事件并指示核心停止捕获系统事件。如上所述，当在SOC中的某处触发调试事件时，将记录调试触发器的时间戳。然后将触发器分布到整个芯片的每个表中。
控制器包括写入控制寄存器以打开和关闭不同类型的核心系统事件的记录。如上所述，这使得能够存储不同类型的信息。在某些情况下，希望大体了解在最近历史中核心所发生的操作。在其他情况下，调试工程师可能希望了解在较长一段时间内非常具体的逻辑或功能执行了何种操作，并将因此关闭大部分事件记录。
此外，核心包括包含系统事件的核心逻辑块，其中核心逻辑块将系统事件发送到控制器。控制器在系统事件上放置时间戳并将系统事件发送到表。如图3所示，数据由核心内部的核心逻辑块310来提供并被发送到控制器320。控制器320记录发出事件信号时每个核心逻辑块310的时间戳，然后在它处理来自核心逻辑的事件时确认此事件，并使用操作码、数据和时间戳来更新插入指针和表表项。
本发明的实施例还提供了用于监视SOC上的事件的方法。所述方法首先将功能调试逻辑元件专用于相应功能核心的功能，其中功能调试逻辑元件通过互连结构进行链接。如图1中所示，SOC体系结构100包括多个处理器110以及到各个核心120的互连层次结构。接下来，通过控制器从功能调试逻辑元件按时间发生顺序来捕获功能特定的系统事件。如上所述，如果使用数据填充表，则最旧的表项会被覆盖。所述方法通过控制器中的写入控制寄存器来打开和关闭不同类型的核心系统事件的记录。如上所述，这使得能够存储不同类型的信息。
进而，生成就关联的核心而言是功能特定的系统事件的表。生成的表具有系统事件，包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和/或编解码器事件。如图2所示，每个表项包括事件操作码200、事件特定的数据210和时间戳220。此外，将系统事件从核心中的核心逻辑块发送到控制器，其中控制器在系统事件上放置时间戳并将系统事件发送到表。如图3所示，控制器320记录发出事件信号时每个核心逻辑块310的时间戳，然后在它处理来自核心逻辑的事件时确认此事件，并使用操作码、数据和时间戳来更新插入指针和表表项。
此外，所述方法还包括标识来自一个或多个核心的调试事件并指示核心停止捕获系统事件。如上所述，一旦表看到已发生调试触发，它就停止将表项写入表中，并阻止删除过时表项。这将有效地“冻结”历史。一旦所有的表均已冻结，就可以由任意数量的装置(包括扫描链、管理接口(IIC)或通过到芯片上任意端口的正常系统互连)从芯片中读出它们。一旦被取出，此信息就可用于构建芯片范围的事件历史，此历史可用于确定导致当前问题的事件的顺序。
图7示出了用于基于任务的调试器的方法的流程图。在项700中，所述方法首先使功能调试逻辑元件专用于相应功能核心的功能。接下来在项700中，通过互连结构来链接逻辑元件。如图1所示，SOC体系结构100包括多个处理器110以及到各个核心120的互连层次结构。
在项720中，通过控制器从逻辑元件按时间发生顺序捕获功能特定的系统事件。如上所述，如果使用数据填充表，则最旧的表项会被覆盖。如果当时间戳绕回表项值时表项仍存在，则此表项会被删除。这将防止将旧事件视为最近发生的事件。在项722中，所述方法包括通过写控制器中的控制寄存器来打开和关闭不同类型的核心系统事件的记录。如上所述，这使得能够存储不同类型的信息。在某些情况下，希望大体了解在最近历史中核心所发生的操作。在其他情况下，调试工程师可能希望了解在较长一段时间内非常具体的逻辑或功能执行了何种操作，并将因此关闭大部分事件记录。
此外，所述方法生成系统事件的表(项730)，包括生成具有系统事件(就关联的核心而言是功能特定的)的表(项732)。还生成具有系统事件(包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和/或编解码器事件)的表(项734)。如图2中所示，每个事件的信息都被记录到表中的表项内，其中表的表项按照事件的发生顺序被写入。每个表项都包括事件操作码200、事件特定的数据210和时间戳220。
此外，在项740中，所述方法包括将系统事件从核心中的核心逻辑块发送到控制器；通过控制器在系统事件上放置时间戳；以及将系统事件发送到表。如图3所示，数据由核心内部的核心逻辑块310来提供并被发送到控制器320。控制器320记录发出事件信号时每个核心逻辑块310的时间戳，然后在它处理来自核心逻辑的事件时确认此事件，并使用操作码、数据和时间戳来更新插入指针和表表项。在项750中，所述方法还包括标识来自至少一个核心的调试事件并指示核心停止捕获系统事件。如上所述，当在SOC中的某处触发调试事件时，将记录调试触发器的时间戳。然后将触发器分布到整个芯片的每个表中。
相应地，本发明的实施例描述了一种用于调试系统的体系结构，此体系结构对SOC系统中每个核心的各种功能特定的事件进行分类和存储。这些事件包括事务事件(读取与写入、事务长度等)、重要状态机器事件(低功率入口/出口、链路状态更改等)、处理器事件(中断接收、上下文切换等)和总线仲裁器事件(授权更改、请求状态更改)。这些事件与时间戳一起存储以生成事件的历史以供分析使用。
以上对特定实施例的描述将全面揭示本发明的一般特性，使得其他人员可以通过应用当前知识来容易地修改和/或改编此类特定实施例的各种应用而不偏离一般概念，因此，此类改编和修改应该并旨在包含在所披露实施例的等同物的含义和范围内。应当理解，此处采用的用语或术语是为了进行描述而非限制。因此，虽然根据优选实施例对本发明的实施例进行了描述，但是本领域的技术人员将认识到，可以实现本发明的实施例且具有在所附权利要求的精神和范围内的修改。

Claims (10)

1.一种用于片上系统的集成事件监视器，包括：
多个功能核心，每个功能核心包括多个功能调试逻辑元件中的一个元件，每个元件专用于所述核心中的一个相应核心的功能，其中每个所述功能调试逻辑元件都适于生成功能特定的系统事件的表；
连接到所述核心的互连结构，其中所述互连结构适于链接所述功能调试逻辑元件；以及
连接到所述核心的控制器，其中通过所述控制器从每个所述功能调试逻辑元件按时间发生顺序来捕获所述系统事件；
其中多个功能调试逻辑元件为多个包含所述系统事件的核心逻辑块，
其中所述核心逻辑块适于将所述系统事件发送到所述控制器，以及
其中所述控制器适于在所述系统事件上放置时间戳并将所述系统事件发送到所述表。
2.根据权利要求1的集成事件监视器，其中所述控制器还适于标识来自至少一个所述核心的调试事件并指示所述片上系统中的每个所述核心停止记录所述系统事件。
3.根据权利要求1的集成事件监视器，其中所述控制器包括写入控制寄存器，所述写入控制寄存器适于为每个所述核心打开和关闭记录不同类型的所述系统事件。
4.根据权利要求1的集成事件监视器，其中所述系统事件就所述核心中的一个关联核心而言是功能特定的。
5.根据权利要求1的集成事件监视器，其中所述系统事件包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和编解码器事件中的至少一个事件。
6.一种用于监视片上系统中的事件的方法，包括：
使多个功能调试逻辑元件中的一个元件专用于多个功能核心中的一个相应核心的功能；
通过互连结构链接所述功能调试逻辑元件；
通过控制器从每个所述功能调试逻辑元件按时间发生顺序来捕获功能特定的系统事件；以及
生成功能特定的系统事件的表；
其中通过所述控制器从每个所述功能调试逻辑元件按时间发生顺序来捕获所述系统事件包括：
将所述系统事件从所述核心中的作为核心逻辑块的功能调试逻辑元件发送到所述控制器；
通过所述控制器在所述系统事件上放置时间戳；以及
将所述系统事件发送到所述表。
7.根据权利要求6的方法，还包括所述控制器标识来自至少一个所述核心的调试事件并指示所述片上系统中的每个所述核心停止记录所述系统事件。
8.根据权利要求6的方法，还包括通过所述控制器中的写入控制寄存器为每个所述核心打开和关闭记录不同类型的所述系统事件。
9.根据权利要求6的方法，其中所述生成所述表包括生成包含就所述核心中的一个关联核心而言是功能特定的系统事件的所述表。
10.根据权利要求6的方法，其中所述生成所述表包括生成包含系统事件的所述表，所述系统事件包括事务事件、控制器事件、处理器事件、互连结构仲裁器事件、互连接口核心事件、高速串行链路核心事件和编解码器事件中的至少一个事件。
CN200710139804XA 2006-08-02 2007-08-01 监视片上系统中的事件的方法及片上系统的监视器 Expired - Fee Related CN101118505B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/461,793 2006-08-02
US11/461,793 US7594140B2 (en) 2006-08-02 2006-08-02 Task based debugger (transaction-event-job-trigger)

Publications (2)

Publication Number Publication Date
CN101118505A CN101118505A (zh) 2008-02-06
CN101118505B true CN101118505B (zh) 2010-06-02

Family

ID=39054634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710139804XA Expired - Fee Related CN101118505B (zh) 2006-08-02 2007-08-01 监视片上系统中的事件的方法及片上系统的监视器

Country Status (2)

Country Link
US (1) US7594140B2 (zh)
CN (1) CN101118505B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7594140B2 (en) * 2006-08-02 2009-09-22 International Business Machines Corporation Task based debugger (transaction-event-job-trigger)
US7823017B2 (en) 2006-08-02 2010-10-26 International Business Machines Corporation Structure for task based debugger (transaction-event-job-trigger)
US9195524B1 (en) * 2010-12-20 2015-11-24 Marvell International Ltd. Hardware support for performance analysis
US8635497B2 (en) * 2011-06-28 2014-01-21 Freescale Semiconductor, Inc. Data processing system having a sequence processing unit and method of operation
GB2503882B (en) * 2012-07-09 2014-07-02 Ultrasoc Technologies Ltd Debug architecture
GB2500441B (en) * 2012-07-09 2014-03-05 Ultrasoc Technologies Ltd Data prioritisation in a debug architecture
CN106663129A (zh) * 2016-06-29 2017-05-10 深圳狗尾草智能科技有限公司 一种基于状态机上下文敏感多轮对话管理系统及方法
US10698805B1 (en) * 2017-01-25 2020-06-30 Cadence Design Systems, Inc. Method and system for profiling performance of a system on chip
CN106991213A (zh) * 2017-03-09 2017-07-28 记忆科技(深圳)有限公司 一种实现SoC验证的交互机制的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080283B1 (en) * 2002-10-15 2006-07-18 Tensilica, Inc. Simultaneous real-time trace and debug for multiple processing core systems on a chip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115763A (en) * 1998-03-05 2000-09-05 International Business Machines Corporation Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit
US6332210B1 (en) * 1998-12-22 2001-12-18 Litton Systems, Inc. Method of creating and using system-independent software components
US6567933B1 (en) * 1999-02-19 2003-05-20 Texas Instruments Incorporated Emulation suspension mode with stop mode extension
US6430707B1 (en) * 1999-03-31 2002-08-06 International Business Machines Corporation Source-level debugging of client dump image in a computer network
US6842811B2 (en) * 2000-02-24 2005-01-11 Pts Corporation Methods and apparatus for scalable array processor interrupt detection and response
US7444546B2 (en) * 2003-04-17 2008-10-28 Arm Limited On-board diagnostic circuit for an integrated circuit
US7437692B2 (en) 2003-11-10 2008-10-14 Infineon Technologies Ag Memory debugger for system-on-a-chip designs
US7219265B2 (en) 2003-12-29 2007-05-15 Agere Systems Inc. System and method for debugging system-on-chips
KR100880832B1 (ko) 2004-02-10 2009-01-30 삼성전자주식회사 코-디버깅 기능을 지원하는 반도체 집적회로 및 반도체집적회로 테스트 시스템
US7434182B2 (en) * 2005-07-14 2008-10-07 International Business Machines Corporation Method for testing sub-systems of a system-on-a-chip using a configurable external system-on-a-chip
US7594140B2 (en) * 2006-08-02 2009-09-22 International Business Machines Corporation Task based debugger (transaction-event-job-trigger)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080283B1 (en) * 2002-10-15 2006-07-18 Tensilica, Inc. Simultaneous real-time trace and debug for multiple processing core systems on a chip

Also Published As

Publication number Publication date
CN101118505A (zh) 2008-02-06
US7594140B2 (en) 2009-09-22
US20080127216A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
CN101118505B (zh) 监视片上系统中的事件的方法及片上系统的监视器
US10198333B2 (en) Test, validation, and debug architecture
US6944796B2 (en) Method and system to implement a system event log for system manageability
CN100504798C (zh) 处理器故障隔离的方法和装置
US9703944B2 (en) Debug architecture
US6539341B1 (en) Method and apparatus for log information management and reporting
CN105468484A (zh) 用于在存储系统中确定故障位置的方法和装置
US10132863B2 (en) Debug architecture
JP2001350651A (ja) 故障状態を分離する方法
CN101625657A (zh) 监控数据处理设备和概括监控数据
CN103268276B (zh) 微处理器及微处理器死锁或活锁状态解除方法
US9032109B2 (en) Prioritising event data over configuration data in a single interface in a SoC/debug architecture
US7823017B2 (en) Structure for task based debugger (transaction-event-job-trigger)
CN101460929A (zh) 仲裁器诊断装置和方法
US9927486B2 (en) Debug architecture
Dehbashi et al. Transaction-based online debug for NoC-based multiprocessor SoCs
Chandran et al. Managing trace summaries to minimize stalls during postsilicon validation
US7072813B2 (en) Mechanism to synchronize probes during simulation of system-level designs
US9003232B2 (en) Debug architecture
CN114730283A (zh) 以锁步方式操作的监测处理器
Bowman et al. 1A processor: Maintenance software
JP2004310749A (ja) 分散型メモリを有するデータ処理システムにおいてバストレーシングを行うための方法および装置
EP3121728B1 (en) System and method for remotely debugging a device
JPH04149749A (ja) ログデータ採取方式
CN106201750A (zh) 一种基于linux内存错误的处理方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20200801

CF01 Termination of patent right due to non-payment of annual fee