CN101109638B - 具有调零功能的光纤陀螺模拟量角速度输出电路 - Google Patents

具有调零功能的光纤陀螺模拟量角速度输出电路 Download PDF

Info

Publication number
CN101109638B
CN101109638B CN 200710120509 CN200710120509A CN101109638B CN 101109638 B CN101109638 B CN 101109638B CN 200710120509 CN200710120509 CN 200710120509 CN 200710120509 A CN200710120509 A CN 200710120509A CN 101109638 B CN101109638 B CN 101109638B
Authority
CN
China
Prior art keywords
serial
converter
angular velocity
output
terminations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710120509
Other languages
English (en)
Other versions
CN101109638A (zh
Inventor
张忠钢
宋凝芳
李安琪
袁锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN 200710120509 priority Critical patent/CN101109638B/zh
Publication of CN101109638A publication Critical patent/CN101109638A/zh
Application granted granted Critical
Publication of CN101109638B publication Critical patent/CN101109638B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)

Abstract

本发明公开了一种具有调零功能的光纤陀螺模拟量角速度输出电路，由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；本发明光纤陀螺模拟量角速度输出电路中第一串行D/A转换器的输出电压V1-1＝V0×V1-2/2N，FPGA逻辑处理器输出调零数据的十进制数值V2-2＝V2-1/V0×2N。本发明光纤陀螺的角速度以具有极性的电压量形式输出，其极性与陀螺旋转方向对应；在运行状态任意时刻均可以调零，调零时间和次数不受限制。

Description

具有调零功能的光纤陀螺模拟量角速度输出电路
技术领域
本发明涉及一种具有调零功能的模拟量输出电路，具体地说，是指一种适用于光纤陀螺的具有调零功能的模拟量角速度输出电路，本发明是以电压量的形式表示光纤陀螺的角速度。
背景技术
现有的光纤陀螺的角速度大多数以补码形式的数字量A或者是脉冲B的方式输出，其中A表示单位时间内的平均角速度，B表示在单位时间内对角速度积分。这两种输出方式处理起来简单方便、无需更多的附加电路，因而受到广大光纤陀螺的设计者和用户的广泛欢迎。但对于有特殊要求的用户(例如用于航天领域的惯导测量系统)仅有数字量A和脉冲B两种输出方式是不足的，为了提高光纤陀螺的可靠性，还需要以模拟电压量或模拟电流量的形式输出光纤陀螺的角速度信息。本发明专利申请就是用可调零的具有极性的电压量来表示光纤陀螺的角速度信息，以提高光纤陀螺的可靠性和使用寿命。
发明内容
本发明的目的是提供一种具有调零功能的光纤陀螺模拟量角速度输出电路，该电路以具有极性的电压方式表示光纤陀螺的旋转角速度，输出电压极性与陀螺的旋转方向对应，便于后续电路的处理。该电路具有调零功能，使得光纤陀螺适用于不同的温度环境而不至于产生较大的偏差。
本发明是一种具有调零功能的光纤陀螺模拟量角速度输出电路，由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器。在本发明中，光纤陀螺模拟量角速度输出电路在的运行时可以分为调零阶段和角速度输出阶段。
所述调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零；
所述角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。
本发明的光纤陀螺模拟量角速度输出电路优点在于：(1)光纤陀螺的角速度以具有极性的电压量形式输出，其极性与陀螺旋转方向对应；(2)在运行状态任意时刻均可以调零，调零时间和次数不受限制；(3)串行DA转换器和串行AD转换器均采用16位数据，使得输出电压量具有比较高的分辨率和调零精度。(4)串行DA转换器的输入和串行AD转换器的输出均与SPI串行总线兼容。
附图说明
图1是本发明光纤陀螺模拟量角速度输出电路的结构框图。
图2A是本发明信号调理电路的电路原理图。
图2B是本发明FPGA逻辑处理器的电路原理图。
图2C是本发明基准电压源的电路原理图。
具体实施方式
下面将结合附图对本发明做进一步的详细说明。
请参见图1所示，本发明是一种具有调零功能的光纤陀螺模拟量角速度输出电路，由FPGA逻辑处理器、基准电压源、以及信号调理电路(信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器)组成。在本发明中，光纤陀螺模拟量角速度输出电路在运行时可以分为调零阶段和角速度输出阶段。
当在调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零，则调零阶段过程完成。
在角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。
请参见图2B所示，本发明光纤陀螺模拟量角速度输出电路中的FPGA逻辑处理器选取XC2V1000芯片，其硬件端子的联接为：FPGA逻辑处理器U2的R2端、R15端、T1端、T16端、L6端、L11端、P3端、P14端、F11端、F6端、C14端、C3端、A1端、A16端、B2端、B15端接模拟地；N4端、M5端、M12端、N13端、D13端、E12端、E5端、D4端接+1.5V电源；H5端、H6端、G6端、R16端、B16端、R1端接+3.3V电源；C1端、D1端、D2端分别与第一串行D/A转换器D1的6端、5端、4端联接；E1端、F2端、F1端分别与第二串行D/A转换器D2的6端、5端、4端联接；G2端、H4端、H3端、H2端、H1端分别与串行A/D转换器D3的11端、12端、16端、13端、17端联接。
请参见图2C所示，在本发明中基准电压源选取AD580TH芯片，其硬件端子的联接为：基准电压源U1的1端接+5V电源输入，2端为+2.5V参考电压输出端，3端接模拟地，电容C2的正极与1端联接，电容C2的负极与3端联接，电容C1与电容C2并联。
请参见图2A所示，信号调理电路中第一串行D/A转换器和第二串行D/A转换器选取相同的DAC8830芯片，第一运算放大器、第二运算放大器、第三运算放大器和电压跟随器选取相同的AD8065芯片，串行A/D转换器选取MAX1135芯片。信号调理电路中硬件端子的联接为：
第一串行D/A转换器D1的输出电压端1通过电阻R2与第一运算放大器N1的反相输入4联接，2端接模拟地，3端接+2.5V参考电压，7端接数字地，8端接+5V电源；
第二串行D/A转换器D2的输出端1通过电阻R4与第二运算放大器N2的反相输入4联接，2端接模拟地，3端接+2.5V参考电压，7端接数字地，8端接+5V电源；
第一运算放大器N1的同相输入端3经电阻R1接模拟地，2端接—5V电源，且2端与模拟地之间接有电容C14，5端接+5V电源，5端与模拟地之间接有电容C10，输出端1经电阻R9与第三运算放大器N3的反相输入端4联接，电阻R5与电容C3并联在第一运算放大器N1的反相输入端4与输出端1之间；
第二运算放大器N2的同相输入端3经电阻R3接模拟地，2端接—5V电源，且2端与模拟地之间接有电容C15，5端接+5V电源，5端与模拟地之间接有电容C11，输出端1经电阻R10与第三运算放大器N3的反相输入端4联接，电阻R6与电容C4并联在第二运算放大器N2的反相输入端4与输出端1之间；
第三运算放大器N3的同相输入端3经电阻R7接模拟地，2端接—5V电源，且2端与模拟地之间接有电容C16，5端接+5V电源，5端与模拟地之间接有电容C12，输出端1经电阻R12与电压跟随器N4的反相输入端4联接，电阻R11与电容C5并联在第三运算放大器N3的反相输入端4与输出端1之间，+2.5V偏置电压经电阻R8联接在反相输入端4；
电压跟随器N4的同相输入端3与输出端1短接，2端接—5V电源，且2端与模拟地之间接有电容C17，5端接+5V电源，5端与模拟地之间接有电容C13，输出端1经电阻R13输出模拟角速度；
串行A/D转换器D3的参考电压输入端1接+2.5V电源，且参考电压输入端1经电容C6接模拟地；2端、4端、15端接+3.3V电源，且4端经电容C7接模拟地，15端经电容C9接数字地；3端、18端、19端接模拟地，且18端经电容C18后接模拟地；5端、14端接数字地；串行A/D转换器D3的关断模式控制信号经6端输入，10端用于输出串行状态信号，模拟角速度电压输入端20与第三运算放大器N3的输出端1联接。
在本发明中，第一串行D/A转换器D1的输出电压V1-1＝V0×V1-2/2N，式中V0表示基准电压源输出的参考电压+2.5V，V1-2表示经FPGA逻辑处理器输出的角速度数据的十进制数值(简写为A十进制数值)，N表示第一串行D/A转换器的位数。在本发明中，输出电压V1-1的取值为0～+2.5V。当FPGA逻辑处理器输入的角速度取值为—ΩFULL～+ΩFULL(ΩFULL为满量程角速度)时，则对应的V1-2为1～2N—1；当FPGA逻辑处理器输入角速度取值为零时，则对应的V1-2为2N-1。
设FPGA逻辑处理器输出调零数据的十进制数值为V2-2(简写为B十进制数值)，则V2-2＝V2-1/V0×2N。式中V2-1表示第二串行D/A转换器D2输出的调零电压，N表示第一串行D/A转换器的位数。当在基准电压源U1的输出电压为+2.5V、第二串行D/A转换器D2的输出调零电压为+0.25V时，则信号调理电路的输出为—4.5V～+4.5V。
本发明的光纤陀螺模拟量角速度输出电路在进行调零过程时，有如下步骤：
首先选通第一串行D/A转换器D1，由FPGA逻辑处理器向第一串行D/A转换器D1发送输入角速度为零时的A十进制数值V1-2，则第一串行D/A转换器D1的输出电压为V0/2；然后选通第二串行D/A转换器D2，由FPGA逻辑处理器向第二串行D/A转换器D2发送输入调零数据时的B十进制数值V2-2；这时在第三运算放大器N3的输出端产生模拟角速度电压值V4。选通高精度串行A/D转换器D3，由FPGA逻辑处理器向串行A/D转换器D3发送模数转换命令，转换得到的调零数字修正量V5在串行时钟SCLKAD的作用下通过DOUT端发送到FPGA逻辑处理器。判断调零是否结束的标准是由DOUT端发送到FPGA逻辑处理器的串行数据V5是否为零。由于第三运算放大器N3输出的模拟角速度电压值V4中包含2倍的调零电压V2-1分量，V2-1增大(或减小)会导致模拟角速度电压值V4增大(或减小)，因此如果调零数字修正量V5不为零，则将B十进制数值V2-2减去调零数字修正量V5，重新发送到第二串行D/A转换器D2的6端，如此反复，直到调零数字修正量V5为零，调零过程结束。
本发明的光纤陀螺模拟量角速度输出电路在正常工作状态有如下步骤：
待调零过程结束，由FPGA逻辑处理器向串行A/D转换器D3的6端发送低电平控制信号使串行A/D转换器D3进入Shutdown模式以减少串行A/D转换器D3在非正常工作时的功耗，然后向17端发送高电平控制信号使串行A/D转换器D3脱离选通状态。保持第二串行D/A转换器D2输出的调零电压V2-1不变，由FPGA逻辑处理器向第二串行D/A转换器D2的片选信号4端发送高电平信号，使第二串行D/A转换器D2脱离选通状态。这时保持第一串行D/A转换器D1的4端为低电平选通状态，同时按照通信协议要求的数据更新率向6端发送串行角速度数据和向5端发送时钟信号，就得到不断更新的模拟角速度电压值。

Claims (6)

1.一种具有调零功能的光纤陀螺模拟量角速度输出电路，其特征在于：由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；
所述调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零；
所述角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。
2.根据权利要求1所述的光纤陀螺模拟量角速度输出电路，其特征在于：FPGA逻辑处理器选取XC2V 1000芯片，第一串行D/A转换器和第二串行D/A转换器选取相同的DAC8830芯片，第一运算放大器、第二运算放大器、第三运算放大器和电压跟随器选取相同的AD8065芯片，串行A/D转换器选取MAX1135芯片。
3.根据权利要求2所述的光纤陀螺模拟量角速度输出电路，其特征在于硬件电路的联接为：
FPGA逻辑处理器U2的R2端、R15端、T1端、T16端、L6端、L11端、P3端、P14端、F11端、F6端、C14端、C3端、A1端、A16端、B2端、B15端接模拟地；N4端、M5端、M12端、N13端、D13端、E12端、E5端、D4端接+1.5V电源；H5端、H6端、G6端、R16端、B16端、R1端接+3.3V电源；C1端、D1端、D2端分别与第一串行D/A转换器D1的6端、5端、4端联接；E1端、F2端、F1端分别与第二串行D/A转换器D2的6端、5端、4端联接；G2端、H4端、H3端、H2端、H1端分别与串行A/D转换器D3的11端、12端、16端、13端、17端联接；
基准电压源U1的1端接+5V电源输入，2端为+2.5V参考电压输出端，3端接模拟地，电容C2的正极与1端联接，电容C2的负极与3端联接，电容C1与电容C2并联；
第一串行D/A转换器D1的输出电压端1通过电阻R2与第一运算放大器N1的反相输入端4联接，2端接模拟地，3端接+2.5V参考电压，7端接数字地，8端接+5V电源；
第二串行D/A转换器D2的输出端1通过电阻R4与第二运算放大器N2的反相输入4联接，2端接模拟地，3端接+2.5V参考电压，7端接数字地，8端接+5V电源；
第一运算放大器N1的同相输入端3经电阻R1接模拟地，2端接-5V电源，且2端与模拟地之间接有电容C14，5端接+5V电源，5端与模拟地之间接有电容C10，输出端1经电阻R9与第三运算放大器N3的反相输入端4联接，电阻R5与电容C3并联在第一运算放大器N1的反相输入端4与输出端1之间；
第二运算放大器N2的同相输入端3经电阻R3接模拟地，2端接-5V电源，且2端与模拟地之间接有电容C15，5端接+5V电源，5端与模拟地之间接有电容C11，输出端1经电阻R10与第三运算放大器N3的反相输入端4联接，电阻R6与电容C4并联在第二运算放大器N2的反相输入端4与输出端1之间；
第三运算放大器N3的同相输入端3经电阻R7接模拟地，2端接-5V电源，且2端与模拟地之间接有电容C16，5端接+5V电源，5端与模拟地之间接有电容C12，输出端1经电阻R12与电压跟随器N4的反相输入端4联接，电阻R11与电容C5并联在第三运算放大器N3的反相输入端4与输出端1之间，+2.5V偏置电压经电阻R8联接在反相输入端4；
电压跟随器N4的同相输入端3与输出端1短接，2端接-5V电源，且2端与模拟地之间接有电容C17，5端接+5V电源，5端与模拟地之间接有电容C13，输出端1经电阻R13输出模拟角速度；
串行A/D转换器D3的参考电压输入端1接+2.5V电源，且参考电压输入端1经电容C6接模拟地；2端、4端、15端接+3.3V电源，且4端经电容C7接模拟地，15端经电容C9接数字地；3端、18端、19端接模拟地，且18端经电容C18后接模拟地；5端、14端接数字地；串行A/D转换器D3的关断模式控制信号经6端输入，10端用于输出串行状态信号，模拟角速度电压输入端20与第三运算放大器N3的输出端1联接。
4.根据权利要求1所述的光纤陀螺模拟量角速度输出电路，其特征在于：第一串行D/A转换器D1的输出电压V1-1＝V0×V1-2/2N，式中V0表示基准电压源输出的参考电压+2.5V，V1-2表示经FPGA逻辑处理器输出的角速度数据的十进制数值，N表示第一串行D/A转换器的位数。
5.根据权利要求1所述的光纤陀螺模拟量角速度输出电路，其特征在于：FPGA逻辑处理器输出调零数据的十进制数值V2-2＝V2-1/V0×2N，式中，V0表示基准电压源输出的参考电压+2.5V，V2-1表示第二串行D/A转换器D2输出的调零电压，N表示第一串行D/A转换器的位数。
6.根据权利要求1所述的光纤陀螺模拟量角速度输出电路，其特征在于：信号调理电路的输出为-4.5V～+4.5V。
CN 200710120509 2007-08-20 2007-08-20 具有调零功能的光纤陀螺模拟量角速度输出电路 Expired - Fee Related CN101109638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710120509 CN101109638B (zh) 2007-08-20 2007-08-20 具有调零功能的光纤陀螺模拟量角速度输出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710120509 CN101109638B (zh) 2007-08-20 2007-08-20 具有调零功能的光纤陀螺模拟量角速度输出电路

Publications (2)

Publication Number Publication Date
CN101109638A CN101109638A (zh) 2008-01-23
CN101109638B true CN101109638B (zh) 2010-06-30

Family

ID=39041808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710120509 Expired - Fee Related CN101109638B (zh) 2007-08-20 2007-08-20 具有调零功能的光纤陀螺模拟量角速度输出电路

Country Status (1)

Country Link
CN (1) CN101109638B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014010056B4 (de) * 2014-07-07 2016-02-25 Northrop Grumman Litef Gmbh Steuervorrichtung und Verfahren zur Minimierung von Skalenfaktorfehlern eines Drehratensensors
CN107036589B (zh) * 2017-04-20 2018-02-23 中国人民解放军国防科学技术大学 一种用于mems陀螺仪的角度测量系统及其方法
CN109974684B (zh) * 2019-04-03 2019-12-27 北京航空航天大学 一种超高精度干涉式光纤陀螺仪的信号处理方法及装置
CN111637876B (zh) * 2020-05-15 2021-12-07 北京控制工程研究所 一种高带宽高精度速率积分陀螺模拟器实现方法
CN111930041A (zh) * 2020-08-05 2020-11-13 中国航空工业集团公司哈尔滨空气动力研究所 基于arm的陀螺仪rs422转高精度ao模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0559306A1 (de) * 1992-03-03 1993-09-08 Auergesellschaft Gmbh Schaltungsanordnung zum Nullabgleich und zur Empfindlichkeitseinstellung eines analogen Signals bei Messeinrichtungen
CN1815220A (zh) * 2006-01-24 2006-08-09 南京工业大学 工业色谱仪谱峰信号量程切换点信号平滑处理方法
CN1932709A (zh) * 2006-09-30 2007-03-21 北京航空航天大学 采用单端3.3v电压供电的光源电流驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0559306A1 (de) * 1992-03-03 1993-09-08 Auergesellschaft Gmbh Schaltungsanordnung zum Nullabgleich und zur Empfindlichkeitseinstellung eines analogen Signals bei Messeinrichtungen
CN1815220A (zh) * 2006-01-24 2006-08-09 南京工业大学 工业色谱仪谱峰信号量程切换点信号平滑处理方法
CN1932709A (zh) * 2006-09-30 2007-03-21 北京航空航天大学 采用单端3.3v电压供电的光源电流驱动电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
牛清红，张春熹，宋凝芳，.用A/D和FPGA实现的加速度计数据读出系统.中国惯性技术学报14 1.2006,14(1),63-66.
牛清红,张春熹,宋凝芳.用A/D和FPGA实现的加速度计数据读出系统.中国惯性技术学报14 1.2006,14(1),63-66. *
鲁军，王洪锋，刘军，.光纤陀螺输出信号模拟及计数卡的设计.电光与控制10 4.2003,10(4),61-63.
鲁军,王洪锋,刘军.光纤陀螺输出信号模拟及计数卡的设计.电光与控制10 4.2003,10(4),61-63. *

Also Published As

Publication number Publication date
CN101109638A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
CN101109638B (zh) 具有调零功能的光纤陀螺模拟量角速度输出电路
CN110572157B (zh) 一种i/f变换电路板的温度补偿方法
CN104614593A (zh) 一种基于自校准的高精度智能仪表系统及其应用方法
CN203337299U (zh) 电阻应变式多路高精度测力系统
CN106289256A (zh) 基于双dsp与fpga架构的计算信号处理系统
CN206224181U (zh) 一种基于fpga的多轴伺服驱动系统位置反馈数据接口卡
CN103185645B (zh) 应用于风机控制系统的高精度温度检测装置及检测方法
CN102074055B (zh) 基于多机协同架构的快速记录仪及自标定和多机协同方法
CN102175337B (zh) 温度传感器
CN104536330A (zh) 用于ssi接口绝对值编码器数据通信的装置
CN108318028B (zh) 一种导航系统核心处理电路设计方法
CN203811182U (zh) 一种基于fpga的光纤陀螺仪模拟量输出控制装置
CN102661814B (zh) 一种热电偶温度变送器的实现方法
Wilson et al. Test and measurement: know it all
CN210720558U (zh) 一种低成本便携电压测量装置
CN106644151A (zh) 基于msp430单片机的罗经测温电路
CN108731668B (zh) 一种稳定平台惯导模拟系统及其数据传输方法
CN102854376A (zh) 一种数字电压表及其测量方法
CN109347370A (zh) 一种基于profinet协议的通用同步电机速度位置检测系统
CN109855661A (zh) 一种增量式编码器信号处理方法和系统
CN101499801B (zh) 一种a/d转换电路及其转换方法
CN103954924A (zh) 频率波动时电测量仪表计量误差的测量装置与测量方法
CN112414321A (zh) 一种基于pci接口的多轴转台复合测角电路
CN208224799U (zh) 瞄准控制系统
CN112711213A (zh) 一种基于RiscV内核的导航采集解算Soc处理系统及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100630

Termination date: 20190820

CF01 Termination of patent right due to non-payment of annual fee