CN101084504B - 具有改进的器件安全性的集成电路 - Google Patents

具有改进的器件安全性的集成电路 Download PDF

Info

Publication number
CN101084504B
CN101084504B CN200580043632.5A CN200580043632A CN101084504B CN 101084504 B CN101084504 B CN 101084504B CN 200580043632 A CN200580043632 A CN 200580043632A CN 101084504 B CN101084504 B CN 101084504B
Authority
CN
China
Prior art keywords
lock
register
access
protected
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580043632.5A
Other languages
English (en)
Other versions
CN101084504A (zh
Inventor
帕特里克·富尔彻里
哈拉尔德·N·鲍尔
让-菲利普·佩兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101084504A publication Critical patent/CN101084504A/zh
Application granted granted Critical
Publication of CN101084504B publication Critical patent/CN101084504B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一种半导体器件，具有包括以下部件的电路：嵌入式存储器；嵌入式处理器，用于执行应用程序代码；以及功能硬件元件，经由受保护总线与嵌入式存储器相连，并且经由未受保护总线与嵌入式处理器相连，所述硬件元件配置为保护受保护总线，并且包括锁定装置，所述锁定装置包括至少一个锁定比特，用于在执行应用程序代码之前全局地锁定所述锁定装置的至少一部分。

Description

具有改进的器件安全性的集成电路
技术领域
本发明涉及一种嵌入半导体器件内部的功能硬件元件，用于保护器件免于未授权的访问。
背景技术
诸如集成电路之类的现代半导体器件包括大量的功能，尤其在用于数据处理的电路中需要保护一定的器件功能免于未授权的访问。这是因为全部功能、电路和携带信息的总线在器件内部。对于存储器或附加到半导体器件的其他外围器件的访问一般是通过安全设备来进行路由，以提供密钥形式的保护。
例如，US 2002/0059518A1公开了一种用于确保对于电子系统中多个功能的安全、受控访问的方法和设备，这些功能的每一个均具有与其相关联的对应密钥。所述方法包括以下步骤：选择与所需功能相对应的密钥；进行认证过程，包括验证选定的密钥，并且根据认证过程的结果来允许或拒绝访问所需功能。
此外，诸如加密和解密例行程序、移动电话中用于实现特定特征的代码等的不同功能可以具有不同的访问策略。在具有嵌入式处理器的许多器件中，可以通过诸如JAVA程序之类在嵌入式处理器上运行的任意应用程序，读取嵌入式存储器中的程序代码或信息数据。嵌入式存储器可以包含必须保护免于不必要访问的重要信息。
密钥的使用具有可以被恶意代码进行黑客攻击的缺点。因此，被认为不具有这种访问的外部器件可以获得对受保护功能的访问，因此危及器件安全性。
发明内容
本发明的目的是改进器件安全性。
根据本发明，该目的是通过一种半导体器件实现的。
根据本发明的半导体器件具有包括以下部件的电路：嵌入式存储器；嵌入式处理器，用于执行应用程序代码；以及硬件防火墙，经由受保护总线与嵌入式存储器相连，并且经由未受保护总线与嵌入式处理器相连，所述硬件防火墙被配置为保护对受保护总线的访问，并且包括锁定装置，所述锁定装置包括至少一个锁定比特，被配置为在执行应用程序代码之前全局地锁定所述锁定装置的至少一部分所提供的保护，以使得所提供的保护不会被更改。
在另外的实施例中，所述锁定装置被配置为保护嵌入式存储器的可选区域，所述至少一个锁定比特被配置为锁定所述可选区域的选择。
诸如硬件防火墙之类功能硬件元件通过限制对于受保护总线的未授权访问来执行防火墙的作用，因此优选地，可以限制对于需要保护的嵌入式存储器区域的访问。在这种情况下，功能硬件元件通过锁定嵌入式存储器的这种区域，优选地使用锁定装置，来防止未授权的访问。在初始化嵌入式处理器上的任意应用程序代码之前，锁定装置本身可以被附加的锁定比特锁定。将至少一个锁定比特配置为全局地锁定所述锁定装置的至少一部分，这有效地冻结了锁定装置的至少一部分的状态。一旦被锁定，只要存在嵌入式处理器上运行的任意代码，就不能更改锁定比特的状态。因此，在处理器上运行的程序代码不能改变锁定装置的状态。由于提供给受保护总线的保护，对于诸如嵌入式存储器之类与受保护总线相连的器件，试图获得对于这种器件访问的未受保护总线上的器件不能影响到它。具体地，在嵌入式处理器上运行的恶意代码不能直接地访问嵌入式存储器的锁定区域。
在另外的实施例中，锁定装置包括锁定寄存器，所述锁定寄存器被配置为选择性允许或拒绝对相关联的至少一个配置寄存器的访问操作，并且将至少一个锁定比特配置为全局地锁定所述锁定寄存器中的至少一部分锁定寄存器。
在另一个实施例中，硬件防火墙包括配置装置，所述配置装置包括配置寄存器，用于存储针对受保护总线的访问条件，所述访问条件限定嵌入式存储器的受保护区域的保护级别；以及锁定寄存器，所述锁定寄存器与配置寄存器中至少一个有关联，用于选择性地允许或拒绝对于配置寄存器中所述至少一个的访问。
优选地，锁定装置包括至少一个锁定寄存器。将至少一个锁定比特配置为全局地锁定所述锁定寄存器的至少一部分，使得这些寄存器从未受保护总线不再是可用的。优选地，配置装置包括多组配置寄存器，可以用于针对受保护总线上的器件、以及具体地嵌入式存储器的区域来限定保护级别。将用于允许或拒绝对于受保护总线(具体地，受保护总线上的器件)访问的条件存储在配置寄存器中。优选地，锁定寄存器与一个或更多配置寄存器相关联，并且选择性地允许或拒绝从未受保护总线上的器件(例如运行应用程序代码的嵌入式处理器)对与其相关联的配置寄存器的访问。
在另外的实施例中，激活的锁定寄存器表示允许对配置寄存器中相关联的至少一个进行只读操作，并且未激活的锁定寄存器表示允许对配置寄存器中相关联的至少一个进行读和写操作。
优选地，锁定寄存器根据锁定寄存器的激活和去激活来设定对于配置寄存器的保护。根据锁定寄存器的状态，因此可以允许或拒绝对于相应的配置寄存器的访问。优选地，当没有激活锁定寄存器时，相应的配置寄存器可以由未受保护总线上的器件或者读取或者写入；而当激活锁定寄存器时，相应的配置寄存器仅可以由从未受保护总线进行读取。
在另一个实施例中，将配置寄存器配置为限定受保护的嵌入式存储器区域。
优选地，例如，配置寄存器通过存储嵌入式存储器的起始地址和结束地址来限定嵌入式存储器的受保护区域。
包括硬件防火墙的另一个实施例的特征在于：在设定锁定比特之后，锁定装置的未锁定部分从未受保护总线仍然是可访问的，用于限定新的保护。
在优选实施例中，硬件防火墙包括：配置寄存器，用于存储访问条件，所述访问条件限定嵌入式存储器中受保护区域的保护级别；以及锁定寄存器，所述锁定寄存器与配置寄存器中至少一个相关联，用于根据锁定寄存器是被激活还是未被激活，选择性地允许对相关联的至少一个配置寄存器的只读访问或读写访问，在设置了锁定比特时，防止对锁定寄存器的访问，在设置了锁定比特时可访问可进行读写访问的配置寄存器，以便限定新的访问条件。
如在上文中所讨论的，优选地，将锁定比特配置为全局地锁定所述锁定寄存器的至少一部分，使得这些寄存器对于试图获得受保护总线(具体地对于嵌入式存储器的受保护部分)的访问的任意恶意代码是不可用的。在设定锁定比特时没有保护的受保护总线上的器件和嵌入式存储器对于寻求访问的未受保护总线上的器件仍然是可用的。
在优选实施例中，硬件防火墙包括与配置装置相连的条件检查装置，用于将对于受保护总线的访问请求与在配置装置中存储的访问条件进行比较，并且根据所述比较的结果，向锁定装置提供信号用于允许或拒绝所述访问请求。
条件检查装置与配置装置相连。其将对于受保护总线的访问请求与在配置装置中编程且存储的访问条件进行比较。条件检查装置通常连续地在未受保护总线上检查任意访问请求。在检测到访问请求之后，进行比较，然后条件检查装置可以根据比较的结果向锁定装置提供相关信号，用于允许或拒绝对于受保护总线的访问请求。
在另外的实施例中，将锁定装置配置为当从条件检查装置接收访问拒绝信号时，禁用对于受保护总线的访问。
在另一个实施例中，将条件检查装置配置为当所述访问请求无效时，指示锁定装置向未受保护总线发送空数据。
当条件检查装置确定需要禁用对于受保护总线的访问时，可以将锁定装置配置为阻塞对受保护总线的读取访问和/或写入访问。优选地，当做出针对读取访问的无效请求时，条件检查装置将向未受保护总线发送空数据。
在另一个实施例中，将条件检查装置配置为向嵌入式处理器发送违反信号，用于开始反抗恶意应用程序代码的防卫机制。
优选地，条件检查装置可以向发出无效请求的未受保护总线提供指示。例如，可以将诸如中断、错误、或中止之类的违反信号发送到嵌入式处理器，用于开始反抗在处理器上运行的可能的恶意代码的防卫机制。
附图说明
根据下文中描述的实施例，本发明的这些和其他方面是显而易见的，并且参考下文中描述的实施例进行阐述。
图中：
图1示意性地示出了包括硬件防火墙的集成电路体系结构的概述；以及
图2示意性地示出了集成电路中结合的所建议防火墙体系结构的概述。
附图说明了本发明的实施例，与说明书一起用于解释本发明的原理。
应该注意的是，上述实施例所示并非限制本发明，并且在不脱离所附权利要求所限定范围的情况下，本领域的普通技术人员能够设计替代的实施例。在权利要求中，任意参考符号不应该限制权利要求的范围。本发明可以通过包括几个不同元件的硬件来实现。
具体实施方式
防火墙用于提供对于系统或器件攻击的保护。攻击可以来自于系统上运行的软件或应用程序代码。操作系统软件不能完全地防止来自系统上运行的外部代码的攻击。因此，本发明提出了一种硬件防火墙，能够保护对于受保护总线的访问，具体地对于与受保护总线相连的器件的访问，具体地对于嵌入式存储器的访问。将功能硬件元件嵌入到半导体器件(例如，集成电路)内部。所述功能硬件元件与嵌入式存储器以及嵌入式处理器相连，和/或优选地，还经由受保护总线和未受保护总线与附加到半导体器件上的外围器件相连。
图1是示意性体系结构，包括功能硬件元件105以执行防火墙的作用。半导体器件100包括功能硬件元件105，在下文中也称作硬件防火墙。硬件防火墙105与嵌入式处理器150相连，并且优选地，经由未受保护总线115与总线主控器(master device)140相连。按照类似的方式，硬件防火墙105与嵌入式存储器110(例如，RAM或ROM)相连，并且优选地，还经由受保护总线125与外部存储器接口120和系统外围器件130相连。优选地，外部存储器接口120还经由受保护总线125连接硬件防火墙105和外部存储器160。
由硬件防火墙105所限定的保护机制允许不同的级别，所述级别可以依赖于要求访问受保护器件的应用程序代码的行为来限定。
在图1中，可以看出将硬件防火墙105具体实现在嵌入式处理器150和嵌入式存储器110之间。可以将硬件防火墙105用于保护受保护总线125，从而保护嵌入式存储器110的特定区域免于被在嵌入式处理器150上运行的应用程序代码访问。还可以对硬件防火墙105进行编程，以限定针对待保护的嵌入式存储器110的每一个区域的访问级别，这将参考图2详细讨论。可以针对嵌入式存储器110的不同区域或受保护总线125上不同的其他器件来限定不同的访问级别。
可以依赖于要求访问器件的应用程序代码的行为，例如访问受保护总线125、访问嵌入式存储器110等，由硬件防火墙105限定保护的不同级别。例如，可以设想以下保护级别：
a.根本不允许访问：当设定锁定比特211(图2)时，防火墙105防止对于系统启动期间锁定的受保护总线125上器件的任意访问。例如，在启动期间，需要进行系统安全检查或重要参数初始化，并且在其后应该防止对于这些例行程序的访问；
b.仅取码访问：应用程序代码所使用的例如加密或解密例行程序的一些系统专用例行程序可以存储在受保护存储器110中，但是必须在受保护区域以外是可用的。使用取码，可以使例行程序位于嵌入式处理器150上；
c.管理程序访问：例如，为了在操作中设定系统时钟或改变特定系统参数，操作系统可以在硬件防火墙105后面向操作系统本身可以信任的未受保护总线115上的器件给出管理程序访问，例如例行程序；
d.无写入访问：例如，防止对嵌入式存储器110或外围寄存器的受保护区域中的数据进行写入访问可能是重要的。然而，读取访问可能仍然是必需的；
e.完全访问：来自未受保护总线115的完全访问对于受保护总线125上的特定内容是可用的，例如嵌入式存储器110中存储的非重要例行程序或数据。
可以将硬件防火墙105的电路包括在嵌入式处理器150中。然而，该保护机制仅当访问是从嵌入式处理器150本身发出时才工作。独立的硬件防火墙105具有以下优点：可以防止受保护总线125免于其他器件(例如，总线主控器140)的访问。此外，可以禁用嵌入式处理器150内部的嵌入式存储器110的保护设定。该发明的另外用途是在调试正在器件上运行的软件的同时，检测是否已经准予对故障代码的非故意访问。使用硬件防火墙105的另外应用是依赖于所限定的访问条件来限制对经由多总线环境中的受保护总线125与防火墙相连的器件的访问。
图2是硬件防火墙205的实施例的示意性表示。硬件防火墙205包括锁定装置235、配置装置220和条件检查装置230。锁定装置235包括锁定寄存器210、数据锁定装置240和访问锁定装置250。条件检查装置230经由地址总线202和控制总线203与锁定寄存器210和配置装置220相连。数据总线201还将锁定寄存器210和配置寄存器与锁定装置235的数据锁定装置240相连。此外，地址总线202还与形成锁定装置235一部分的访问锁定装置250相连。
在执行应用程序代码之前，将至少一个锁定比特211用于全局地锁定所述锁定寄存器210的至少一部分。
将硬件防火墙205附加到受保护总线225上，所述受保护总线225与嵌入式存储器110相连，并且优选地还与外部存储器接口120和外围器件130相连。附加到硬件防火墙205上的未受保护总线215与嵌入式处理器150相连，并且优选地还与总线主控器140相连。
配置装置220包括配置寄存器，用于存储用于访问受保护总线225的访问相关信息和条件。优选地，将配置装置220中限定的配置寄存器分组，其中每一组限定嵌入式存储器110的受保护区域，例如可以使用嵌入式存储器110中的起始地址和结束地址来限定。
优选地，锁定寄存器210与配置寄存器中至少一个相关联。将锁定寄存器210配置为选择性地允许或拒绝访问配置寄存器中相关联的至少一个。例如，当没有激活锁定寄存器210时，可以读取或写入相关联的配置寄存器。当激活锁定寄存器210时，仅可以读取相关联的配置寄存器。
与锁定寄存器210相关联的至少一个锁定比特211可以将锁定寄存器210本身锁定。当没有激活锁定比特211时，可以没有任何限制地读取或写入锁定寄存器210。然而，当激活锁定比特211时，防止访问锁定寄存器210。因此，针对已经激活的锁定寄存器210，不可以更改在相关联配置寄存器中已经限定的保护。
类似地在设定锁定比特211之后，可以限制访问由被锁定的配置寄存器所表示的受保护总线225上的器件。于是，只有当前不与任意锁定寄存器210相关联的配置寄存器、或与未锁定的锁定寄存器210相关联的配置寄存器仍然是可以从未受保护总线215可访问的。
结果，可以在设定锁定比特211之后限定新的保护，但是当在配置寄存器中已经限定了保护，并且锁定寄存器210与该配置寄存器210相关联并且随后被锁定时，保护不能从未受保护总线215进行更改。因此，防护了受保护器件或存储器区域免于来自受保护总线225的未授权访问。
条件检查装置230连续地检查未受保护总线215对于受保护总线225的访问请求。条件检查装置230还检查在限定了针对受保护总线225上不同器件的保护级别的被锁定配置寄存器中存储的访问条件。条件检查装置230利用在配置装置220中存储的访问条件，检查未受保护总线215上的访问请求。如果确定不应该允许所请求的访问，条件检查装置230向访问访问锁定装置250和数据锁定装置240发送信号，以根据所得到的比较条件来允许或拒绝读取和/或写入访问。优选地，条件检查装置230提供系统使用的指示符，以便知道什么时候在系统中发生访问条件的违反。当已经发生访问条件的违反时，将条件检查装置235配置为向嵌入式处理器发送违反信号204以开始防卫机制，例如中断信号、错误信号或中止信号。
访问锁定装置250连续地与条件检查装置230相互作用。当条件检查装置230向访问锁定装置250发送拒绝访问信号时，访问锁定装置250禁用从未受保护总线215请求的对于受保护总线225的访问。
此外，锁定装置包括与条件检查装置230相互作用的数据锁定装置240。当存在来自未受保护总线215的无效访问请求时，条件检查装置230可以指示数据锁定装置240向未受保护总线215的数据线发送空数据。
硬件防火墙205具有以下优势：条件是完全地可编程的和灵活的，而没有危及器件的安全。另一个优点是硬件防火墙205允许外部存储器160中包含的应用程序来限定受保护总线以及待保护嵌入式存储器110的特定专用区域。该系统的另外优点是其在调试软件的应用中的使用，其中硬件防火墙205可以通过保护系统中的各种器件来保护系统免于非故意的访问。
尽管本发明已经参考上述实施例进行了描述，明显的是可以替代地将其它实施例用于实现相同目的。因此，本发明的范围不局限于上述实施例，而是也可以应用于其它器件。
还应该注意的是，动词“包括”及其变形在该说明书(包括权利要求)中被理解为详细说明所声明的特征、整体、步骤或部件的存在，但是不排除存在或添加一个或更多其它特征、整体、步骤、部件及其组合。还应该注意的是，权利要求中元件前的不定冠词不排除存在多个此种元件。此外，任意参考符号不限制权利要求的范围。本发明可以通过硬件和软件两者来实现，相同项目的硬件可以表示几个“装置”。此外，本发明存在于每一个新颖特征或特征的组合。
本发明可以总结如下。具有电路的半导体器件包括：嵌入式存储器；嵌入式处理器，用于执行应用程序代码；以及功能硬件元件，经由受保护总线与嵌入式存储器相连，并且经由未受保护总线与嵌入式处理器相连，所述硬件元件配置为保护受保护总线，并且包括锁定装置，所述锁定装置包括多个锁定比特，用于在执行应用程序代码之前，全局地锁定所述锁定装置的至少一部分。

Claims (12)

1.一种半导体器件(100)，具有包括以下部件的电路：
嵌入式存储器(110)；
嵌入式处理器(150)，用于执行应用程序代码；以及
硬件防火墙(105)，经由受保护总线(125)与嵌入式存储器(110)相连，并且经由未受保护总线(115)与嵌入式处理器(150)相连，所述硬件防火墙(105)配置为保护对受保护总线(125)的访问，并且包括锁定装置(235)，所述锁定装置(235)包括至少一个锁定比特(211)，被配置为在执行应用程序代码之前全局地锁定所述锁定装置(235)的至少一部分所提供的保护，以使得所提供的保护不会被更改。
2.根据权利要求1所述的器件，其中，锁定装置(235)配置为保护嵌入式存储器(110)的可选区域，所述至少一个锁定比特(211)被配置为锁定所述可选区域的选择。
3.根据权利要求1所述的器件，其中，锁定装置(235)包括锁定寄存器(210)，所述锁定寄存器(210)被配置为选择性允许或拒绝对相关联的至少一个配置寄存器的访问操作，并且将所述至少一个锁定比特(211)配置为全局地锁定所述锁定寄存器(210)中的至少一部分锁定寄存器。
4.根据权利要求1所述的器件，其中，硬件防火墙(105)包括：
配置装置(220)，所述配置装置(220)包括配置寄存器，用于存储受保护总线(125)上的访问条件，所述访问条件限定嵌入式存储器(110)的受保护区域的保护级别；以及
锁定寄存器(210)，所述锁定寄存器(210)与配置寄存器中至少一个相关联，用于选择性地允许或拒绝对于配置寄存器中所述至少一个的访问。
5.根据权利要求4所述的器件，其中，激活的锁定寄存器(210)表示允许对配置寄存器中相关联的至少一个进行只读操作，并且未激活的锁定寄存器(210)表示允许对配置寄存器中相关联的至少一个进行读和写操作。
6.根据权利要求4所述的器件，其中，配置寄存器配置为限定受保护的嵌入式存储器(110)的受保护区域。
7.根据权利要求1所述的器件，其中，在设定锁定比特(211)之后，锁定装置(235)的未锁定部分通过未受保护总线(215)仍然是可访问的，用于限定新的保护。
8.根据权利要求7所述的器件，其中，硬件防火墙(105)包括：
配置寄存器，用于存储访问条件，所述访问条件限定嵌入式存储器(110)中受保护区域的保护级别；以及
锁定寄存器(210)，所述锁定寄存器(210)与配置寄存器中至少一个相关联，用于根据锁定寄存器是被激活还是未被激活，选择性地允许对相关联的至少一个配置寄存器的只读访问或读写访问，在设置了锁定比特时，防止对锁定寄存器的访问，在设置了锁定比特时可访问可进行读写访问的配置寄存器，以便限定新的访问条件。
9.根据权利要求4所述的器件，其中，硬件防火墙(105)包括与配置装置(220)相连的条件检查装置(230)，用于将对于受保护总线(225)的访问请求与在配置装置(220)中存储的访问条件进行比较，并且根据所述比较的结果，向锁定装置(235)提供信号(204)用于允许或拒绝所述访问请求。
10.根据权利要求9所述的器件，其中，锁定装置(235)配置为当从条件检查装置(230)接收访问拒绝信号(204)时，禁用对于受保护总线(225)的访问。
11.根据权利要求9所述的器件，其中，条件检查装置(230)配置为当所述访问请求无效时，指示锁定装置(235)向未受保护总线(215)发送空数据。
12.根据权利要求9所述的器件，其中，条件检查装置(230)配置为向嵌入式处理器(150)发送违反信号(204)，用于开始反抗恶意应用程序代码的防卫机制。
CN200580043632.5A 2004-12-21 2005-12-19 具有改进的器件安全性的集成电路 Expired - Fee Related CN101084504B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04300929.9 2004-12-21
EP04300929 2004-12-21
PCT/IB2005/054314 WO2006067729A1 (en) 2004-12-21 2005-12-19 Integrated circuit with improved device security

Publications (2)

Publication Number Publication Date
CN101084504A CN101084504A (zh) 2007-12-05
CN101084504B true CN101084504B (zh) 2010-04-14

Family

ID=36290797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580043632.5A Expired - Fee Related CN101084504B (zh) 2004-12-21 2005-12-19 具有改进的器件安全性的集成电路

Country Status (5)

Country Link
US (1) US20100131729A1 (zh)
EP (1) EP1854038A1 (zh)
JP (1) JP2008524740A (zh)
CN (1) CN101084504B (zh)
WO (1) WO2006067729A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7926097B2 (en) 1996-11-29 2011-04-12 Ellis Iii Frampton E Computer or microchip protected from the internet by internal hardware
US7506020B2 (en) 1996-11-29 2009-03-17 Frampton E Ellis Global network computers
US8261134B2 (en) * 2009-02-02 2012-09-04 Cray Inc. Error management watchdog timers in a multiprocessor computer
US8095759B2 (en) * 2009-05-29 2012-01-10 Cray Inc. Error management firewall in a multiprocessor computer
WO2011044156A1 (en) * 2009-10-05 2011-04-14 Asset Intertech, Inc. Protection of proprietary embedded instruments
GB0919253D0 (en) 2009-11-03 2009-12-16 Cullimore Ian Atto 1
US8429735B2 (en) * 2010-01-26 2013-04-23 Frampton E. Ellis Method of using one or more secure private networks to actively configure the hardware of a computer or microchip
JP2012084071A (ja) 2010-10-14 2012-04-26 Toshiba Corp デジタルコンテンツの保護方法、復号方法、再生装置、記憶媒体、暗号装置
US8875276B2 (en) * 2011-09-02 2014-10-28 Iota Computing, Inc. Ultra-low power single-chip firewall security device, system and method
JP5214782B2 (ja) * 2011-08-31 2013-06-19 株式会社東芝 メモリ装置、ストレージメディア、ホスト装置、及びシステム
US8661527B2 (en) 2011-08-31 2014-02-25 Kabushiki Kaisha Toshiba Authenticator, authenticatee and authentication method
US8904216B2 (en) 2011-09-02 2014-12-02 Iota Computing, Inc. Massively multicore processor and operating system to manage strands in hardware
JP5275482B2 (ja) 2012-01-16 2013-08-28 株式会社東芝 ストレージメディア、ホスト装置、メモリ装置、及びシステム
US9836318B2 (en) * 2014-02-21 2017-12-05 Infineon Technologies Ag Safety hypervisor function
US10417458B2 (en) * 2017-02-24 2019-09-17 Microsoft Technology Licensing, Llc Securing an unprotected hardware bus
TWI698769B (zh) * 2018-04-18 2020-07-11 新唐科技股份有限公司 透過匯流排安全存取周邊裝置之裝置及方法
JP6963534B2 (ja) * 2018-05-25 2021-11-10 ルネサスエレクトロニクス株式会社 メモリ保護回路及びメモリ保護方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1150300A2 (en) * 2000-04-21 2001-10-31 Sharp Kabushiki Kaisha Semiconductor storage device, control device, and electronic apparatus
US20030212871A1 (en) * 2002-05-09 2003-11-13 Fujitsu Limited Memory device and method of controlling the same
US20030229798A1 (en) * 2002-06-10 2003-12-11 Jaideep Dastidar Secure read and write access to configuration registers in computer devices
US20040117575A1 (en) * 2001-04-03 2004-06-17 Jean-Francios Link System and method for controlling access to protected data stored in a storage unit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209733B2 (ja) 1999-09-17 2001-09-17 富士通株式会社 不揮発性半導体記憶装置
JP3734408B2 (ja) * 2000-07-03 2006-01-11 シャープ株式会社 半導体記憶装置
US7058806B2 (en) * 2000-10-17 2006-06-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure leveled access control
US20030005335A1 (en) * 2001-06-28 2003-01-02 Hidekazu Watanabe Protecting secured codes and circuits in an integrated circuit
US20030212897A1 (en) * 2001-08-18 2003-11-13 Russell Dickerson Method and system for maintaining secure semiconductor device areas
US7266848B2 (en) * 2002-03-18 2007-09-04 Freescale Semiconductor, Inc. Integrated circuit security and method therefor
US6715085B2 (en) * 2002-04-18 2004-03-30 International Business Machines Corporation Initializing, maintaining, updating and recovering secure operation within an integrated system employing a data access control function
US20040243783A1 (en) * 2003-05-30 2004-12-02 Zhimin Ding Method and apparatus for multi-mode operation in a semiconductor circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1150300A2 (en) * 2000-04-21 2001-10-31 Sharp Kabushiki Kaisha Semiconductor storage device, control device, and electronic apparatus
US20040117575A1 (en) * 2001-04-03 2004-06-17 Jean-Francios Link System and method for controlling access to protected data stored in a storage unit
US20030212871A1 (en) * 2002-05-09 2003-11-13 Fujitsu Limited Memory device and method of controlling the same
US20030229798A1 (en) * 2002-06-10 2003-12-11 Jaideep Dastidar Secure read and write access to configuration registers in computer devices

Also Published As

Publication number Publication date
WO2006067729A1 (en) 2006-06-29
CN101084504A (zh) 2007-12-05
JP2008524740A (ja) 2008-07-10
US20100131729A1 (en) 2010-05-27
EP1854038A1 (en) 2007-11-14

Similar Documents

Publication Publication Date Title
CN101084504B (zh) 具有改进的器件安全性的集成电路
JP5054768B2 (ja) 侵入検出のための方法と装置
JP5114617B2 (ja) 秘密鍵を保護する、セキュア端末、プログラム、および方法
CN104520867B (zh) 用于目标装置的主动监测、存储器保护和完整性验证的方法、系统和计算机可读介质
CN101162492B (zh) 保护数据处理设备中的系统控制寄存器
EP1672554B1 (en) A method for blocking unauthorized use of a software application
US8239963B2 (en) Method of protecting a password from unauthorized access and data processing unit
CN101874245B (zh) 用于从处理器向外围设备授予安全工作模式访问特权的方法和设备
US20030041255A1 (en) Method and apparatus for locking an application within a trusted environment
US20070276969A1 (en) Method and device for controlling an access to peripherals
KR101567620B1 (ko) 데이터 처리 시스템 및 방법
CN110659458A (zh) 支持软件代码数据保密可信执行的中央处理器设计方法
US20080263256A1 (en) Logic Device with Write Protected Memory Management Unit Registers
CN107066887A (zh) 具有敏感数据访问模式的处理装置
GB2552966A (en) Methods and apparatus for protecting domains of a device from unauthorised accesses
CN109446799A (zh) 内存数据保护方法、安全组件和计算机设备及存储介质
CN101458748B (zh) 载入内核组件以创建安全计算环境的方法
WO2001097010A2 (en) Data processing method and device for protected execution of instructions
GB2539199A (en) Apparatus and methods for transitioning between a secure area and a less-secure area
JP4104990B2 (ja) メモリカード
US20030028780A1 (en) Software controlled device
CN116910768B (zh) 一种防御攻击方法、系统、装置及介质
KR102623168B1 (ko) 데이터 보호 시스템
KR102403127B1 (ko) 스토리지 운영체제의 커널 수준에서 파일에 지정된 열람제한시간 동안 파일 내용 읽기 및 쓰기를 원천적으로 방지하는 데이터 보호 방법
CN103886251B (zh) 系统加固的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080411

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080411

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20131219