CN101075219A - 一种中断处理方法及系统 - Google Patents

Abstract

本发明公开了一种中断处理方法，用于节约引脚资源，提高中断处理速度，减轻系统的软件负载。所述方法为：基带芯片产生中断，并且通过复用总线向协处理芯片发送中断开始标志；所述基带芯片在中断处理结束时通过所述复用总线向所述协处理芯片发送中断结束标志。本发明还公开了一种基带芯片、协处理芯片和嵌入式系统。

Description

一种中断处理方法及系统

技术领域

本发明涉及计算机领域及电子技术领域，特别是一种中断处理方法及系统。

背景技术

目前的嵌入式系统包括基带芯片和协处理芯片，基带芯片具有通用的处理功能，协处理芯片具有特定的处理功能。嵌入式系统的主要发展方向之一是实现对更多的多媒体业务的支持，如和弦、彩铃、视频和音频压缩格式(MP3)业务等。现有技术中基带芯片经常使用专用的引脚(pin)向协处理芯片发送各种信息，应用之一就是，基带芯片产生中断时，通过引脚向协处理芯片发送中断信号。而嵌入式系统通常对芯片的体积和功耗的要求较高，所以引脚成为一种有限且宝贵的资源。为了支持多媒体业务的发展，将有大量的引脚需要使用，所以尽量减少对引脚的使用是业界渴望解决的一个问题。

目前现有技术中，协处理芯片只包括一个硬件堆栈，当基带芯片产生中断时，该硬件堆栈需要暂停当前操作，并以软件堆栈形式进行保护现场的操作，将需要保存的数据和地址写入软件堆栈。当基带芯片完成中断处理时，该硬件堆栈需要继续之前的操作，即需要恢复现场，则从软件堆栈中读取数据和地址。由于协处理芯片只包括一个硬件堆栈，基带芯片在处理中断过程中可能也需要访问该协处理芯片，即需要由该协处理芯片中的硬件堆栈处理数据和地址。可见，该硬件堆栈在正常模式和中断模式下都需要进行操作，这就要求该硬件堆栈在保护现场时需要将缓存中和已处理的数据和地址写入软件堆栈中。当数据量非常大时，该保护现场和将来的恢复现场的工作量将变得巨大，影响嵌入式系统的处理速度，并且由于软件堆栈中存储着大量的数据，增加软件负载。

发明内容

本发明实施例提供一种中断处理方法及系统，用于节约引脚资源，提高中断处理速度，减轻系统的软件负载。

一种中断处理方法，包括以下步骤：

基带芯片产生中断，并且通过复用总线向协处理芯片发送中断开始标志；

所述基带芯片在中断处理结束时通过所述复用总线向所述协处理芯片发送中断结束标志。

一种基带芯片，包括：

处理模块，用于运行通用的程序，在产生中断时生成中断开始标志，以及在中断结束时生成中断结束标志；

发送模块，用于通过复用总线向协处理芯片发送所述中断开始标志和所述中断结束标志。

一种协处理芯片，包括：

第一硬件堆栈，用于在正常模式下处理基带芯片发送的数据和地址；

第二硬件堆栈，用于在中断模式下处理所述基带芯片发送的数据和地址；

第一多路器，用于在正常模式下发送所述第一硬件堆栈输出的数据和在中断模式下发送所述第二硬件堆栈输出的数据；

第二多路器，用于在正常模式下发送所述第一硬件堆栈输出的数据和在中断模式下发送所述第二硬件堆栈输出的地址；

标志器，用于根据所述基带芯片发送的中断标志控制所述第一硬件堆栈和所述第二硬件堆栈及所述第一多路器和所述第二多路器。

一种嵌入式系统，包括：

复用总线，用于连接基带芯片和协处理芯片，并向所述基带芯片或所述协处理芯片发送数据或地址；

所述基带芯片，用于运行通用的程序，并在产生中断和结束中断时通过所述复用总线向所述协处理芯片发送相应的中断标志；

所述协处理芯片，用于运行特定的程序，并在收到所述中断标志时进行相应的处理。

在本发明实施例中，基带芯片通过复用总线向协处理芯片发送中断标志以通知产生中断，节省了引脚的使用，可进一步缩小基带芯片和协处理芯片的体积，节省系统功耗。本实施例还提供了包括多个硬件堆栈的协处理芯片，减少保护现场及恢复现场时的操作，提高了处理速度和减轻了软件负载。

附图说明

图1为本发明实施例中系统的结构图；

图2为本发明实施例中协处理芯片包含一个堆栈的结构图；

图3为本发明实施例中协处理芯片包含多个堆栈的结构图；

图4为本发明实施例中基带芯片的结构图；

图5为本发明实施例中中断处理的主要方法流程图；

图6为本发明实施例中一种中断处理的具体方法流程图；

图7为本发明实施例中信号和数据的示意图；

图8为本发明实施例中另一种中断处理的具体方法流程图。

具体实施方式

在本实施例中，基带芯片在产生中断时，通过数据/地址复用总线(以下简称复用总线)向协处理芯片发送中断标志，通知协处理芯片进行有关中断的操作。本实施例提供一种包含至少两个硬件堆栈(以下简称堆栈)的协处理芯片，其中一个堆栈用于在正常模式下处理数据和地址，另一个堆栈用于在中断模式下处理数据和地址。本实施例中的正常模式是相对于中断模式而言，即在未产生中断或中断结束后的工作模式。

基带芯片可以以数据形式通过数据复用总线向协处理芯片发送中断标志，也可以以地址形式通过数据复用总线向协处理芯片发送中断标志，根据中断位置而定。本实施例以地址形式的中断标志为例进行说明。

参见图1，本实施例中系统包括基带芯片101、协处理芯片102和复用总线A/D[7:0]。

复用总线A/D[7:0]连接基带芯片101和协处理芯片102，并提供数据和地址的传输通道。

基带芯片101具有通用处理功能，执行通用的程序。在正常模式的处理过程中需要访问协处理芯片102，在中断模式的处理过程中可能需要访问同一个协处理芯片102。一个基带芯片101可以连接多个协处理芯片102。基带芯片101可以通过引脚以硬件形式通知协处理芯片102产生中断和中断结束，或者以软件形式通过复用总线A/D[7:0]向协处理芯片102发送中断标志，以通知中断的发生和结束。本实施例中基带芯片101为8位处理器。

协处理芯片102具有特定的处理功能，如音频数据处理或视频数据处理等，执行特定的程序。在正常模式下处理基带芯片101发送的数据和地址，在中断模式下可能也需要处理基带芯片101发送的数据和地址，协处理芯片102可以通过引脚或复用总线A/D[7:0]获知中断的发生和结束。在从正常模式进入中断模式过程中需要保护现场，以及从中断模式进入正常模式过程中需要恢复现场。该协处理芯片102包括一个或多个堆栈。本实施例中协处理芯片102为32位处理器。

一种协处理芯片102包括多个堆栈的实现方式，参见图2所示，本实施例中协处理芯片102包括标志器201、第一堆栈202、第二堆栈203、第一多路器204和第二多路器205。

标志器201控制第一堆栈202和第二堆栈203的工作状态，在通过复用总线A/D[7:0]收到基带芯片101发送的中断开始标志时，同时向第一堆栈202、第二堆栈203、第一多路器204和第二多路器205发送高电平的中断状态信号，在通过复用总线A/D[7:0]收到基带芯片101发送的中断结束标志时，同时向第一堆栈202、第二堆栈203、第一多路器204和第二多路器205发送低电平的中断状态信号。标志器201也可以通过引脚获知中断的发生和结束。

第一堆栈202在正常模式下接收并处理基带芯片101发送的数据和地址，在收到高电平的中断状态信号时进入中断模式，暂停当前的处理操作，并进行保护现场操作，仅将缓存中的数据和地址写入软件堆栈。在收到低电平的中断状态信号时进入正常模式，根据软件堆栈中的记录恢复现场，并继续之前的处理操作。在处理数据和地址过程中，将需要的数据和地址分别发送给第一多路器204和第二多路器205。

第二堆栈203在正常模式下处于待命状态，在收到高电平的中断状态信号时进入中断模式，接收并处理基带芯片101发送的数据和地址。在收到低电平的中断状态信号时进入正常模式，恢复为待命状态。在处理数据和地址过程中，将需要的数据和地址分别发送给第一多路器204和第二多路器205。

第一多路器204向其它设备发送第一堆栈202和第二堆栈203发送的数据，其它设备包括基带芯片101。在收到高电平的中断状态信号时进入中断模式，关闭与第一堆栈202的接口，并打开与第二堆栈203的接口。在收到低电平的中断状态信号时进入正常模式，关闭与与第二堆栈203的接口，并打开与第一堆栈202的接口。

第二多路器205向其它设备发送第一堆栈202和第二堆栈203发送的地址，其它设备包括基带芯片101。在收到高电平的中断状态信号时进入中断模式，关闭与第一堆栈202的接口，并打开与第二堆栈203的接口。在收到低电平的中断状态信号时进入正常模式，关闭与与第二堆栈203的接口，并打开与第一堆栈202的接口。

第一多路器204与第二多路器205既可以是串联关系，也可以是并联关系。

本实施例中，在写信号Wen的上升沿，第一堆栈202或第二堆栈203捕获复用总线A/D[7:0]上的地址或者数据，标志器201捕获复用总线A/D[7:0]上的中断标志。

协处理芯片102还可以包括第三堆栈(本图未示出)，当第二堆栈203在中断模式下接收并处理基带芯片101发送的数据和地址，并且基带芯片101再次产生中断时，接收并处理基带芯片101发送的数据和地址。协处理芯片102中的标志器201连续收到第二个中断开始标志时，向第二堆栈203和第三堆栈发送信号，使第二堆栈203暂停当前的操作，并使第三堆栈启动。可以根据中断嵌套的层数在协处理芯片102中增加相应数量的堆栈。

一种协处理芯片102包括一个堆栈的实现方式，参见图3所示，本实施例中协处理芯片102包括接收模块301、堆栈302和发送模块303。

接收模块301接收基带芯片101发送的数据、地址、各种信号和中断标志等。还可以包括引脚，通过引脚接收基带芯片101发送的信号。

堆栈302在正常模式和中断模式下接收并处理基带芯片101发送的数据和地址。在收到高电平的中断状态信号时进入中断模式，暂停当前的处理操作，并进行保护现场操作，将缓存中、部分或全部已处理的数据和地址写入软件堆栈。在收到低电平的中断状态信号时进入正常模式，根据软件堆栈中的记录恢复现场，并继续之前的处理操作。

发送模块303向其它设备发送堆栈302处理后的数据和地址。该发送模块303包括用于发送数据的单元和用于发送地址的单元。所述其它设备包括基带芯片101。

参见图4，本实施例中基带芯片101包括处理模块401、发送模块402和接收模块403。

处理模块401运行通用的程序，具体通用的处理功能。在正常模式和中断模式下生成数据和地址。当产生中断时生成中断开始标志，当中断结束时生成中断结束标志。

发送模块402在正常模式和中断模式下通过复用总线向协处理芯片102发送数据和地址，并在产生中断和中断结束时通过复用总线向协处理芯片102发送中断标志。

接收模块403接收协处理芯片102返回的数据和地址，和/或接收其它设备发送的数据和地址等。

参见图5，本实施例中中断处理方法的主要方法流程如下：

步骤501：基带芯片101在正常模式下进行操作，访问协处理芯片102，并在这过程中产生中断。

步骤502：基带芯片101生成中断开始标志，并通过复用总线向协处理芯片102发送该中断开始标志。

步骤503：协处理芯片102收到该中断开始标志后进入中断模式，并进行相关操作。

步骤504：基带芯片101进行中断处理，并在中断处理结束时生成中断结束标志，以及通过复用总线向协处理芯片102发送该中断结束标志。

步骤505：协处理芯片102收到该中断结束标志后进入正常模式，并进行相关操作。

一种在协处理芯片102为图3所示的只包括一个堆栈的情况下中断处理的具体实现方式，方法流程参见图6所示：

步骤601：基带芯片101在正常模式下进行操作，访问协处理芯片102。例如，一种基带芯片101为8位处理器，一种协处理芯片102为32位处理器，所以基带芯片101向协处理芯片102发送一个完整的数据需要4个时钟周期，发送一个完整的地址也需要4个时钟周期，即一个随机写操作需要8个时钟周期。一个写操作的实例参见图7所示，nWR是基带的写控制信号，低电平有效。Data是八位的地址/数据复用总线。该总线上传输的数据类型由RS信号确定，低电平表示复用总线上传输地址，高电平则表示传输数据。在随机写中，基带芯片先发送写地址，后发送写数据。在起始的四个时钟周期中，RS为低电平，表示该四个时钟周期内发送的是地址，则按照地址的由高到低顺序依次发送部分地址，即A3、A2、A1和A0。在接续的四个时钟周期中，RS为高电平，表示该四个时钟周期内发送的是数据，则按照数据的由高到低的顺序依次发送部分数据，即D3、D2、D1、D0。一个中断标志用4个时钟周期的IF表示，中断标志可以有多种，如定义的一种特定标识、中断的名称、中断的地址和协处理芯片102的地址等。本实施例中基带芯片101正在向协处理芯片102写入第一个时钟周期的地址A3。

步骤602：基带芯片101产生中断，生成中断标志，并向协处理芯片102写入4个时钟周期的中断标志IF(即中断开始标志)。

步骤603：协处理芯片102收到中断开始标志后，将缓存中的数据和地址、部分或全部已处理的数据和地址写入软件堆栈，以保护现场。例如保存缓存的A3，该A3对应的数据可能与前一次的处理结果有关，则需要保存前一次的数据和地址。

步骤604：基带芯片101在处理中断过程中根据中断的需要，再次访问该协处理芯片102。

步骤605：协处理芯片102从复用总线A/D[7:0]上捕获数据和地址并进行处理，以及在需要时向外输出数据和地址。

步骤606：基带芯片101在处理中断完成时生成中断标志，并向协处理芯片102写入4个时钟周期的中断标志IF(即中断结束标志)。

步骤607：协处理芯片102收到中断结束标志后，读出软件堆栈中的数据和地址，以恢复现场。

步骤608：基带芯片101继续向协处理芯片102写入地址A2、A1、A0和数据D3、D2、D1、D0。协处理芯片102从复用总线A/D[7:0]上捕获地址A2、A1、A0和数据D3、D2、D1、D0，并进行相应的处理。

一种在协处理芯片102为图2所示的包括多个堆栈的情况下中断处理的具体实现方式，方法流程参见图8所示：

步骤801：基带芯片101在正常模式下进行操作，访问协处理芯片102。本实施例中基带芯片101正在向协处理芯片102写入第一个时钟周期的地址A3。参见图7所示。

步骤802：基带芯片101产生中断，生成中断标志，并向协处理芯片102写入4个时钟周期的中断标志IF(即中断开始标志)。

步骤803：协处理芯片102中的标志器201收到中断开始标志后，生成并向第一堆栈202、第二堆栈203、第一多路器204和第二多路器205发送高电平的中断状态信号。

步骤804：第一堆栈202暂停当前的操作，将缓存中的数据和地址写入软件堆栈，以保护现场。第二堆栈203启动。第一多路器204和第二多路器205关闭与第一堆栈202之间的接口，并打开与第二堆栈203之间的接口。例如，只需保存缓存的A3，不需要保存前一次处理的数据及地址。

步骤805：基带芯片101在处理中断过程中根据中断的需要，再次访问该协处理芯片102。

协处理芯片102中的第二堆栈203从复用总线A/D[7:0]上捕获数据和地址并进行处理，以及在需要时向外输出数据和地址。

步骤806：基带芯片101在处理中断完成时生成中断标志，并向协处理芯片102写入4个时钟周期的中断标志IF(即中断结束标志)。

步骤807：协处理芯片102中的标志器201收到中断结束标志后，向第一堆栈202、第二堆栈203、第一多路器204和第二多路器205发送低电平的中断状态信号。

步骤808：第一堆栈202读出软件堆栈中的数据和地址，以恢复现场。第二堆栈203进入待命状态。第一多路器204和第二多路器205关闭与第二堆栈203之间的接口，并打开与第一堆栈202之间的接口。

步骤809：基带芯片101继续向协处理芯片102写入地址A2、A1、A0和数据D3、D2、D1、D0。

在本发明实施例中，基带芯片通过复用总线向协处理芯片发送中断标志以通知产生中断，节省了引脚的使用，可进一步缩小基带芯片和协处理芯片的体积，节省系统功耗。本实施例还提供了包括多个硬件堆栈的协处理芯片，减少保护现场及恢复现场时的操作，提高了处理速度和减轻了软件负载。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1、一种中断处理方法，其特征在于，包括以下步骤：

基带芯片产生中断，并且通过复用总线向协处理芯片发送中断开始标志；

所述基带芯片在中断处理结束时通过所述复用总线向所述协处理芯片发送中断结束标志。

2、如权利要求1所述的中断处理方法，其特征在于，所述协处理芯片在收到所述中断开始标志时保护现场。

3、如权利要求2所述的中断处理方法，其特征在于，所述协处理芯片保护现场的步骤包括记录缓存中的数据和地址，以及记录部分或全部已处理的数据和地址，并将记录的内容保存在其内部的硬件堆栈。

4、如权利要求2所述的中断处理方法，其特征在于，所述协处理芯片保护现场的步骤为记录缓存中的数据和地址，并将记录的内容保存在其内部的用于在正常模式下工作的第一硬件堆栈；以及所述协处理芯片在中断处理过程中将接收到的数据存储在其内部的用于在中断模式下工作的第二硬件堆栈。

5、如权利要求4所述的中断处理方法，其特征在于，所述第一硬件堆栈和所述第二硬件堆栈将从所述基带芯片接收的数据和地址进行处理后分别发送给用于发送数据的多路器和用于发送地址的多路器。

6、如权利要求4所述的中断处理方法，其特征在于，所述协处理芯片中的标志器通过所述复用总线接收所述中断开始标志，并同时向协处理芯片中所述第一硬件堆栈和所述第二硬件堆栈发送第一中断状态信号，使所述第一硬件堆栈暂停当前的处理并进行保护现场的操作，以及使所述第二硬件堆栈启动。

7、如权利要求6所述的中断处理方法，其特征在于，所述标志器通过所述复用总线接收所述中断结束标志，并同时向所述第一硬件堆栈和所述第二硬件堆栈发送第二中断状态信号，使所述第一硬件堆栈继续所述当前的处理，并使所述第二硬件堆栈进入待命状态。

8、如权利要求6所述的中断处理方法，其特征在于，所述第二硬件堆栈启动后，在接收到所述基带芯片发送的数据和地址时进行处理操作。

9、一种基带芯片，其特征在于，包括：

处理模块，用于运行通用的程序，在产生中断时生成中断开始标志，以及在中断结束时生成中断结束标志；

发送模块，用于通过复用总线向协处理芯片发送所述中断开始标志和所述中断结束标志。

10、一种协处理芯片，其特征在于，包括：

第一硬件堆栈，用于在正常模式下处理基带芯片发送的数据和地址；

第二硬件堆栈，用于在中断模式下处理所述基带芯片发送的数据和地址；

第一多路器，用于在正常模式下发送所述第一硬件堆栈输出的数据和在中断模式下发送所述第二硬件堆栈输出的数据；

第二多路器，用于在正常模式下发送所述第一硬件堆栈输出的数据和在中断模式下发送所述第二硬件堆栈输出的地址；

标志器，用于根据所述基带芯片发送的中断标志控制所述第一硬件堆栈和所述第二硬件堆栈及所述第一多路器和所述第二多路器。

11、如权利要求10所述的协处理芯片，其特征在于，至少一个第三硬件堆栈，用于在所述第二硬件堆栈处理数据和地址并且所述基带芯片再次产生中断时处理所述基带芯片发送的数据和地址。

12、如权利要求10所述的协处理芯片，其特征在于，所述标志器在收到所述基带芯片发送的中断开始标志时同时向所述第一硬件堆栈和所述第二硬件堆栈发送第一中断状态信号，使所述第一硬件堆栈暂停当前处理，并使所述第二硬件堆栈启动。

13、如权利要求12所述的协处理芯片，其特征在于，所述标志器在收到所述基带芯片发送的中断结束标志时同时向所述第一硬件堆栈和所述第二硬件堆栈发送第二中断状态信号，使所述第一硬件堆栈继续所述当前处理，并使所述第二硬件堆栈进入待命状态。

14、如权利要求10至13中任一项所述的协处理芯片，其特征在于，所述标志器在收到所述基带芯片发送的中断开始标志时同时向所述第一多路器和所述第二多路器发送第一中断状态信号，使所述第一多路器和所述第二多路器关闭与所述第一堆栈的接口，并打开与所述第二堆栈的接口。

15、如权利要求14所述的协处理芯片，其特征在于，所述标志器在收到所述基带芯片发送的中断结束标志时向所述第一多路器和所述第二多路器发送第二中断状态信号，使所述第一多路器和所述第二多路器打开与所述第一堆栈的接口，并关闭与所述第二堆栈的接口。

16、一种嵌入式系统，其特征在于，包括：

复用总线，用于连接基带芯片和协处理芯片，并向所述基带芯片或所述协处理芯片发送数据或地址；

所述基带芯片，用于运行通用的程序，并在产生中断和结束中断时通过所述复用总线向所述协处理芯片发送相应的中断标志；

所述协处理芯片，用于运行特定的程序，并在收到所述中断标志时进行相应的处理。

Images