CN101051062A - 过压指示电路及系统电路与方法 - Google Patents

Abstract

本发明提供一种过压指示电路及系统电路与方法。此过压指示电路可设置于芯片的信号输入/输出接口电路中，以侦测输入/输出的接口端口上是否发生过压事件，并根据侦测结果提供一对应的指示信号。当接口端口信号电平未过大时，过压指示电路会持续侦测接口端口信号电平，并使指示信号维持低电平；一旦过压发生，则过压指示电路会暂停侦测，使指示信号变为高电平，并周期性地重新侦测接口端口信号电平，直到过压指示电路侦测到过压事件结束，才使指示信号恢复低电平。利用此指示信号，就可通知芯片中的核心电路采取适当的操作来降低过压事件的伤害。因此，能够避免栅极跟踪电路中的栅极可靠性疑虑，避免持续的过压伤害过压指示电路本身，并易于整合。

Description

过压指示电路及系统电路与方法

技术领域

本发明涉及过压指示电路及系统电路与方法，尤其涉及能在过压事件期间周期性重复侦测/暂停侦测过压情形并能提供对应的逻辑过压指示信号以在过压事件期间激活适当防护过程的过压指示电路及系统电路与方法。

背景技术

在现代社会中，芯片、集成电路、系统单芯片等系统电路已经成为最重要的信息建设硬件基础之一。一般来说，芯片中会有一主控芯片运行的核心电路以及用来作为信号进出口的接口电路。核心电路可实现芯片的主要功能，比如进行逻辑运算、信号处理/转换、编/解码与储存等等。接口电路则可经由芯片的引脚、输入/输出垫而与外界其它电路进行电子信号的交换；核心电路运行时的输入、输出信号就通过接口电路来传输。由于接口电路直接与芯片对外的输入/输出垫/引脚连接，所以对外界电气环境的改变也要有一定的承受能力。

请参考图1。图1为一公知接口电路10配置于一系统电路S0中的情形。系统电路S0可为一芯片，内部电路12则可以是此芯片的核心电路或是信号输出的前置驱动器(pre-driver)。接口电路10中则可设有信号驱动的缓冲电路18。此缓冲电路18设置于内部电路12与一接口端口I/O之间，而此接口端口I/O就是芯片的输入/输出垫(引脚)。内部电路12要输出至芯片外的信号可通过输入信号IP、IN(两信号通常为差动对)传入至接口电路10。而接口电路10中的缓冲电路18就可根据输入信号IP、IN而在接口端口I/O上驱动对应的输出信号DP，这样就能将内部电路12的信号输出至芯片外了。

不过，由于接口端口I/O直接连接至芯片外部(比如印刷电路板或/及其它芯片等等)，所以接口端口I/O上的信号电平容易受到外界电气环境的影响。比如说，接口端口I/O上可能会发生过压事件，也就是说，接口端口I/O上的电压因外界短路等因素而不正常地升高，甚至高于接口电路12本身的直流偏压电压。为了应对过压情形的发生，减轻过压事件的影响，缓冲电路18中另外设置了一个堆栈晶体管Mc，接口电路10中也另外设有一n阱拉升电路16及一栅极跟踪电路14，作为过压防护装置。其中，n阱拉升电路16电连接于接口端口I/O，其可根据接口端口I/O上的电压而提供对应的信号VNW与栅极信号GT来应对过压事件。栅极跟踪电路14连接于内部电路12与缓冲电路18之间，其可根据信号VNW/GT来控制内部电路12与缓冲电路18间的导通。

如图1所示，接口电路10中的缓冲电路18、栅极跟踪电路14与n阱拉升电路16均偏压于偏压电压VCCA(其可为一正电压)与GNDA(地端电压)之间。缓冲电路18中设有两晶体管Md1、Md2及堆栈(stacked)晶体管Mc；晶体管Md1、Md2可根据输入信号IP、IN来驱动接口端口I/O上的输出信号DP，堆栈晶体管Mc则设于晶体管Md1、Md2间。请注意晶体管Md1的基极(body或bulk)由信号VNW来偏压。n阱拉升电路16中设有晶体管Ma1-Ma3；栅极跟踪电路14中则由晶体管Mb1、Mb2形成一传输闸(transmission gate)，并另设有晶体管Mb3。请注意晶体管Mb2的基极与晶体管Mb3的源极亦由信号VNW来偏压。由于晶体管Md1、Mb2与Mb3均为p型金氧半晶体管，所以其基极是由n型阱来形成，也同样均以信号VNW来偏压。

当内部电路12、接口电路10在正常运行时(也就是过压事件未发生时)的动作可描述如下。在正常运行时，接口端口I/O上的信号电平应该在偏压电压VCCA与GNDA之间变化，所以在n阱拉升电路16中，栅极偏压于VCCA的晶体管Ma2、Ma3都不导通，栅极信号GT维持于低电平(接近偏压电压GNDA的电平)，并使晶体管Ma1导通，让信号VNW维持于高电平(接近偏压电压VCCA的电平)。在栅极跟踪电路14中，节点Np1的电压应该也在偏压电压VCCA与GNDA之间变化，所以栅极偏压于偏压电压VCCA的晶体管Mb3不会导通，晶体管Mb1导通，晶体管Mb2也因低电平的栅极信号GT导通，因此节点Np2至Np1之间是导通的，让内部电路12的信号IP可直接经由栅极跟踪电路14而传输至缓冲电路18，正常地进行信号输出。

另一方面，当接口端口I/O上发生过压情形时，接口电路10的运行情形则可描述如下。发生过压事件时，接口端口I/O上的电平会升高超过偏压电压VCCA；比如说，偏压电压VCCA为3.3V，而接口端口I/O上的电压却因外界电气环境的改变(比如短路)等种种因素而升高到5V，这样就会造成过压的发生。在过压发生时，由于接口端口I/O上的电平(也就是信号DP的电平)会上升超过偏压电压VCCA，所以n阱拉升电路16中的晶体管Ma2、Ma3会开始导通。导通的晶体管Ma3会将信号GT的电平拉高至接近信号DP，并使晶体管Ma1不导通。同样地，导通的晶体管Ma2会将信号VNW的电平拉高至接近信号DP。

在缓冲电路18中，晶体管Md1的基极与节点Np3的电平都接近信号DP的过压电平，所以晶体管Md1关闭不导通。晶体管Mc导通，而使节点Np4的电平约为VCCA-Vth_Mc(其中Vth_Mc为晶体管Mc的阈值电压)，因此堆栈晶体管Mc可在过压发生时将节点Np3的过压降低，使过压不会直接由节点Np4损害晶体管Md2。

在栅极跟踪电路14中，晶体管Mb3内由信号VNW偏压的源极电平会随过压而超过偏压电压VCCA，所以晶体管Mb3导通，将节点Np1的电平提高，使其接近信号DP的过压电平。节点Np1上超过偏压电压VCCA的过压也会使晶体管Mb1关闭而不导通。在晶体管Mb2上，也因为节点Np1、栅极(由信号GT偏压)与基极(由信号VNW偏压)的电平皆过压而使晶体管Mb2关闭。如此一来，就能阻止过压传输经由节点Np2而伤害内部电路12。

不过，图1中公知接口电路10在进行过压防护时也有缺点。举例来说，当过压事件发生时，晶体管Mb2会有可靠性(reliability)受损的疑虑。就如上述讨论，当过压事件发生时，晶体管Mb2在节点Np1、栅极与基极的电平皆将过压以使晶体管Mb2关闭。然而，若此时内部电路12往节点Np2送出的信号IP正好是低电平的信号，晶体管Mb2的栅氧化层就要承受低电平节点Np2与过压栅极信号GT间的巨大压差。此过压压差通常已十分接近晶体管Mb2的栅氧化层崩溃电压，极易伤害晶体管Mb2并破坏其可靠性。而此种可靠性疑虑也突显了公知技术的另一项缺点：公知过压防护技术无法向内部电路12通告过压事件的发生，使内部电路12无法应对过压事件。

发明内容

本发明的目的，就是针对上述公知技术中仅在接口电路中进行过压防护的缺陷，提供一种过压指示电路、相关电路/系统电路与方法；通过在芯片/系统电路的接口电路中设置一过压指示电路，以根据过压事件的发生提供一指示信号(比如说是一逻辑指示信号)。此指示信号可回馈至芯片/系统电路的核心电路，使核心电路可在过压发生时进行相关的过压防护过程，比如说是将其输出至接口电路的信号维持于一安全电平，以免破坏接口电路中栅极跟踪电路的传输闸栅极。

为了实现上述目的，本发明提供了一种过压指示电路，其提供一指示信号以反映接口端口上的信号电平大小；该过压指示电路包含有：一比较器，连接于该接口端口与一取样端之间，该比较器比较该接口端口上的信号电平是否大于一预设的导通电平；若是，则该比较器将该接口端口导通至该取样端；若否，该比较器停止该接口端口与该取样端间的导通；一开关，连接于一侦测端与该取样端之间；当该开关激活时，该开关将该取样端导通至该侦测端；当该开关关闭时，该开关停止该取样端与该侦测端间的导通；一计时器，其提供一计时信号；当该计时器被触发时，该计时器开始进行计时，并在计时一预设时段后利用该计时信号的信号电平反映计时结束；一侦测器，连接至该侦测端，其侦测该侦测端上的信号电平是否超越一预设标准；若是，则该侦测器触发该计时器开始计时；若否，则该侦测器不触发该计时器计时；一控管电路，连接于该计时器、该侦测器与该开关之间；当该侦测器侦测到该侦测端上的信号电平未超越该预设标准或该计时信号的信号电平反映计时结束时，该控管电路使该开关激活；否则该控管电路使该开关关闭；一触发电路，其依据侦测器的侦测结果与取样端上的信号电平而提供一触发信号；以及一拴锁电路，连接于该取样端；该拴锁电路根据该触发信号的触发而产生该指示信号。还可包含有：一负载电路，连接于该侦测端；当该开关激活而该比较器停止导通时，该负载电路使该侦测端上的信号电平不会超越该预设标准。也就是说，本发明提供了一种过压指示电路，其包含有：一比较器、一开关、一计时器、一侦测器、一控管电路、一拴锁电路、一触发电路及一负载电路，以提供一指示信号来反映一接口端口上是否发生过压。其中，比较器连接于接口端口与一取样端之间，比较器可比较接口端口上的信号电平是否大于一预设的导通电平；若是，则比较器可将接口端口导通至取样端；若否，比较器就不会在接口端口与取样端间导通。开关则连接于一侦测端与取样端之间；当开关激活时，可将取样端导通至侦测端；当开关关闭时，则可停止该取样端与该侦测端间的导通。计时器则可提供一计时信号；当计时器被触发时，计时器可开始进行计时，并在计时一预设时段后利用计时信号的信号电平反映计时结束。侦测器连接至侦测端，其可侦测侦测端上的信号电平是否超越一预设标准；若是，则侦测器会触发该计时器开始计时；若否，则侦测器不会触发该计时器计时。此外，负载电路亦连接于侦测端；当开关激活而比较器停止导通时，负载电路就可使侦测端上的信号电平不会超越该预设标准。而控管电路则连接于计时器、侦测器与开关之间；当侦测器侦测到侦测端上的信号电平未超越该预设标准或计时信号反映计时结束时，控管电路可使开关激活；否则控管电路会使开关关闭。触发电路则可依据侦测器的侦测结果与取样端上的信号电平转换而提供一触发信号。拴锁电路连接于取样端，其可根据触发信号的触发而对取样端上的信号取样，以产生指示信号；此拴锁电路可为一触发器，故指示信号可为一逻辑指示信号。

利用上述各电路，本发明还提供一种由一比较装置、一侦测控管装置与一拴锁电路形成的过压指示电路。比较装置可比较接口端口上的信号电平是否大于一预设电压(VCCA+Vtp)；若是，则比较装置可于取样端上提供一逻辑高(logic high)电平。侦测控管装置可运行于一侦测状态与一计时状态；当侦测控管装置运行于侦测状态时，若接口端口上的信号电平大于导通电平，则侦测控管装置可切换运行于计时状态；否则，侦测控管装置可持续运行于侦测状态并于取样端上提供一逻辑低(logic low)电平；而当侦测控管装置运行于计时状态时，侦测控管装置可在计时一预设时段后再切换运行于侦测状态。而拴锁电路则可在侦测控管装置切换模式时被触发对取样端上的信号电平取样并根据取样结果调整指示信号的电平；而当拴锁电路未被触发时则可维持指示信号的电平。此比较装置可由前述的比较器来实现，而侦测控管装置则可由开关、计时器、侦测器、控管电路及负载电路来实现。

当侦测控管装置运行于侦测状态时，开关导通，侦测器的侦测端会被导通至比较器的取样端。在此情形下，若接口端口未发生过压，比较器不会导通，而接地的负载电路(比如说是一电阻)就会使侦测端与取样端的信号电平为低(此即上述的logic low电平)；侦测器侦测到侦测端上的低电平，就不会触发计时器。反之，若过压发生，比较器会导通，连同导通的开关，接口端口-取样端-侦测端会互相导通，使取样端上的信号电平升高(此即logichigh电平)，而侦测器也会侦测到侦测端上的高信号电平。此时，侦测控管装置就运行至计时状态：侦测器一方面会经由控管电路将开关关闭，另一方面则会触发计时器开始计时。关闭的开关会中止接口端口-取样端-侦测端间的导通，让过压不至于因长时间的导通而损坏过压侦测电路中的各系统电路。计时器则会计时一段预设时段再经由控管电路导通开关。当开关导通时，侦测控管装置等效上又运行回侦测状态：导通的开关使取样端、侦测端导通。若此时过压事件还持续，比较器与开关的导通又使接口端口-取样端-侦测端间导通，侦测器再度侦测到高电平信号，又会再度关闭开关，再度重新计时。相反地，若过压事件已结束，比较电路不会导通，侦测器只会侦测到低电平信号，也就不会改变计时器、开关的状态。触发电路根据取样端上信号电平与侦测器侦测结果来触发拴锁电路对取样端上的信号取样，就可在指示信号中以信号逻辑电平的转变来指示过压事件的发生与结束。

本发明还提供了一种系统电路，其包含有：

一缓冲电路，其具有一接口端口；该缓冲电路根据一输入信号而在该接口端口上驱动一对应的输出信号；一过压指示电路，其根据该接口端口上的信号电平是否大于一预设导通电平而提供一对应的指示信号；以及一内部电路，用来提供该输入信号；而当该过压指示电路指示该接口端口上的信号电平大于该预设电平时，该内部电路使该输入信号维持于一安全电平。即是将上述的过压指示电路设置于系统电路(如芯片、集成电路)中，以配合芯片的内部电路、缓冲电路、n阱拉升电路与栅极跟踪电路来实现一更佳的过压指示/防护装置。举例来说，当过压指示电路指示接口端口上发生过压时，内部电路就可进行一过压防护过程，比如使输入至栅极跟踪电路的信号维持于一安全电平(如高电平)，以避免栅极跟踪电路中的栅极可靠性疑虑。

配合本发明上述的电路架构，本发明还提供一种以一过压指示电路进行过压指示的方法，该方法包含有：进行状态侦测，其包含有：比较该接口端口上的信号电平是否过压(over-voltage)；若是，则使该指示信号的电平为一逻辑高电平，并经由该第一回路结束该侦测状态而进行至一计时状态；若否，则使该指示信号的电平为一逻辑低电平，并维持于该侦测状态；而该计时状态包含有：计时一预设时段后结束该计时状态并经由该第二回路进行至该侦测状态。该方法是在两种状态间切换；在一侦测状态下，比较接口端口上的信号电平是否大于(VCCA+Vtp)；若是，则使指示信号的电平为一logic high电平，并结束侦测状态而进行至一计时状态；若否，则使指示信号的电平为一logic low电平，并持续侦测状态。而计时状态则为：计时一预设时段后结束计时状态并进行至侦测状态。此种运行状态切换不仅可适当地侦测出过压事件的发生与结束，也能通过切换来防止过压损毁过压指示电路本身。

本发明还提供一种在系统电路(芯片、集成电路)中进行过压事件处理的方法。此方法包含有：进行一过压指示过程，以提供一指示信号来指示过压事件是否发生；将该指示信号回馈至内部电路；当指示信号指示过压事件发生时，使内部电路进行一防护过程以应付过压事件。就如前述的例子，内部电路可在过压期间使输入至栅极跟踪电路的信号维持于一安全电平(如高电平)，以避免栅极跟踪电路中的栅极可靠性疑虑。

通过上述技术方案，本发明具有以下有益效果：

可向芯片/集成电路的内部电路(核心电路)提供过压指示信号，使内部电路进行更完善、更全面的过压防护，避免栅极跟踪电路中的栅极可靠性疑虑；

在过压期间间歇性、周期性侦测过压情形，避免持续的过压伤害过压指示电路本身；

易于整合于现有的接口电路。

附图说明

图1为公知技术中内部电路/接口电路与过压防护装置的配置；

图2为本发明过压指示电路与内部电路/接口电路/过压防护装置的配置；

图3为图2电路运行时相关信号的波形时序；

图4为图2中电路较详细的实施例；

图5为以上电复位电路实现图2中计时器时各相关信号的波形时序。

其中，附图标记说明如下：

10、20 接口电路         12、22  内部电路

14、24 栅极跟踪电路     16、26 n阱拉升电路

18、28 缓冲电路         30 控管电路

32 辅助电路             36 过压指示电路

38 触发电路             S0、S1 系统电路

I/O 接口端口            CLR 清零端

TMR 计时器              DFF 拴锁电路

DTR 侦测器              T 时段

R 电阻                  IP-IN 输入信号

DP 输出信号             L1、L3 或非门

L2、L4、L6 反相器       N5VDO 指示信号

N0-N2、Np1-Np4 节点     DEO 侦测信号

POR 上电复位信号        POR2 计时信号

t0-t15、ta-td 时刻      Vov、Vst 电平

GT 栅极信号             Tg 触发信号

L5 或门

POR3、N5V、SW、VNW、POR1 信号

Ma1-Ma3、Mb1-Mb3、Mc、Md1-Md2、Qa1-Qa3、Qb1-Qb3、Qc、Qd1-Qd2、Qe1-Qe3  晶体管

VCCA、GNDA  偏压电压

具体实施方式

请参考图2；图2为本发明过压指示电路36配置于一系统电路S1(比如说是一集成电路或是一芯片)的一种实施例。如图2所示，系统电路S1中可设有一内部电路22与一接口电路20。内部电路22可以是系统电路S1的核心电路或是信号输出的前置驱动器。接口电路20中则可设有一信号驱动的缓冲电路28。此缓冲电路28设置于内部电路22与一接口端口I/O之间，而此接口端口I/O则可以是芯片/集成电路的输入/输出垫(引脚)。内部电路22要输出至芯片外的信号可通过输入信号IP、IN(IP、IN两信号可为差动对)传入到接口电路20。而接口电路20中的缓冲电路28就可根据输入信号IP、IN而在接口端口I/O上驱动对应的输出信号DP，以将内部电路22的信号输出。接口电路20中的各电路可偏压于偏压电压VCCA(正偏压电压)与GNDA(地端电压)之间。

如前面讨论过的，当接口电路20在运行时，接口端口I/O可能会因为种种意外(如短路)而发生过压事件。而本发明过压指示电路36就可侦测接口端口I/O是否过压，并用一指示信号N5VDO来指示过压事件的发生与结束。在本发明的较佳实施例中，此指示信号N5VDO可以是一标准的逻辑信号(也就是说，其逻辑高电平趋近偏压电压VCCA、逻辑低电平趋近电压GNDA)。而此指示信号N5VDO可回馈到内部电路22中；根据指示信号N5VDO的指示，内部电路22就可在过压事件发生时采取适当的防护过程，应对过压事件。

在图2的实施例中，本发明过压指示电路36可包括有：作为一比较器的p型金氧半晶体管Qe1、作为一电平调整电路的n型金氧半晶体管Qe2、作为一开关的n型金氧半晶体管Qe3、作为负载电路的电阻R以及一计时器TMR、一控管电路30、一侦测器DTR、一触发电路38与一拴锁电路DFF。晶体管Qe1、Qe2、Qe3与电阻R串联于接口端口I/O与地端偏压电压GNDA之间。其中，晶体管Qe1连接于接口端口I/O与节点N0，其栅极偏压于偏压电压VCCA。当接口端口I/O上进行正常的信号输出时，接口端口I/O的信号电平应该在偏压电压VCCA与GNDA之间，所以晶体管Qe1不会导通。反之，当接口端口I/O上发生过压时，接口端口I/O上的信号电平会上升超过偏压电压VCCA，并使两者的压差大于晶体管Qe1的阈值电压Vtp，让晶体管Qe1导通。换句话说，晶体管Qe1可用来当作一比较器，其可比较接口端口I/O的信号电平是否大于预设的导通电平(此导通电平可以是VCCA+Vtp，其中Vtp＝|Vth_Qe1|，而Vth_Qe1即为晶体管Qe1的阈值电压)，并依据比较结果来导通或不导通。

当过压发生而晶体管Qe1导通时，晶体管Qe2也可将节点N0导通至节点N1。不过，过压不会直接由节点N0传输至节点N1，因为晶体管Qe2会使节点N1的信号电平大约为VCCA-Vth_Qe2(Vth_Qe2为晶体管Qe2的阈值电压)，使过压不至于直接传输到节点N1后的各个电路，避免过压对过压指示电路36的伤害。也就是说，此堆栈晶体管Qe2可实现一电平调整电路，可将接口端口I/O上的过压电平适当调整后才导通至节点N1。节点N1上的信号即为信号N5V。晶体管Qe3则可控制节点N1、N2间的导通，故可视为一开关。

在晶体管Qe1-Qe2-Qe3与电阻R的串联中，节点N1可视为一取样端，节点N2则可视为一侦测端。侦测器DTR就连接于作为侦测端的节点N2，以侦测节点N2上的信号电平(比如说是电压)是否超越预设标准，并将侦测结果反映于侦测信号DEO。计时器TMR可根据信号DEO的触发而开始计时，在计时预设时段后结束计时；而计时的开始与结束就会反映于各计时信号POR2与POR3(在本发明的一实施例中，信号POR2与POR3可以是相同的信号)。控管电路30可用一或非门L1与一反相器L2来实现，其可根据侦测信号DEO与计时信号POR2来提供一信号SW，而此信号SW就可控制晶体管Qe3的导通与关闭。触发电路38则可用一或门L5与反相器L6来实现；其可根据信号N5V与侦测信号DEO的逻辑运算结果来产生触发信号Tg。

另一方面，拴锁电路DFF连接于作为取样端的节点N1，以根据触发信号Tg来对信号N5V取样，并提供指示信号N5VDO。此拴锁电路DFF可为标准逻辑触发器(比如一D触发器)，而其产生的指示信号N5VDO也就是一标准的逻辑信号。当拴锁电路DFF被触发时，可取样节点N1上的信号电平并根据取样结果调整指示信号N5VDO的电平；而当拴锁电路DFF未被触发时，拴锁电路DFF可维持指示信号N5VDO的电平。

至于本发明过压指示电路36整合运行的情形与状态可用图3来说明。请参考图3(同时一并参考图2)；图3为本发明过压指示电路36在运行时各相关信号的波形时序，各波形的横轴为时间，纵轴代表波形幅度的大小。在时刻t0，当过压事件未发生而内部电路22与缓冲电路28均正常运行时，接口端口I/O上的信号DP会在偏压电压VCCA与GNDA间变化(图3中以电平VCCA的直线来代表信号DP在正常情况下的上限)。在此情形下，晶体管Qe1不会导通，串联到地端的电阻R会使节点N2的信号电平为低电平(趋近偏压电压GNDA的电平)。侦测器DTR侦测到节点N2的低电平，会使侦测信号DEO与信号Tg都维持为低电平。低电平的侦测信号DEO不会触发计时器TMR计时，计时信号POR2中的高电平就反映计时器TMR未开始计时的状态。计时信号POR2与侦测信号DEO经控管电路30的逻辑运算后，会使信号SW为高电平，维持晶体管Qe3的导通。导通的晶体管Qe3会将节点N1导通至节点N2，使节点N1的信号N5V维持在低电平。稳态低电平的信号N5V与信号Tg不会触发拴锁电路DFF取样，所以拴锁电路DFF将指示信号N5VDO维持于低电平。换句话说，当接口端口I/O未发生过压时，即使接口端口I/O上在传递交变数据而使输出信号DP在高低电平间切换，过压指示电路36中的侦测器DTR、拴锁电路DFF与计时器TMR都还易处于稳态状态，各相关信号N5V、SW、DEO、POR2也都维持在稳态电平。

假设，到了时刻t1，过压开始侵袭接口端口I/O，使信号DP的信号电平上升到电平Vov，超过正常的偏压电压VCCA；比如说，正常的偏压电压VCCA可为3.3V，而过压电平Vov则可高达5V。在此情形下，晶体管Qe1就会开始导通，连带使节点N1上的信号N5V也开始上升；同时，导通的晶体管Qe3会使节点N2上的信号电平随节点N1一同上升。到了时刻t2，侦测器DTR可经由导通的节点N1与N2侦测到信号N5V已超越一预设标准(电平Vst)，侦测器DTR就会使侦测信号DEO的电平上升，反映上述侦测结果。高电平的侦测信号DEO会经由控管电路30而使信号SW在时刻t3降低至低电平；而低电平的信号SW就会使晶体管Qe3关闭，中断节点N1、N2间的导通。这可避免过压经由节点N0、N1与N2的长时间导通而持续伤害过压指示电路36。由于节点N1、N2不再导通，串联至地端的电阻R会使节点N2的电平下降；侦测器DTR侦测到节点N2的电平下降，就会在时刻t4将侦测信号DEO拉低至低电平，反映侦测结果。另一方面，信号DEO的电平改变(比如说在时刻t2的上升沿)也会经由触发电路38而反映于触发信号Tg，而触发信号的电平转变也会触发DFF对节点N1的信号N5V取样，让指示信号N5VDO上升至高电平，代表过压事件已经开始了。

另一方面，侦测信号DEO的电平转变也会触发计时器TMR由时刻t5开始计时。计时器TMR会在时刻t5将计时信号POR2的电平拉低，代表计时开始持续进行。计时器TMR可在计时预设时段T后结束计时，也就是在时刻t6结束计时，并再度将计时信号POR2拉高至高电平，代表计时结束。在时刻t5、t6之间，晶体管Qe3都维持关闭，使节点N2的电平维持为低电平。到了计时结束的时刻t6，由于计时信号POR2转变为高电平，连带地控管电路30也就会在时刻t7使信号SW转变为高电平，让晶体管Qe3再度导通。假设此时过压仍持续，则当晶体管Qe3将节点N1再度导通至节点N2后，节点N1的高电平就会传输至节点N2(当晶体管Qe3导通的瞬间，由接口端口I/O导通至节点N2的电力可能会经历短时间的跳变以在节点N2上建立高电平，此跳变会微幅反映于信号N5V)。而侦测器DTR又会再度侦测到节点N2上的高电平，并在时刻t8将侦测信号DEO的电平拉高，代表侦测器DTR又再度侦测到高电平。当侦测信号DEO的电平转变为高电平，控管电路30就会根据侦测信号DEO的改变而使信号SW的电平降低(时刻t9)。低电平的信号SW又再度将晶体管Qe3关闭，防止过压继续导通至节点N2。而节点N2的信号电平也会因电阻R而降低，连带地，侦测器DTR也会在侦测到低电平后在时刻t10将侦测信号DEO拉低至低电平。

在时刻t8后，侦测器DTR的侦测结果转变又会经由触发电路38的触发信号Tg而触发DFF再度对信号N5V取样，所以指示信号N5VDO也会维持于高电平，代表过压事件仍持续。另一方面，计时器TMR也会被触发而再度由时刻t11开始计时，并将计时信号POR2的电平拉低代表计时开始。在图3所示的实施例中，假设过压事件在时刻t12结束。过压事件结束后，晶体管Qe1会关闭不再导通，不过，在时刻t12时，由于晶体管Qe3也不导通，所以信号N5V应可维持于高电平。计时器TMR在计时预设时段T后又会在时刻t13结束计时，并将计时信号POR2拉回至高电平。根据高电平的计时信号POR2，控管电路30会使信号SW在时刻t14升高为高电平，再度使晶体管Qe3导通。此时，由于过压事件结束而使晶体管Qe1关闭，所以导通的晶体管Qe3会将节点N1、N2导通至接地的电阻R，使节点N1、N2的信号电平都下降而趋近于地端电压(也就是偏压电压GNDA)。到了时刻t15，信号N5V转变趋近低电平，而此信号转变就可经由触发电路38所产生的触发信号Tg而触发拴锁电路DFF再度对信号N5V取样，而拴锁电路DFF取样到低电平后就会连带使指示信号N5VDO降低至低电平，代表过压事件已经结束。同样地，侦测器DTR侦测到节点N2的低电平，也会维持侦测号DEO的低电平，不会触发TMR再度计时。换句话说，当过压事件结束，各晶体管Qe1至Qe3、侦测器DTR、计时器TMR、拴锁电路DFF等电路的运行状态就会恢复到时刻t0时的状态。

本发明过压指示电路36的上述运行情形可简述为两种状态，状态间的切换可用开关晶体管Qe3的导通与否来代表；晶体管Qe1、Qe2可实现一比较装置；开关晶体管Qe3、电阻R与侦测器DTR、计时器TMR、控管电路30、触发电路38可联合起来视为一侦测控管装置。当晶体管Qe3导通时，侦测控管装置运行于侦测状态，侦测器DTR会持续侦测节点N2的信号电平；若过压未发生(比如说在时刻t0时)，侦测控管装置会继续维持运行状态。相对地，一旦过压事件发生(也就是当接口端口I/O上的电压大于VCCA+Vtp时)，比较装置中的晶体管Qe1、Qe2会导通使过压反映至节点N1与N2，侦测控管装置就会经由“节点N2-侦测器DTR-控管电路30-开关晶体管Qe3”此一回路(可视为第一回路)来关闭开关晶体管Qe3，让侦测控管装置切换至计时状态(比如说在时刻t5、t6之间)。在计时状态中，开关晶体管Qe3关闭，过压不再反映至节点N2，而计时器TMR也开始计时。等到计时结束(比如说在时刻t6)，“节点N2-侦测器DTR-计时器TMR-控管电路30-开关晶体管Qe3”此一回路(可视为第二回路)中的计时器TMR会使晶体管Qe3再度导通，回到侦测状态。在侦测状态下，若过压持续，过压会经由导通的晶体管Qe3而反映至节点N2，再经由“节点N2-侦测器DTR-控管电路30-开关晶体管Qe3”此一回路(第一回路)来关闭开关晶体管Qe3，侦测控管装置再度运行于计时状态(比如说是时刻t11之后)；反之，若过压已结束，侦测控管装置就会持续运行于侦测状态(比如说是时刻t15之后)。随着侦测控管装置的运行模式切换，拴锁电路DFF也会被触发取样，以将过压事件的历程反映于指示信号N5VDO。

换句话说，当过压事件发生时，本发明过压指示电路36会间歇地、周期性地侦测过压事件是否结束，而不会持续监测，以避免持续的过压伤害过压指示电路36。

在图3所示的实施例中，时刻t2、t3、t4、t5(与时刻t6、t7、t8、t9、t10、t11)间的时间差基本上是由电路运行延迟所导致的，时间差大约在ns(1ns＝10^(-9)秒)级。相对地，计时器TMR计时的时段T则可长达μs级(1μs＝1000ns)。

请再度参考图2。如图2所示，本发明过压指示电路36可以和栅极跟踪电路24与n阱拉升电路26这些过压防护装置一起配置，以增进系统电路S1的整体过压防护机能。更进一步的实施例请见图4。图4一并显示栅极跟踪电路24与n阱拉升电路26的电路示意图。n阱拉升电路26中设有p型金氧半晶体管Qa1至Qa3，可提供栅极信号GT与信号VNW。栅极跟踪电路24中设有n型金氧半晶体管Qb1与p型金氧半晶体管Qb2、Qb3。缓冲电路28中则设有p型金氧半晶体管Qd1与n型金氧半晶体管Qc、Qd2。栅极跟踪电路24与n阱拉升电路26的电路配置与运行原理类似于图1中的栅极跟踪电路14与n阱拉升电路16，因此不再赘述。不过，就如前面讨论过的，当过压发生时，栅极跟踪电路24中的晶体管Qb2容易有可靠性疑虑。当过压发生时，晶体管Qb2的栅极信号GT与节点Np1的信号电平都随过压升高，若内部电路22在节点Np2上的信号IP又刚好是低电平(趋近偏压电压GNDA的电平)，低电平节点Np2与过压栅极信号GT的巨大电平差异就会跨接于晶体管Qb2的栅氧化层两端，极易导致栅氧化层崩溃而损坏晶体管Qb2。

不过，既然本发明的过压指示电路36能以标准的逻辑指示信号N5VDO来指示过压事件的发生与结束，本发明就能将此指示信号N5VDO回馈至内部电路22，让内部电路22能在过压期间采取适当的防护过程。举例来说，当指示信号N5VDO反映过压事件发生时，内部电路22可直接将信号IP的电平提高至高电平；这样一来，节点Np2与栅极信号GT间的压差就会缩小至安全压差，使晶体管Qb2的栅氧化层可靠性疑虑得以有效解除。当然，内部电路22也可采取其它种类的防护过程。

在实际实现本发明时，可使用具有磁滞(hysteretic)比较特性的电路(比如具有磁滞比较特性的Schmidt trigger)来实现侦测器DTR。计时器TMR可以是一个由过压指示电路36专用的计时器，也可以兼用一般接口电路中都会设置的上电复位电路(POR，power-on reset)来实现计时器TMR。一般来说，芯片或集成电路中都会设置一上电复位电路，其可提供一上电复位信号POR(比如说是向内部电路、核心电路提供)来反映偏压电源起始的状态。当芯片/集成电路要上电(power on)而其偏压电压逐渐升高至某一预设程度后，上电复位电路就会开始计时一预设时段，并在计时结束后改变上电复位信号POR的信号电平；而信号POR的电平转变就代表偏压电源已经准备完成(ready)，内部电路/核心电路中的状态机、触发器等等可开始设定其初始状态，准备运行。由于上电复位电路本身就有计时功能，所以可用来实现本发明过压指示装置中的计时器TMR。不过，为了维持正常的上电复位信号POR，本发明可在过压指示电路36中增设一辅助电路32，如图2(或图4)所示。计时器TMR(也就是上电复位电路)原本提供的信号POR2与POR3(两者可以是相同的信号)可用来当作过压指示电路36中所需的计时信号，而真正的上电复位信号POR则由辅助电路32来提供。就如图2(或图4)中所示，此辅助电路32中设有反相器L4及一或非门L3，以根据指示信号N5VDO与计时信号POR3来产生信号POR。另外，计时器TMR也提供一信号POR1至拴锁电路DFF的清零端CLR。

请参考图5(同时一并参考图2)；当以上电复位电路来实现本发明计时器TMR时，各相关信号的时序波形即可用图5来加以说明。在系统电路S1开机(turn on)时，偏压电压VCCA的电平会逐渐上升；到了时刻ta，偏压电压VCCA的电平上升超过某一预设程度后，上电复位电路(计时器TMR)就会开始计时。计时持续一预设时段T后在时刻tb计时结束，而信号POR、POR1-POR3就会在时刻tb由低电平转变为高电平，代表偏压电源准备完成，内部电路22可开始重设运行初始值。同时，信号POR1会清除拴锁电路DFF，使指示信号N5VDO维持于低电平。时刻tb后，系统电路S1中的各电路(包括内部电路22、接口电路20等)就会开始正常运行。假设在时刻tc过压事件发生，上电复位电路就会被用来当作过压指示电路中所需的计时器TMR；计时信号POR2/POR3会随控管侦测装置的运行而改变电平(如图3所说明的)，而指示信号N5VDO也会由低电平转变为高电平来反映过压事件的发生，并在时刻td由高电平转为低电平来反映过压事件的结束。不过，由于辅助电路32的运行，在过压事件期间(或之后)，信号POR都会正常维持于高电平；也因此信号POR可作为真正的上电复位信号。换句话说，信号POR只会在上电期间改变电平；当偏压电压准备完成后，不管过压是否发生，信号POR都不会改变电平。这也是标准的上电复位信号所应具有的时序。

由于本发明可利用上电复位电路来兼顾过压指示所需的计时功能，所以本发明过压指示电路36并不会占用过多的额外布局面积。当然，就如前面提到过的，计时器TMR也可以是一个独立于上电复位电路之外的专用电路；这样一来，过压指示电路36中就不用设置辅助电路32了。

总结来说，相较于公知技术仅在接口电路中进行过压防护，本发明过压指示技术可向芯片/集成电路的内部电路(核心电路)提供过压指示信号，使内部电路可依据过压指示信号的指示而在过压期间采取适当的过压防护过程，进行更完善、更全面的过压防护。另外，本发明过压指示电路可在过压期间间歇性、周期性侦测过压情形，避免持续的过压伤害过压指示电路本身。而本发明过压指示电路很容易就能整合于现有的接口电路(比如说是利用上电复位电路来实现计时器)，可尽量减少其所耗费的布局面积。

综上所述，以上所述仅为本发明的较佳实施例而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，因此本发明的保护范围当以后附的权利要求的内容为准。

Claims (13)

1.一种过压指示电路，其提供一指示信号以反映一接口端口上的信号电平大小；其特征在于，该过压指示电路包含有：

一比较器，连接于该接口端口与一取样端之间，该比较器比较该接口端口上的信号电平是否大于一预设的导通电平；若是，则该比较器将该接口端口导通至该取样端；若否，该比较器停止该接口端口与该取样端间的导通；

一开关，连接于一侦测端与该取样端之间；当该开关激活时，该开关将该取样端导通至该侦测端；当该开关关闭时，该开关停止该取样端与该侦测端间的导通；

一计时器，其提供一计时信号；当该计时器被触发时，该计时器开始进行计时，并在计时一预设时段后利用该计时信号的信号电平反映计时结束；

一侦测器，连接至该侦测端，其侦测该侦测端上的信号电平是否超越一预设标准；若是，则该侦测器触发该计时器开始计时；若否，则该侦测器不触发该计时器计时；

一控管电路，连接于该计时器、该侦测器与该开关之间；当该侦测器侦测到该侦测端上的信号电平未超越该预设标准或该计时信号的信号电平反映计时结束时，该控管电路使该开关激活；否则该控管电路使该开关关闭；

一触发电路，其依据侦测器的侦测结果与取样端上的信号电平而提供一触发信号；以及

一拴锁电路，连接于该取样端；该拴锁电路根据该触发信号的触发而产生该指示信号。

2.如权利要求1所述的过压指示电路，其特征在于，还包含有：

一负载电路，连接于该侦测端；当该开关激活而该比较器停止导通时，该负载电路使该侦测端上的信号电平不会超越该预设标准。

3.如权利要求2所述的过压指示电路，其特征在于，该负载电路为一电阻。

4.如权利要求1所述的过压指示电路，其特征在于，还包含有：

一电平调整电路，连接于该接口端口与该取样端之间；当该比较器将该接口端口导通至该取样端时，该电平调整电路将该接口端口的信号电平偏移，而该比较器将该电平偏移后的信号导通至该取样端。

5.如权利要求1所述的过压指示电路，其特征在于，该计时器为一上电复位电路。

6.如权利要求5所述的过压指示电路，其特征在于，还包含有：

一辅助电路，连接于该计时器；该辅助电路提供一上电复位信号；当该侦测器触发该计时器开始计时，该辅助电路维持该上电复位信号的信号电平。

7.一种过压指示电路，其提供一指示信号以反映一接口端口上的信号电平大小；其特征在于，该过压指示电路包含有：

一比较装置，该比较装置比较该接口端口上的信号电平是否大于一预设电压；若是，则该比较装置于一取样端上提供一逻辑高电平；

一侦测控管装置，其运行于一侦测状态与一计时状态；当该侦测控管装置运行于该侦测状态时，若该接口端口上的信号电平大于该导通电平，则该侦测控管装置切换运行于该计时状态；否则，该侦测控管装置持续运行于该侦测状态并于该取样端上提供一逻辑低电平；而当该侦测控管装置运行于该计时状态时，该侦测控管装置在计时一预设时段后再切换运行于该侦测状态；以及

一拴锁电路；当该侦测控管装置切换模式时，该拴锁电路被触发而取样该取样端上的信号电平，并根据取样结果调整该指示信号的电平；而当该拴锁电路未被触发时，该拴锁电路维持该指示信号的电平。

8.如权利要求7所述的过压指示电路，其特征在于，当该侦测控管装置运行于该计时状态时，该侦测控管装置不改变该取样端上的信号电平。

9.一种系统电路，其特征在于，其包含有：

一缓冲电路，其具有一接口端口；该缓冲电路根据一输入信号而在该接口端口上驱动一对应的输出信号；

一过压指示电路，其根据该接口端口上的信号电平是否大于一预设导通电平而提供一对应的指示信号；以及

一内部电路，用来提供该输入信号；而当该过压指示电路指示该接口端口上的信号电平大于该预设电平时，该内部电路使该输入信号维持于一安全电平。

10.如权利要求9所述的系统电路，其特征在于，还包含有：

一n阱拉升电路，其根据该接口端口上的信号大小而提供一对应的栅极信号；当该接口端口上的信号电平大于该预设导通电平时，该n阱拉升电路升高该栅极信号的电平；以及

一栅极跟踪电路，电连接于该内部电路与该缓冲电路之间，用来控制该内部电路与该缓冲电路间的导通；该内部电路通过一传输端电连接到该栅极跟踪电路，而该栅极跟踪电路另设有一栅极端以接收该栅极信号；

其中，当该过压指示电路指示该接口端口上的信号电平大于该预设导通电平而使该内部电路将输入信号维持于一安全电平时，该内部电路使该传输端与该栅极端间的信号电平差异小于一安全压差。

11.一种以一过压指示电路进行过压指示的方法，其提供一指示信号以指示一接口端口上的信号电平；该过压指示电路中设有一开关与连接于该开关的第一回路与第二回路，其特征在于，该方法包含有：

进行状态侦测，其包含有：

比较该接口端口上的信号电平是否过压；若是，则使该指示信号的电平为一逻辑高电平，并经由该第一回路结束该侦测状态而进行至一计时状态；若否，则使该指示信号的电平为一逻辑低电平，并维持于该侦测状态；

而该计时状态包含有：

计时一预设时段后结束该计时状态并经由该第二回路进行至该侦测状态。

12.如权利要求11所述的方法，其特征在于，该第一回路为连接一侦测器、一控管电路与该开关，而该第二回路为连接一计时器、该控管电路与该开关。

13.一种在一系统电路中进行过压事件处理的方法，该系统电路中设有一内部电路与一缓冲电路；该内部电路提供一输入信号至该缓冲电路并由该缓冲电路在一接口端口上驱动一对应的输出信号；其特征在于，该方法包含有：

进行一过压指示过程，以提供一指示信号来指示过压事件是否发生；

将该指示信号回馈至该内部电路；以及

当该指示信号指示过压事件发生时，使该内部电路进行一防护过程以应对过压事件。

Images