CN101038304A - Duffing振子相图图案域分割检测方法及检测设备 - Google Patents

Abstract

本发明提供了一种Duffing振子相图图案域分割检测方法。1.选择一个典型Duffing振子归一化方程；2.在典型Duffing振子前面插入一个模－数转换器，在后面插入一个区域分割器；3.输入含噪待检信号给模－数转换器；4.以待检信号的4～10分之一周期作为模－数转换器的转换周期和Duffing振子方程的解算步长；5.Duffing振子采用四阶龙格－库塔算法解算，运算结果送给区域分割器；6.区域分割器判决，输出携带待检信号信息的检出信号。本发明能把二维混沌振子相图识别问题转化为一维的信号检测问题，可以彻底解决目前无法把相图分析法直接用于检测通信信号的问题。

Description

Duffing振子相图图案域分割检测方法及检测设备

(一)技术领域

本发明涉及混沌振子相图的识别技术领域，特别是涉及一种分离信息的域分割检测技术。

(二)背景技术

目前，公知的用混沌振子检测微弱信号的方法，均以分析混沌振子的相变状态来实现，即以观测混沌振子是否呈现大尺度周期轨道现象(或间歇混沌现象)或混沌现象来判定待检信号的有无。

至今为止，国内外研究提出的主要方法有：相图分析法、李雅普诺夫指数法、Poincare截面法、功率谱法、非整数维分析法、Melnikov函数法等。

由于适合解析分析的混沌系统不多，故相图分析法受到普遍的重视，这也源于它具有更好的普适性和简单直观的优点，特别是在辨别Duffing振子呈现的大尺度周期轨道现象或混沌现象时，它几乎成为当前一种不可或缺的分析手段。

但是，相图分析法需凭肉眼观察显示在波形仪器上的混沌振子相轨迹图进行判断，故存在识别效率不高的问题，此外，对相图模式随时间快速切换的情况还存在无法识别的问题，因此，如何自动识别混沌系统的相图特征是当前人们关切的一个热点问题。

文献《基于图像识别理论的混沌特性判别方法》(李士林，尹成群，尚秋峰，戚银城.基于图像识别理论的混沌特性判别方法[J].中国电机工程学报，2003，23(10)：47-50.)曾提出一种基于图像识别理论的混沌特性判别方法，试图解决上述问题。但因它需要有较长的相轨迹数据样本来保证算法不发散和必须在获得完整的相轨迹数据样本后才能开始解算，故存在无法实时提供处理信息的缺点。此外，从图像拓扑特征计算欧拉数仍较复杂，原理上也未跳出二维图像处理的理论框架。因此，并未真正解决相图分析法面临的问题，例如用于实时检测通信信号时所面临的问题。

(三)发明内容

本发明的目的在于提供一种能把二维混沌振子相图识别问题转化为一维信号检测问题的Duffing振子相图图案域分割检测方法及检测设备。

本发明的目的是这样实现的：

1、一种Duffing振子相图图案域分割检测方法：

1.1选择一个归一化方程具下列特征之一的典型Duffing振子：

$\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}}{\mathrm{dt}}-y+y^3=\mathrm{\γ}\cos \left(t\right)+x\left(t\right)$

或 $\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\δ}\frac{\mathrm{dy}}{\mathrm{dt}}-y^3+[1+x\left(t\right)]y^5=\mathrm{\γ}\sin \left(t\right)$

1.2在典型Duffing振子前面插入一个模-数转换器，在后面插入一个区域分割器；

1.3输入含噪待检信号给模-数转换器；

1.4以待检信号的4～10分之一周期作为模-数转换器的转换周期和Duffing振子方程的解算步长；

1.5把经模-数转换器处理后数字化的含噪待检信号作为扰动量送入Duffing振子中，对Duffing振子采用四阶龙格-库塔算法解算，解算步长与模-数转换器的转换时钟周期相同，运算结果以相轨迹横、纵坐标分量的形式实时地送给区域分割器；

1.6区域分割器对域分界线内是否包含了Duffing振子的相迹点进行实时判决，并以一维时间信号的形式给出判决结果并输出携带待检信号信息的检出信号；

2、一种Duffing振子相图图案域分割检测设备，它包括差分放大单元U1、模-数转换单元U2、后置配置单元U3、智能处理单元U4和时钟源U5，差分放大单元U1电连接模-数转换单元U2，模-数转换单元U2、后置配置单元U3、和时钟源U5电连接智能处理单元U4，智能处理单元U4和后置配置单元U3连接JTAG插座。

本发明还有这样一些技术特征：

1、所述的含噪待检信号的幅值不超过±0.30～±0.40V；

2、所述的区域分割器的区域分割线选取为方形或圆形；

3、所述的区域分割线选取为方形区域，则区域分割器方程为：

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{cccc}+1,& & \left|y_1\right|<1,& \left|y_2\right|<1\\ -1\mathrm{or}0,& & \left|y_1\right|\&GreaterEqual;1,& \left|y_2\right|\&GreaterEqual;1\end{array}\right.;$

4、所述的区域分割线选取为圆形区域，则区域分割器方程为：

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{ccc}+1,& & y_1^2+y_2^2<1\\ -1\mathrm{or}0,& & y_1^2+y_2^2\&GreaterEqual;1\end{array}\right.;$

5、所述的智能处理单元U4为FPGA或SoPC芯片，FPGA芯片为20K系列40～200万门规模的芯片，SoPC芯片为StratixII系列2S30～2S90芯片。

本发明的关键特征是区域分割线可以采用方形或圆形。本发明的实质是：利用Duffing振子的相迹特点，把相图划分为两个特殊区域，然后对落入不同区域的Duffing振子相迹点做一维映射。域分界线即为映射生成条件，可以取以2为边的正方形，区域分割器方程为：

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{cccc}+1,& & \left|y_1\right|<1,& \left|y_2\right|<1\\ -1\mathrm{or}0,& & \left|y_1\right|\&GreaterEqual;1,& \left|y_2\right|\&GreaterEqual;1\end{array}\right.$

也可以取半径为1的圆形，区域分割器方程为：

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{ccc}+1,& & y_1^2+y_2^2<1\\ -1\mathrm{or}0,& & y_1^2+y_2^2\&GreaterEqual;1\end{array}\right.$

域划分后，域分界线内部对应着混沌轨道，映射值取+1；域分界线外部对应着大尺度周期轨道，映射值取-1或0。根据需要映射值还可以反转选取。

结合图1，本发明的具体工作过程和原理是：第一步，幅值不超过±0.30V的含噪信号x(t)经由模-数转换器转化为数字量，转换速率为待检信号频率的4～10倍；第二步，把数字化的x(t)作为扰动量送入以四阶龙格-库塔算法进行解算的Duffing振子中，送入方式由 $\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y+y^3=\mathrm{\&gamma;}\cos \left(t\right)+x\left(t\right)$ 或 $\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y^3+[1+x\left(t\right)]y^5=\mathrm{\&gamma;}\sin \left(t\right)$ 确定，解算步长与ADC的转换时钟周期相同，运算结果以相轨迹横、纵坐标分量的形式实时地送给区域分割器；第三步，区域分割器对域分界线内是否包含了Duffing振子的相迹点实时地进行判决，并以一维时间信号的形式给出判决结果。

由于本发明可以快速准确地给出直接反映Duffing振子大尺度周期轨道和混沌轨道信息的一维时域信号，因此，便能达到自动识别混沌系统二维相图特征的目的。

本发明的有益效果在于：

1.能够彻底解决目前无法把相图分析法直接用于检测通信信号的问题。现有的相图分析法不适合检测通信信号的原因是通信信号所携带的信息会使混沌振子的相图图案随时间变化，这会使原本状态不同的相图随时间的推移而重叠在一起，于是会给人为观测或基于二维图像处理理论识别相图状态增加难度并使实时处理困难，而本发明把混沌振子的二维相图图案快速直接地映射为一维时间信号，这就使后续信号处理变得更为简单和便利，因此特别适合用于检测通信信号的应用场合。图2-图4可对上述效果提供进一步地说明。

图2-图4是本发明的主要波形关系图，其中，s(t)为通信信号携带的信息；当s(t)随时间变化时，图2和图3将重叠。

2.从理论上给出了一种可实时自动识别Duffing振子二维相图特征的新方案。本发明指出矩形线和圆形线可作为分割Duffing振子相图的域分界线，这对构建具体的区域分割器具有实际工程指导意义。

(四)附图说明

图1是本发明硬件互连原理框图；

图2是大尺度周期轨道波形关系图；

图3是混沌轨道波形关系图；

图4是区域分割器的输出信号波形关系图；

图5是本发明实施例的电路原理图；

图6是本发明实施例的电路图。

(五)具体实施方式

下面结合附图和具体实施例对本发明作进一步的具体说明：

结合图1，本实施例的具体步骤为：

1.选择一个归一化方程具下列特征之一的典型Duffing振子：

$\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y+y^3=\mathrm{\&gamma;}\cos \left(t\right)+x\left(t\right)$

或 $\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y^3+[1+x\left(t\right)]y^5=\mathrm{\&gamma;}\sin \left(t\right)$

2.在典型Duffing振子前面插入一个模-数转换器，在后面插入一个区域分割器。

3.输入含噪待检信号x(t)给模-数转换器，x(t)＝s(t)+n(t)为输入的含噪待检信号，s(t)为输入信号，n(t)为噪声信号；

4.以待检信号s(t)的4～10分之一周期作为模-数转换器的转换周期和Duffing振子方程的解算步长；

5.把经模-数转换器处理后数字化的含噪待检信号x(t)作为扰动量送入Duffing振子中，对Duffing振子采用四阶龙格-库塔算法解算，解算步长与模-数转换器ADC的转换时钟周期相同，运算结果以相轨迹横、纵坐标分量的形式实时地送给区域分割器；

6.区域分割器对域分界线内是否包含了Duffing振子的相迹点进行实时判决，并以一维时间信号的形式给出判决结果并输出携带待检信号s(t)信息的检出信号 s(t)。

本实施例采用的具体参数是：

1.含噪待检信号x(t)为含噪通信信号，幅度峰-峰值不大于±0.35V。

2.模-数转换器A/D转换时钟为30MHz。

3.待检通信信号载频为3MHz，信息传输速率为25kHz，调制方式为BPSK。

4.Duffing振子模型为

$\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y+y^3=\mathrm{\&gamma;}\cos \left(t\right)+x\left(t\right).$

5.Duffing振子解算采用四阶龙格-库塔法。

6.区域检测器模型为

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{ccc}+1,& \left|y_1\right|<1& \left|y_2\right|<1\\ -1,& \left|y_1\right|\&GreaterEqual;1& \left|y_2\right|\&GreaterEqual;1\end{array}\right.$

7.输出信号 s(t)为具有TTL电平的数字信号。

结合图5和图6，本实施例检测设备由差分放大单元U1、模-数转换单元U2、后置配置单元U3、智能处理单元U4和时钟源U5共同组成。

差分放大单元U1负责把输入信号x(t)转换为差分信号；模-数转换单元U2负责把模拟信号x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元U4提供，频率根据待检信号确定；后置配置单元U3负责为智能处理单元U4提供后置配置，软件下载使用JTAG方式；智能处理单元U4为FPGA或SoPC芯片，FPGA芯片可由20K系列40～200万门规模的芯片担任，SoPC芯片可由StratixII系列2S30～2S90芯片担任，智能处理单元U4负责实现Duffing振子和区域检测器模型，具体算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源U5负责为智能处理单元U4提供系统时钟。

以上描述为本发明的一种实施例，根据本发明的技术方案可以进行相应变化。

Claims (7)

1、一种Duffing振子相图图案域分割检测方法，其特征在于：

1.1选择一个归一化方程具下列特征之一的典型Duffing振子：

$\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y+y^3=\mathrm{\&gamma;}\cos \left(t\right)+x\left(t\right)$

或 $\frac{d^{2}y}{{\mathrm{dt}}^2}+\mathrm{\&delta;}\frac{\mathrm{dy}}{\mathrm{dt}}-y^3+[1+x\left(t\right)]y^5=\mathrm{\&gamma;}\sin \left(t\right)$

1.2在典型Duffing振子前面插入一个模-数转换器，在后面插入一个区域分割器；

1.3输入含噪待检信号给模-数转换器；

1.4以待检信号的4～10分之一周期作为模-数转换器的转换周期和Duffing振子方程的解算步长；

1.5把经模-数转换器处理后数字化的含噪信号作为扰动量送入Duffing振子中，对Duffing振子采用四阶龙格-库塔算法解算，解算步长与模-数转换器的转换时钟周期相同，运算结果以相轨迹横、纵坐标分量的形式实时地送给区域分割器；

1.6区域分割器对域分界线内是否包含了Duffing振子的相迹点进行实时判决，并以一维时间信号的形式给出判决结果并输出携带待检信号信息的检出信号。

2、根据权利要求1所述的Duffing振子相图图案域分割检测方法，其特征在于：所述的含噪待检信号的幅值不超过±0.30～±0.40V。

3、根据权利要求2所述的Duffing振子相图图案域分割检测方法，其特征在于：所述的区域分割器的区域分割线选取为方形或圆形。

4、根据权利要求3所述的Duffing振子相图图案域分割检测方法，其特征在于：所述的区域分割线选取为方形区域，则区域分割器方程为：

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{cccc}+1& ,& \left|y_1\right|<1,& \left|y_2\right|<1\\ -1& \mathrm{or}0,& \left|y_1\right|\&GreaterEqual;1,& \left|y_2\right|\&GreaterEqual;1\end{array}\right..$

5、根据权利要求3所述的Duffing振子相图图案域分割检测方法，其特征在于：所述的区域分割线选取为圆形区域，则区域分割器方程为：

$\stackrel{\&OverBar;}{y}\left(t\right)=\left\{\begin{array}{ccc}+1& ,& y_1^2+y_2^2<1\\ -1& \mathrm{or}0,& y_1^2+y_2^2\&GreaterEqual;1\end{array}\right..$

6、一种Duffing振子相图图案域分割检测设备，它包括差分放大单元U1、模-数转换单元U2、后置配置单元U3、智能处理单元U4和时钟源U5，差分放大单元U1电连接模-数转换单元U2，模-数转换单元U2、后置配置单元U3、和时钟源U5电连接智能处理单元U4，智能处理单元U4和后置配置单元U3连接JTAG插座。

7、根据权利要求6所述的Duffing振子相图图案域分割检测设备，其特征在于：所述的智能处理单元U4为FPGA或SoPC芯片，FPGA芯片为20K系列40～200万门规模的芯片，SoPC芯片为StratixII系列2S30～2S90芯片。

Images