CN101025822A - 具有独立输出的交换开关系统及其方法 - Google Patents

Abstract

一图形处理单元内的存储交换单元具有一输出独立的交换开关，该交换开关包含一写入控制器，其具有一输入端，可接收包含数据及目标ID的信号，该交换开关还包括一存储器，其具有与该写入控制器连接的多个独立项目，写入控制器可搜寻一可用存储项目来储存该数据，一旦确认一可用存储项目，便将该数据写入；一读取组件包含多个读取控制器，其连接至每一存储项目，每一个读取控制器对应一特定输出端，当接收到指示得知对应其输出端的数据储存在某一存储项目内，便可自该存储项目读取数据，经由该目标输出端将读出的数据传送至目标，该存储项目的可用性状态则恢复成可用状态，以接收其它数据。

Description

具有独立输出的交换开关系统及其方法

技术领域

本发明涉及图形处理，特别是涉及具有独立输出的交换开关(crossbar)系统与方法。

背景技术

现今的计算机系统常包含有多个处理器，像是除了中央处理单元(central processing unit，CPU)等主处理器外，亦配有如图形处理单元(graphic processing unit，GPU)等辅助处理器，设计用来进行特殊的处理任务，在进行这些任务时，图形处理单元就可以让中央处理单元去处理其它任务。有时，图形处理单元等辅助处理器会与中央处理单元一同整合至计算机的主机板上，此时，该中央处理单元可能为一微处理器，不过，本领域的技术人员也知晓，图形处理单元及/或其它辅助处理装置可以另外设置在计算机卡上，再与计算机电连接，如图形处理单元即设置在显示卡(graphicscard)上。

如果图形处理单元能够运算或处理指令的速度越快，那么所生成的图像也越细致，就表示这个图形处理单元越好，不过，我们知道图形处理单元于处理管线(pipeline)中可能包含各式组件，以既定的顺序和/或方式进行计算及操作，如此，常发生一部份图形处理单元的处理组件处于闲置状态，必须等到另一部份组件将数据处理完毕，才能进行后续操作，如果这些闲置组件此时可以用来进行其它的运算，而不再只是闲置等待下一个指令，那么图形处理单元会有更佳的处理速度及效率。

同样地，图形处理单元的组件会连接至可于图形处理单元的各组件间移动数据的功能性组件，因为图形处理单元可能包含很多的组件，及时地于各组件间传送数据会是相当复杂的操作。

举个例子，图形处理单元中的存储交换单元(memory exchange unit，MXU)即属此类装置，存储交换单元可以进行逻辑地址与实体地址转换等运算，并经由存储接口单元(memory interface unit，MIU)读/写数据，以便与图像引擎逻辑地址同步。

图1是计算装置的示意图，内含连接至图形处理单元13的中央处理单元(central processing unit，CPU)15，图形处理单元13包含如前述的存储交换单元11，图1的计算装置还可以包含一个或多个输出入装置17和存储器18，全部与总线26连接，而存储器18存储器有操作系统19和一个或多个应用程序20(或其它软件)。图1的计算装置并非用来限制本发明，本领域的技术人员应知道图1的计算装置尚可包含其它组件及/或结构。

图1的存储交换单元11可包含交换开关组件，用以接受一个或多个输入，并具有一个或多个输出端，举个例子，交换开关10具有一个输入端，可将此输入端接收到的信号传送给五个输出端(或是更多输出端)之一。

交换开关10包含一写入指标控制器(write pointer controller)12或是其它种写入控制器，用以接收写入致能信号，写入致能信号包含有目标ID(destination ID)和将被传送至交换开关10的某一特定输出端的数据，亦即数据将从存储交换单元11传送至某一输出端。写入指标控制器12可以将写入致能信号中的数据存入存储元件中，如先进先出(first-in-first-out，FIFO)装置14，于一非限定实施例中，先进先出装置14可以被规划成600位的存储装置，以储存写入指标控制器12所接收到的数据。

交换开关10还可包含一读取指标控制器(read pointer controller)16或是其它种的读取控制器，用以读取先进先出装置14的内容，其读取顺序与数据写入先进先出装置14的顺序相同。如图1所示，读取指标控制器16会根据储存在先进先出装置14的数据的目标ID，将这些数据传送至输出状态机(output state machine)21-25中的某一特定个，每一个输出状态机21-25可以连接到图形处理单元13的其它组件，如本例中的存储接口单元0-3(组件符号31-34)或总线接口单元(bus interface unit，BIU)35。

本领域的技术人员了解，目前交换开关10常使用先进先出装置14来储存数据，以便如图1般将数据传送给不同的输出端，不过先进先出装置14有一特性，就是会等到读取指标控制器16将前一写入数据读出后，才可以再从先进先出装置14读取目前的数据，因而造成延迟。

本领域的技术人员了解，先进先出装置14中每一项目位置的数据会被依序读取，于一非限定实施例中，如果输出0状态机21和输出3状态机24所需的数据分别储存在先进先出装置14的第一项目位置和第二项目位置，当输出0状态机21的次一笔数据进入第三项目位置，那么必须等到输出3状态机24读取位于先进先出装置14中第二项目位置的数据之后，输出0状态机21才能读取放在第三项目位置的次一笔数据。

如图1所示，读取指标控制器16可以循着方块标示的实线路径36传送位于先进先出装置14中第一项目位置的数据给输出0状态机21，圆圈标示的虚线38则代表位于先进先出装置14中第二项目位置的数据传送路径，当先进先出装置14中第一项目位置所储存的数据传送到输出0状态机21之后，储存在先进先出装置14中第二项目位置的数据才能传送到输出3状态机24。

如前所述，如果存储接口单元334因延迟而没准备好要接收输出3状态机24的数据，那么将不会进行圆圈标示路径38所表示的读取操作，除非存储接口单元334准备好要接收数据。因此下一笔指定给输出0状态机21的数据就无法依照三角标示路径41从先进先出装置14的第三项目位置传送给输出0状态机21，必须先让储存于先进先出装置14中第二项目位置的数据沿着圆圈标示路径38，从读取指针控制器16传送到输出3状态机24。因此图1的交换开关可能使图形处理单元13产生延迟，如此图形处理单元13就无法进行快速而有效的运算。

因此，上述缺点急待一解决办法。

发明内容

一图形处理单元内的一存储交换单元包含具有独立输出的交换开关，该具有独立输出的交换开关又包含一写入控制器，该写入控制器具有一输入端，可接收包含有数据及目标ID的信号，该具有独立输出的交换开关还包含一存储器，内含有与该写入控制器连接的多个独立存储项目，该写入控制器搜寻一可用存储项目以储存该数据，于一非限定实施例中，该写入控制器可循环搜寻该多个存储项目，以找出次一可用存储项目，存储项目包含一可用性指针，当该存储项目已填满时设定为第一状态，而当该存储项目可用时设定为第二状态，一旦发现可用存储项目，则该写入控制器将该数据写入该可用存储项目。

一读取组件包含多个读取控制器，该读取控制器连接至该存储器的每一存储项目，每一读取控制器对应至一特定输出端，当接收到指示获悉一存储项目内储存有其对应输出端所需的数据时，该读取控制器便从该存储项目读取数据，该写入控制器可以藉由一特定读取控制器内的先进先出存储器通知该数据储存于哪一个存储项目内，其中该数据指定输出给该特定读取控制器所连接的该输出端，该读取控制器接着自该存储项目读取其连接输出端所需的数据，并传送该数据给该输出端。

因此，交换开关的输出端可以独立运作，不会因其它输出端还未准备好从某一存储项目接收数据而造成延迟，尤其各自独立的读取控制器可以致能任一存储项目的读取操作，以读取必须传送给本身所连接输出端的数据，不受存有其它输出端所需数据的其它存储项目的状态所影响。

本发明还提供一种信号传输方法，其应用于一图形处理单元内的一交换开关，将该交换开关自一输入端接收的信号传送至多个输出端，该方法包含下列步骤：搜寻该交换开关内的多个存储项目内的次一可用存储项目，以储存包含数据及一目标辨识的该信号；将该数据写入该次一可用存储项目内；传送该次一可用存储项目的识别信息至该多个读取控制器内的一特定读取控制器，该特定读取控制器连接至对应于该目标辨识的一输出端；自该特定读取控制器的该存储器内读取该识别信息；自该识别信息指定的该次一可用存储项目内读取该数据；以及根据该目标辨识将该数据传送至该交换开关的该输出端。

附图说明

图1为一计算装置的方块图，内有一图形处理单元，其包含具有一交换开关的存储交换单元，其中因为先进先出存储器的运作，于输出时会造成延迟。

图2为一交换开关的方块图，其改善了图1交换开关的缺点，使得一个输出端可以根据目标ID而任意与五个输出通道的一相连接。

图3为一流程图，说明图2中交换开关能不延迟地自一输入信道传送数据至多个输出通道的步骤，此例中为五个输出通道。

图4说明图2中写入指标控制器将接收的目标ID及相关数据，以储存数据于图2的项目位置之一。

图5说明图2中写入指标控制器选择用来储存数据的存储项目的顺序。

图6为图2中五个读取指标控制器的一的部份方块图。

附图符号说明

交换开关10、50                        存储交换单元11

写入指针控制器12                      图形处理单元13

先进先出装置14                        中央处理单元15

读取指标控制器16、55                  输出入装置17

存储器18、52                          操作系统19

应用程序20                            输出状态机21-25

存储接口单元31-34                     总线接口单元35

路径36、38、41、51、53、78、79

信号63                                目标ID 64

数据65                                先进先出存储器75

读取顺序76                            组件77

具体实施方式

本发明的观念可藉由下列附图以获得更进一步的了解，附图中的组件没有限制比例及排列方式，仅用于清楚说明本发明的原则，另外，附图中相似的组件符号用于标示各图中对应的部份，当这些附图用于说明实施例时，不表示本发明即限定于此实施例，相反地，应包含所有的替换、修改及均等。

图2为一交换开关50的方块图，不同于图1的交换开关10，交换开关50包括内含八个项目的存储器52，以完成独立输出的作用，在此非限定实施例中，写入指标控制器12可以从路径51接收一写入致能信号，而数据将会输出至四个存储接口单元0-3(组件符号31-34)和/或总线接口单元35中的一个。

于此非限定实施例中，具有八个独立存储项目的存储器52取代了图1的先进先出装置14，以接收写入指标控制器12所写入的数据，写入指针控制器12可以选择存储器52中的八个独立存储项目0-7中的一个来储存数据，供该读取指针控制器55读出，此部份将详细说明如后。

如图2所示，于一非限定实施例中，读取指标控制器55可以包含五个相同的组件，以接收将输出给输出状态机21-25的数据，每一个读取指标控制器55可以存取任一个存储项目，并将读取的数据传送至适当的输出端，如此，写入指标控制器12可以在存储器52的存储项目3写入要给存储接口单元031的数据，也可以在存储项目1和存储项目6写入要给存储接口单元334的数据，这些组件可以接收其指定数据而不受其它组件或写入顺序所影响，因此不会有现有技术的延迟问题。

图3为一流程图60，说明图2中交换开关50的运作方式，以下说明请同时参考图2。如图3所示，于步骤62中，从图形处理单元内的来源组件所得到的数据和目标ID将经由写入致能信号路径51或其它类似的传输路径传送到写入指针控制器12。图4说明经由写入致能信号路径51接收的信号63，在图4中，信号63可以包含目标ID 64和数据65，其将于上述步骤62中被传送至写入指标控制器12。

当写入指针控制器12接收到信号63，进入步骤66，开始搜寻图2中存储器52的次一可用存储项目，于此非限定实施例中，存储器52没有被设计成一个先进先出装置，如图1中的先进先出装置14，而是被设计成包含有八个独立存储项目的存储器。

于一非限定实施例中，写入指标控制器12可以将数据写入存储器52内的空存储项目或不包含未读取数据的存储项目，写入指针控制器12可以利用特定的方式循环搜寻存储器52内的不同存储项目，以判断某一存储项目是否可用于接收写入信号路径51上的信号63，此信号63内包含有数据65。

于一非限定实施例中，存储器52的每一存储项目具有一可用性指针或是可规划一位，如俗称的修改位(dirty bit)，如果一特定存储项目已满，就表示数据65已写入存储项目位置，但是还未读出，于一非限定实施例中，可将可用指示位设为1。

如图3的步骤67和步骤69，当可用指示位为1，写入指标控制器12会知道这个存储项目已满不可用，因此，于图3的步骤66中，写入指标控制器12会搜寻存储器52的次一可用存储项目，好用来储存从写入致能信号路径51接收到的数据。如前所述，写入指标控制器12再一次执行步骤67，判断次一存储项目位置的可用指示位是否为0，如果可用指示位不为0，而是1，那么写入指标控制器12就会于步骤69中移至再下一个存储项目，然后检查其可用性。

图5是写入指标控制器12的搜寻顺序图70，写入指标控制器12会跟着这个顺序找出可用的存储项目，于一非限定实施例中，如果目前的写入指针位置在存储项目7，当接收到从写入致能信号路径51(图2)进来的新数据，写入指针控制器12会判断存储项目0的可用性，如果项目0和项目1的可用指示位都是1，那么表示这两个存储项目内都有数据写入但是还未被读取，因此写入指标控制器12会跳过存储项目0和项目1，再判断存储项目2的可用指示位，如果所有的存储项目都满了，如图2所示，写入指标控制器12会从路径53送出一存储填满信号给图形处理单元的来源组件(图中未显示)。

在图3的步骤67中，如果存储项目2的可用指示位为0，则表示已找到一个可用存储项目，写入指针控制器12便可以进行图3的步骤71，写入指标控制器12将图4的数据65写入这个可用存储项目内，于此非限定实施例中，即存储项目2。

如前所述，图4的信号63包含目标ID 64和数据65，因此数据65要送至图2中交换开关50的哪一个输出端，目标ID 64可包含一识别标志或识别信息。在步骤74中，写入指标控制器12便可以传送存储项目ID 64给对应于该目标输出端的读取指针控制器55，所称目标可为图2中的存储接口单元0-3 31-34或总线接口单元35。

如前所述，于此非限定实施例中，读取指标控制器55可以包含五个相同的读取指标控制器，分别与对应的输出状态机21-25连接，这些输出状态机又分别与各自的输出端连接，图6的读取指标控制器55x只显示一个代表性的读取指标控制器，其为图2中读取指标控制器55的一部份，本领域的技术人员均知读取指标控制器55可以包含五个或更多的此种组件，当然同时要跟着变更交换开关50的输出端数目。

如图6所示，每一个读取指标控制器55x可包含一个先进先出存储器75，用以接收信号63中的目标ID64，此部分已于图3的步骤7 4说明过，换句话说，图2中的写入指标控制器12会将目标ID64写入对应到特定输出端的读取指标控制器55x，储存在先进先出存储器75内。于图6的例子中，藉由将目标ID64存入先进先出存储器75中，读取指针控制器55x可以知道将要传送到与其连接的输出端的数据65是储存在存储器52的项目4内。

当先进先出存储器75内有写入东西，读取指标控制器55x的组件77会产生一读取致能信号(亦可见于图2)，以读取存储器52的存储项目4内的数据内容，如图3的步骤82，根据路径79上的地址信号，从组件77发出的读取致能信号可以经由读取致能路径78传送到存储器52的存储项目4。

于一非限定实施例中，图6的读取指标控制器55x可以指定给与存储接口单元031连接的输出0状态机21，先进先出存储器75可以储存数个存储项目ID，以纪录必须从存储器52传送到存储接口单元031的数据是储存在哪些存储项目中，其数量没有限制，可以等于、多于或少于存储项目的数量，超过的存储项目ID可以依箭头76的顺序储存在先进先出存储器75内，则组件77可依适当的顺序从存储器52的不同存储项目取得数据，此为图3的步骤84，如此存储器52内的数据可以被传送至输出0状态机21，然后再输出给存储接口单元031。

因此，每一个输出端基本上有其自己的读取指标控制器55x，另外，存储器52内各存储项目0-7的运作各自独立，所以任一输出端不会延迟到其它输出端的数据传送。

于一非限定实施例中，写入指标控制器12可以将指定给输出0状态机21的信号内的数据储存在存储器52的存储项目0、存储项目2和存储项目4内，同样地，当写入指标控制器12接收到其它信号63，其内的数据指定要传送给输出4状态机25，则其数据可以储存在存储器52的存储项目1和存储项目3内，如前所述，读取指标控制器55可以具有五个相同的读取指标控制器，所以，与输出0状态机21连接的读取指针控制器即可从存储器52的存储项目0、存储项目2和存储项目4存取数据，而不影响与输出4状态机25连接的读取指针控制器从存储器52的存储项目1和存储项目3存取数据，因此本领域的技术人员可知读取指标控制器55内的每一个读取指标控制器均独立运作，以存取储存在存储器52内的存储项目的内容，并将此数据传送给适当的输出端。

如前所述，存储器52内每一个存储项目的可用指示位可以于1和0间切换，以表示存储项目的可用状态或不可用状态，因此写入指标控制器12可以依据其可用性持续将数据加载存储器52的不同存储项目内，即便一个输出端绑住了存储器52内的某些存储项目，这个方法仍旧能让数据从写入指针控制器经由读取指标控制器55移动到不同的输出端。于此实施例中，即使存储器52内的某些存储项目正被使用，剩下的存储项目仍可供写入指标控制器12写入并传送至图2中交换开关50的其它输出端。如此即建立了独立的输出通道，任一输出端不须再等候其它的输出端完成输出请求。另外，因为写入指标控制器12对任何输出均利用次一可用存储项目，所以即使是在不平衡的输出状态下，像是其中的一个输出端比起其它的输出端有较大的流量，也还是可以充分利用存储器52，也因此这个方法基本上给了每一个存储接口单元或总线接口单元专用的数据流路径。

本领域的技术人员可知，存储器52可以具有比实施例所示更多或更少的存储项目，同样地，交换开关50的输出端数量也可以增加或减少以符合需求，当然读取指标控制器55x的数量也要跟着调整。

前述实施例仅为说明之用，而不用于限制本发明的范畴，依据前述说明可为适当的修改或变化，所讨论及选择的实施例仅用于说明本发明的原理及其实际应用，本领域的技术人员可因应预期的特殊使用进行适当的修改，而衍伸出不同的实施例，所有此类修改及变化均不脱离如权利要求所规范的本发明范畴。

Claims (15)

1.一种具有独立输出的交换开关，其包含：

一写入控制器，其具有一输入端，用于接收包含数据及一目标辨识的一信号；

一存储器，其具有多个独立的可写入/读取项目，并与该写入控制器连接，该写入控制器可将该数据写入该存储器内的一个或多个可用项目；以及

多个读取控制器，每一该读取控制器连接于每一该可写入/读取项目，每一该读取控制器连接至该交换开关的一输出端，以读取已写入该多个项目并指定与该读取控制器连接的该输出端的数据，并传送读取的该数据给与该输出端相连接的一目标。

2.如权利要求1所述的交换开关，还包含一输出状态机，其连接至该多个读取控制器之一，用于接收自该存储器内的一项目所读取的数据，并将该数据传送至一目标组件。

3.如权利要求1所述的交换开关，其中每一该读取控制器还包含一先进先出存储器，用于自该写入控制器接收一识别标志，以指定储存有该数据的一特定存储项目，该数据将被读取及传送至与该特定读取控制器连接的一特定输出端。

4.如权利要求3所述的交换开关，其中该特定读取控制器产生一读取致能信号，以读取该特定存储项目的内容，而该特定存储项目是由该先进先出存储器所接收的该识别标志所指定。

5.如权利要求1所述的交换开关，还包含可用性指标，其连接至该存储器的每一项目，当该项目已满不能接收该数据时，该可用性指标位于一第一状态；当该项目可自该写入控制器接收数据时，该可用性指标位于一第二状态。

6.如权利要求5所述的交换开关，其中当该写入控制器将该数据写入一特定项目后，设定该特定项目的该可用性指标成为该第一状态，当该读取控制器自该特定项目内读取该写入控制器先前写入的该数据后，设定该特定项目的该可用性指标成为该第二状态。

7.如权利要求5所述的交换开关，其中该写入控制器以一预定顺序判断该一个或多个存储项目的该可用性指标，直到识别出一存储项目的该可用性指标位于该第二状态。

8.如权利要求5所述的交换开关，还包含一信号路径，其连接至该写入控制器及一个或多个来源组件，以传送包含该数据及该目标辨识的该信号给该写入控制器，当该多个项目的该可用性指标均位于该第一状态时，该信号路径从该写入控制器回传一信号至该一个或多个来源组件。

9.一种信号传输方法，其应用于一图形处理单元内的一交换开关，将该交换开关自一输入端接收的信号传送至多个输出端，该方法包含下列步骤：

搜寻该交换开关内的多个存储项目内的次一可用存储项目，以储存包含数据及一目标辨识的该信号；

将该数据写入该次一可用存储项目内；

传送该次一可用存储项目的识别信息至该多个读取控制器内的一特定读取控制器，该特定读取控制器连接至对应于该目标辨识的一输出端；

自该特定读取控制器的该存储器内读取该识别信息；

自该识别信息指定的该次一可用存储项目内读取该数据；以及

根据该目标辨识将该数据传送至该交换开关的该输出端。

10.如权利要求9所述的方法，其中该特定读取控制器的该存储器有数个位置，其数量等于该多个存储项目的数量，该特定读取控制器的该存储器为一先进先出存储器。

11.如权利要求9所述的方法，还包含步骤：以一预定顺序循环搜寻该多个存储项目，以找出该次一可用存储项目，在全部存储项目的可用性均搜寻过一次后，才会第二次判断该每一存储项目的可用性。

12.如权利要求9所述的方法，其中该次一可用存储项目具有一可用性指针，指示该存储项目是否可用于接收该数据。

13.如权利要求9所述的方法，还包含步骤：产生一读取致能信号，以读取该特定存储项目的内容，而该特定存储项目是由储存于该特定读取控制器内的该识别信息所指定。

14.如权利要求13所述的方法，其中于同一时间产生的该读取致能信号的数量可等于该多个读取控制器的数量，用以读取该多个存储项目的内容。

15.如权利要求9所述的方法，还包含步骤：如果在判断该多个存储项目的可用性状态时，得知该多个存储项目内无次一可用存储项目，则产生一存储项目填满信号。

Images