CN101017468A - 数字信号处理器上非连续区域数据自动搬运的方法及装置 - Google Patents
数字信号处理器上非连续区域数据自动搬运的方法及装置 Download PDFInfo
- Publication number
- CN101017468A CN101017468A CN 200610011319 CN200610011319A CN101017468A CN 101017468 A CN101017468 A CN 101017468A CN 200610011319 CN200610011319 CN 200610011319 CN 200610011319 A CN200610011319 A CN 200610011319A CN 101017468 A CN101017468 A CN 101017468A
- Authority
- CN
- China
- Prior art keywords
- passage
- dma
- channel
- carrying
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了一种数字信号处理器上非连续区域数据自动搬运的方法及装置,其特点在于,设置一个配置数组,数组的每个元素为搬运数据的存储器直接访问主通道进行一次搬运的配置信息,利用存储器直接访问通道作为配置通道来将所述配置信息配置给所述主通道,利用存储器直接访问通道作为控制通道来控制所述主通道,从而使用存储器直接访问通道来配置存储器直接访问通道,减少了数字信号处理器对存储器直接访问通道直接配置的次数。本发明只需在数据传送开始进行一次参数配置,在数据传输过程中不必由CPU再进行存储器直接访问通道的参数配置,节约了CPU的资源,使得在通道较少时仍能自动完成非连续区域数据的搬运。
Description
技术领域
本发明涉及DSP(数字信号处理器)内部的数据传输,具体内容为一种通过DMA技术实现数据自动搬运的方法。
背景技术
DMA是Direct Memory Access的缩写。其意思是“存储器直接访问”。它是指一种高速的数据传输操作,允许在外部设备和存储器之间直接读写数据,即不通过CPU,也不需要CPU干预,整个数据传输操作在一个称为“DMA控制器”的控制下进行的,CPU除了在数据传输开始和结束时作一点处理外,在传输过程中CPU可以进行其它的工作,这样,在大部分时间里,CPU和输入输出都处在并行操作,因此,使整个系统的效率大大提高。
搬运非连续区域数据的传统方式是通过使用多路DMA通道完成的,也就是通过一一对应的方式进行数据的搬运,将非连续区域的数据划分为若干个连续区域的数据,每个连续区域的数据的数据搬运对应一个DMA通道。这种搬运数据方式的优点是配置简单,CPU干预时间少,缺点是耗费的DMA通道较多,直接配置DMA时间过多,在有些情况下,如DMA通道数目明显不足时,通过这种方式进行数据的搬运显然不能高效的传送数据。
另一种方式是,只用较少的DMA通道,通过若干次搬运各个连续区域的数据完成数据的传输,但是每次搬运数据必须由CPU来修改DMA通道的相关配置。这种搬运数据方式优点是耗费DMA通道少,缺点是CPU干预时间多,影响了系统整体的运行效率,尤其是在搬运的数据路数非常多的情况下,每次都由CPU来修改DMA通道的参数配置,显然是不合理的。
发明内容
本发明所要解决的技术问题是提供一种数字信号处理器上非连续区域数据自动搬运的方法及装置,解决现有技术存在的DMA通道的数目限制问题,以及在非连续区域数据传输过程中由CPU进行DMA通道的参数配置,CPU的干预时间过长浪费CPU的资源的技术问题。
为达到上述目的,本发明提供了一种数字信号处理器上实现非连续区域数据自动搬运的方法,其特点在于,设置一个配置数组,数组的每个元素为搬运数据的存储器直接访问主通道进行一次搬运的配置信息,利用存储器直接访问通道作为配置通道来将所述配置信息配置给所述主通道,利用存储器直接访问通道作为控制通道来控制所述主通道,从而实现使用存储器直接访问通道来配置存储器直接访问通道。
上述的方法,其特点在于,所述控制通道包括分别用于关闭、打开、和触发所述主通道的第一、第三和第四通道。
上述的方法,其特点在于,所述存储器直接访问通道具有连接功能:所述存储器直接访问通道的配置参数区中的配置能够从指定的位置重新加载;所述通道的搬运能够相互串接起来,一个通道搬运结束后能够自动触发另外一个通道的搬运;所述主通道、第一通道、配置通道、第三通道和第四通道顺次链接。
上述的方法,其特点在于,如果所述配置通道完成所述配置数组的所有配置信息的搬运,则所述配置通道的参数区被自动连接更新为空。
上述的方法,其特点在于,进一步包括以下步骤:
步骤一、在系统上电时完成所述第一、第三和第四通道的配置;
步骤二、按照具体数据搬运的内容设置所述配置数组,使一份所述配置信息对应所述主通道的对一块连续区域数据的一次搬运;
步骤三、设置所述配置通道的配置参数;
步骤四、数字信号处理器通过设置存储器直接访问控制寄存器中的相应位来启动所述第一通道的搬运;
步骤五、所述第一通道搬运完成后关闭了所述主通道,并自动链接到所述配置通道;
步骤六、判断所述配置通道的参数区是否为空,是则搬运结束,否则执行步骤七;
步骤七、所述配置通道搬运所述配置数组中的一份所述配置信息到所述主通道的对应参数区中;
步骤八、所述配置通道自动链接到用于打开所述主通道的所述第三通道;
步骤九、所述第三通道搬运结束后自动链接到所述第四通道,所述第四通道通过搬运数据达到设置存储器直接访问控制寄存器中的相应位,从而启动所述主通道的搬运;
步骤十、所述主通道被启动后,则开始按照参数区中的所述配置信息进行搬运;
步骤十一、所述主通道完成参数区中指明的搬运任务后,再次链接到所述第一通道,返回到步骤五。
上述的方法,其特点在于,所述步骤一由上电初始化完成,所述步骤二至步骤四由CPU完成,所述步骤五至步骤十一由存储器直接访问通道自动完成。
上述的方法,其特点在于,在所述步骤七中,所述配置通道搬运所述配置信息到所述主通道的对应参数区后,所述配置通道的参数区中的源地址会被更新指向配置数组中的下一项,如果所有配置数组的所有配置信息搬运完成,则所述配置通道的参数区被自动连接更新为空。
上述的方法,其特点在于,所述步骤三进一步包括:所述配置通道搬运的目的地址是所述主通道配置参数区的起始地址,搬运的源地址为配置数组的起始地址,搬运的数目为配置数组中有效配置的数目,搬运结束后连接的参数区为一空的参数区。
为了更好的实现本发明的目的,本发明还提供了一种数字信号处理器上实现非连续区域数据自动搬运的装置,其特点在于,包括分别作为主通道、配置通道和控制通道的多个存储器直接访问通道;所述主通道用于搬运数据;所述配置通道设置有一个配置数组,数组的每个元素为所述主通道进行一次搬运的配置信息,所述配置通道用于将所述配置信息配置给所述主通道;所述控制通道用于控制所述主通道,从而实现使用存储器直接访问通道来配置存储器直接访问通道,减少了数字信号处理器对存储器直接访问通道直接配置的次数。
上述的装置,其特点在于,所述存储器直接访问通道具有连接功能:所述存储器直接访问通道的配置参数区中的配置能够从指定的位置重新加载;所述存储器直接访问通道具有链接功能:所述通道的搬运能够相互串接起来,一个通道搬运结束后能够自动触发另外一个通道的搬运;所述控制通道包括分别用于关闭、打开和触发所述主通道的第一、第三和第四通道;所述主通道、第一通道、配置通道、第三通道和第四通道顺次链接。
本发明的技术效果在于:
采用本发明所述的方法,解决了DMA通道数目限制的问题,并且在搬运过程中整个DMA参数区配置过程完全由DMA通道来完成,减小了CPU的干预,从而提高了整个系统的传输能力和CPU的利用率。本发明方法的数组中可以容纳的元素个数可以根据需要进行调整,这样就解决了配置数目受到限制的问题,这是因为非连续区域数据的传送总能分解为若干个连续区域数据的传送,配置数组只需配置这若干个元素就可以了。另外,本发明方法在整个过程中只进行了一次直接的DMA通道的配置(即配置DMA通道102的参数),其它配置信息都是填写在配置数组中的,操作过程很快(因为此操作是在DSP的内存中进行的)。通过这样的方式我们又解决了配置过程耗时的问题。
附图说明
图1本发明的DMA通道配置示意图;
图2本发明的DMA通道搬运流程图。
具体实施方式
下面结合附图进一步详细说明本发明的具体实施例。
本发明就是在以上背景技术的基础上提出了一种非连续区域数据的自动搬运方法,主要内容为将一个DMA搬运过程分解为配置过程和搬运过程,其中DMA的配置过程仍然由DMA来完成,这样就通过较少DMA通道实现了非连续区域数据的搬运,整个数据传输过程只需在数据传送开始进行一次参数配置,在数据传输过程中不必由CPU再进行DMA通道的参数配置,从而减少了CPU的干预时间,节约了CPU的资源,使得在DMA通道较少时仍能自动完成非连续区域数据的搬运。
本发明的主要在于:在使用DMA通道搬运数据时,DSP对DMA通道的配置也相当于对外设内存区域的访问,比较费时,为了尽量减少DSP对DMA通道直接配置的次数,可以考虑将配置过程交给DMA通道自动完成,即使用DMA通道来配置DMA通道。
本发明使用前提与限制:
1)DMA控制器需具备“连接”功能,其配置参数区中的配置可以从指定的位置重新加载。
2)DMA控制器需具备“链接”功能,DMA通道的搬运可以相互串接起来,即一个DMA通道搬运结束后可以自动触发另外一个DMA通道的搬运。
3)由于DMA通道在很多DSP处理器上一次搬运的最小字节数为1个字节,故每搬运到DMA的控制寄存器时一次会影响8位,有些DMA控制寄存器的8个位会影响其它DMA通道。
具体配置方法(发明内容)如下,示意图参见图1:
1)非连续区域数据的传送通过以下几个DMA通道多次循环执行来完成。搬运数据的通道,这里称为主DMA通道100;DMA控制寄存器去使能搬运的通道(关闭主DMA通道),这里称为DMA通道101;主DMA通道100的配置参数的搬运通道,这里称为DMA通道102;DMA控制寄存器使能搬运通道(打开主DMA通道),这里称为DMA通道103;DMA控制寄存器触发搬运通道(触发主DMA通道搬运),这里称为DMA通道104。
2)各DMA通道“链接”关系配置。DMA主通道搬运完成链接到DMA通道1;DMA通道1搬运完成后链接到DMA通道102;DMA通道102搬运完成后链接到DMA通道103;DMA通道103搬运完成后链接到DMA通道104;DMA通道104搬运完成后就触发了DMA主通道的搬运。
3)DMA通道101、DMA通道103、DMA通道104可设置为具有“连接”功能的DMA通道,其配置参数区中的配置可以从指定的位置重新加载。这3个DMA通道的搬运的源地址分别为初始化为各自特性值的固定内存,目的地址分别为控制不同状态的DMA控制寄存器地址。
4)我们每次发送数据只需配置的是DMA通道102。设置一个配置数组,数组的每个元素即为DMA主通道搬运一次的配置信息,对应一块连续区域数据的搬运。每次搬运数据前,我们根据非连续区域的个数,在配置数组开始的若干个元素中填写相应个数的配置信息。然后,我们根据配置信息的数目对DMA通道102进行配置,DMA通道102搬运的目的地址是主DMA通道配置参数区的起始地址,搬运的源地址为配置数组的起始地址,搬运的数目为配置数组中有效配置的数目,搬运结束后“连接”的参数区为一空的参数区。每一次DMA通道102被触发搬运后,只搬运一份配置信息到DMA主通道配置参数区的起始地址,搬运完一份配置信息后通过DMA“链接”触发另一个DMA通道(这里为DMA通道103)的搬运,直到其它DMA通道再次触发DMA通道102的搬运。所有配置信息被搬运完成后,DMA通道102连接到一个空的参数区,再一次轮到DMA通道102搬运时,整个搬运过程就结束了。
通过应用本法明方法,可实现对非连续区域数据的自动搬运,CPU只需要在初始时配置搬运参数,随后的搬运过程由DMA通道自动完成。通过这种技术,从理论上讲,可以实现对任意多个非连续区域的自动搬运,不仅解决了DSP上DMA通道数目的限制,而且减小了配置DMA通道所耗费的CPU时间,同时整个数据搬运过程不需要CPU的干预,从而提高了DSP上数据传输效率和CPU利用率。
本发明实现非连续区域数据的的搬运流程如图2所示。
步骤201,DMA通道101、DMA通道103、DMA通道104的配置在系统上电时完成。
步骤202,按照具体数据搬运的内容设置配置数组,一份配置信息对应主DMA通道的一次搬运。
步骤203,设置DMA通道102的配置参数。搬运的目的地址是DMA主通道配置参数区的起始地址,搬运的源地址为配置数组的起始地址,搬运的数目为配置数组中有效配置的数目,搬运结束后连接的参数区为一空的参数区。
步骤204,DSP通过设置DMA控制寄存器中的相应位启动DMA通道101的搬运,
DMA通道101搬运完成后,就关闭了主DMA通道,可以对主DMA通道安全进行操作了,其后它自动链接到了DMA通道102。
步骤205,判断DMA通道102的参数区是否为NULL,如果为NULL,则执行步骤206搬运结束,否则继续步骤207;
步骤206,搬运结束。
步骤207,DMA通道102的功能是搬运配置数组中的一项到主DMA通道对应的参数区中。
步骤208,搬运完成后,DMA通道102的参数区中的源地址会被更新指向配置数组中的下一项,如果所有配置数组的所有配置信息搬运完成,则DMA通道102的参数区被自动连接更新为NULL。
步骤209,DMA通道102搬运了一份配置信息到主DMA通道对应的参数区中后,会自动链接到了DMA通道103,DMA通道103功能是打开主DMA通道。
步骤210,DMA通道103搬运结束后,会自动链接到了DMA通道104,DMA通道104会通过搬运数据达到设置DMA控制寄存器中的相应位,从而启动主DMA通道的搬运。
步骤211,主DMA通道被启动后,则开始按照参数区中指示的配置信息进行搬运。主DMA通道完成参数区中指明的搬运任务后,再次链接到DMA通道101。返回到步骤204。
以上步骤201为上电初始化完成,步骤202至203为搬运数据时CPU所需进行的工作,步骤204之后为DMA自动完成。
根据以上方法,数组中可以容纳的元素个数我们可以根据需要进行调整,这样我们就解决了配置数目受到限制的问题,这是因为非连续区域数据的传送总能分解为若干个连续区域数据的传送,配置数组只需配置这若干个元素就可以了。另外,我们在整个过程中只进行了一次直接的DMA通道的配置(即配置DMA通道102的参数),其它配置信息都是填写在配置数组中的,操作过程很快(因为此操作是在DSP的内存中进行的)。通过这样的方式我们又解决了配置过程耗时的问题。
UTOPIA(Universal Test & Operations PHY Interface for ATM)设备内部有一个信元发送队列,用来存放需要发送的信元。当某个时刻到来时,我们需要通过UTOPIA设备发送若干个信元,这些信元的位置在内存分布上不连续,而且没有规律。我们希望通过DMA通道发送信元,但是有两个问题需要解决:
1)由于待发送的信元在内存分布上不连续,因此,如果通过DMA通道发送信元,则我们需要生成多个DMA的配置,用传统的方法,显然无法达到要求。
2)因为配置数目较多,如果配置过程都由DSP直接完成,那么将消耗比较多的时间。
为了通过UTOPIA设备发送信元,这里可以按照前面的方法使用5个DMA通道,即主DMA通道(用于向UTOPIA设备的发送队列中搬运信元)、DMA_DIS(disable主DMA通道)、DMA_CFG(用于向主DMA通道对应的参数区中搬运发送信元时所需要的配置信息)、DMA_EN(作用和DMA_DIS现反)、DMA_ST(触发主DMA通道的搬运过程)。这几个通道通过DMA的“链接”特性被关联起来,然后配置DSP内存中的配置数组,元素数目根据被分割为的连续区域的数目而定。
具体所做的工作如下:
1)在上电初始化时配置DMA_DIS通道、DMA_EN通道、DMA_ST通道。以上各通道的配置是,目的地址为DMA控制寄存器,源地址为具有特定内容特定的内存地址,且通道配置为具有连接属性搬运完成后可自动加载参数的通道,且其“链接”的下一个通道的链接特性也需配置,即DMA_DIS通道链接到DMA_CFG通道,DMA_EN通道链接到DMA_ST通道,DMA_ST通道无“链接”属性。
2)上电完成后需要发送若干个内存不连续的数据时,如需发送30个内存不连续的数据时,可设置配置数组,使其拥有30条配置信息,每条信息对应一个连续区域数据的发送,每份配置信息拥有具体主搬运通道参数区要求的源地址、目的地址、搬运长度等参数,即主搬运通道的“链接”属性(其需链接到DMA通道DMA_DIS)。
3)设置DMA通道DMA_CFG的配置参数。搬运的目的地址是主DMA通道配置参数区的起始地址,搬运的源地址为配置数组的起始地址,搬运的数目为配置数组中有效配置的数目,搬运结束后连接的参数区为一空的参数区,该DMA通道配置为每触发一次搬运,只搬运主DMA通道的一份配置信息,源地址直接指向配置数组的下一条目,然后直接“链接”到DMA通道DMA_EN。
通过以上配置,用CPU触发DMA_DIS通道搬运,就启动了该DMA链,然后会自动完成了该非连续区域数据的搬运,后续操作就不需CPU进行干预了。这样就解决了DMA通道数目少的问题,并且不必对各DMA通道直接进行配置,减少了CPU的干预时间,提高了整个数据传输的性能。
以上所述仅为本发明的较佳实施例,并非用来限定本发明的实施范围;凡是依本发明所作的等效变化与修改,都被本发明的专利范围所涵盖。
Claims (10)
1、一种数字信号处理器上实现非连续区域数据自动搬运的方法,其特征在于,设置一个配置数组,数组的每个元素为搬运数据的存储器直接访问主通道进行一次搬运的配置信息,利用存储器直接访问通道作为配置通道来将所述配置信息配置给所述主通道,利用存储器直接访问通道作为控制通道来控制所述主通道,从而实现使用存储器直接访问通道来配置存储器直接访问通道。
2、根据权利要求1所述的方法,其特征在于,所述控制通道包括分别用于关闭、打开、和触发所述主通道的第一、第三和第四通道。
3、根据权利要求2所述的方法,其特征在于,所述存储器直接访问通道具有连接功能:所述存储器直接访问通道的配置参数区中的配置能够从指定的位置重新加载;所述通道的搬运能够相互串接起来,一个通道搬运结束后能够自动触发另外一个通道的搬运;所述主通道、第一通道、配置通道、第三通道和第四通道顺次链接。
4、根据权利要求3所述的方法,其特征在于,如果所述配置通道完成所述配置数组的所有配置信息的搬运,则所述配置通道的参数区被自动连接更新为空。
5、根据权利要求4所述的方法,其特征在于,进一步包括以下步骤:
步骤一、在系统上电时完成所述第一、第三和第四通道的配置;
步骤二、按照具体数据搬运的内容设置所述配置数组,使一份所述配置信息对应所述主通道的对一块连续区域数据的一次搬运;
步骤三、设置所述配置通道的配置参数;
步骤四、数字信号处理器通过设置存储器直接访问控制寄存器中的相应位来启动所述第一通道的搬运;
步骤五、所述第一通道搬运完成后关闭了所述主通道,并自动链接到所述配置通道;
步骤六、判断所述配置通道的参数区是否为空,是则搬运结束,否则执行步骤七;
步骤七、所述配置通道搬运所述配置数组中的一份所述配置信息到所述主通道的对应参数区中;
步骤八、所述配置通道自动链接到用于打开所述主通道的所述第三通道;
步骤九、所述第三通道搬运结束后自动链接到所述第四通道,所述第四通道通过搬运数据达到设置存储器直接访问控制寄存器中的相应位,从而启动所述主通道的搬运;
步骤十、所述主通道被启动后,则开始按照参数区中的所述配置信息进行搬运;
步骤十一、所述主通道完成参数区中指明的搬运任务后,再次链接到所述第一通道,返回到步骤五。
6、根据权利要求5所述的方法,其特征在于,所述步骤一由上电初始化完成,所述步骤二至步骤四由CPU完成,所述步骤五至步骤十一由存储器直接访问通道自动完成。
7、根据权利要求5所述的方法,其特征在于,在所述步骤七中,所述配置通道搬运所述配置信息到所述主通道的对应参数区后,所述配置通道的参数区中的源地址会被更新指向配置数组中的下一项,如果所有配置数组的所有配置信息搬运完成,则所述配置通道的参数区被自动连接更新为空。
8、根据权利要求5所述的方法,其特征在于,所述步骤三进一步包括:所述配置通道搬运的目的地址是所述主通道配置参数区的起始地址,搬运的源地址为配置数组的起始地址,搬运的数目为配置数组中有效配置的数目,搬运结束后连接的参数区为一空的参数区。
9、一种数字信号处理器上实现非连续区域数据自动搬运的装置,其特征在于,包括分别作为主通道、配置通道和控制通道的多个存储器直接访问通道;
所述主通道用于搬运数据;
所述配置通道设置有一个配置数组,数组的每个元素为所述主通道进行一次搬运的配置信息,所述配置通道用于将所述配置信息配置给所述主通道;
所述控制通道用于控制所述主通道,从而实现使用存储器直接访问通道来配置存储器直接访问通道,减少了数字信号处理器对存储器直接访问通道直接配置的次数。
10、根据权利要求9所述的装置,其特征在于,所述存储器直接访问通道具有连接功能:所述存储器直接访问通道的配置参数区中的配置能够从指定的位置重新加载;所述存储器直接访问通道具有链接功能:所述通道的搬运能够相互串接起来,一个通道搬运结束后能够自动触发另外一个通道的搬运;所述控制通道包括分别用于关闭、打开和触发所述主通道的第一、第三和第四通道;所述主通道、第一通道、配置通道、第三通道和第四通道顺次链接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610011319XA CN100511194C (zh) | 2006-02-10 | 2006-02-10 | 数字信号处理器上非连续区域数据自动搬运的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610011319XA CN100511194C (zh) | 2006-02-10 | 2006-02-10 | 数字信号处理器上非连续区域数据自动搬运的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101017468A true CN101017468A (zh) | 2007-08-15 |
CN100511194C CN100511194C (zh) | 2009-07-08 |
Family
ID=38726488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610011319XA Expired - Fee Related CN100511194C (zh) | 2006-02-10 | 2006-02-10 | 数字信号处理器上非连续区域数据自动搬运的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100511194C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014183287A1 (en) * | 2013-05-16 | 2014-11-20 | Advanced Micro Devices, Inc. | Memory system with region-specific memory access scheduling |
CN112835828A (zh) * | 2019-11-25 | 2021-05-25 | 美光科技公司 | 用于非连续源及目的地存储器地址的直接存储器存取(dma)命令 |
-
2006
- 2006-02-10 CN CNB200610011319XA patent/CN100511194C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014183287A1 (en) * | 2013-05-16 | 2014-11-20 | Advanced Micro Devices, Inc. | Memory system with region-specific memory access scheduling |
CN105229619A (zh) * | 2013-05-16 | 2016-01-06 | 超威半导体公司 | 具有指定区域存储器访问调度的存储器系统 |
US10956044B2 (en) | 2013-05-16 | 2021-03-23 | Advanced Micro Devices, Inc. | Memory system with region-specific memory access scheduling |
CN105229619B (zh) * | 2013-05-16 | 2021-05-07 | 超威半导体公司 | 具有指定区域存储器访问调度的存储器系统 |
CN112835828A (zh) * | 2019-11-25 | 2021-05-25 | 美光科技公司 | 用于非连续源及目的地存储器地址的直接存储器存取(dma)命令 |
CN112835828B (zh) * | 2019-11-25 | 2024-05-24 | 美光科技公司 | 用于非连续源及目的地存储器地址的直接存储器存取(dma)命令 |
Also Published As
Publication number | Publication date |
---|---|
CN100511194C (zh) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6021490A (en) | Run-time reconfiguration method for programmable units | |
CN102255794B (zh) | 远程消息收发吞吐量优化和等待时间缩短用系统和方法 | |
CN101539902B (zh) | 多计算机系统中节点的dma设备及通信方法 | |
US8904216B2 (en) | Massively multicore processor and operating system to manage strands in hardware | |
CN100403739C (zh) | 基于链表的进程间消息传递方法 | |
US8819345B2 (en) | Method, apparatus, and computer program product for inter-core communication in multi-core processors | |
US7822885B2 (en) | Channel-less multithreaded DMA controller | |
US6003060A (en) | Method and apparatus to share resources while processing multiple priority data flows | |
CN106648896B (zh) | 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法 | |
US20090119460A1 (en) | Storing Portions of a Data Transfer Descriptor in Cached and Uncached Address Space | |
CN106547612A (zh) | 一种多任务处理方法及装置 | |
JP4368795B2 (ja) | プロセッサ間で通信を行うための改良プロセッサ間通信システム | |
CN101221527A (zh) | Linux平台物理内存信息监测系统 | |
US20060015701A1 (en) | Arithmetic node including general digital signal processing functions for an adaptive computing machine | |
US20100122064A1 (en) | Method for increasing configuration runtime of time-sliced configurations | |
CN101116065B (zh) | Dma串 | |
WO2023116340A1 (zh) | 一种数据报文的转发方法及装置 | |
US20070055839A1 (en) | Processing operation information transfer control systems and methods | |
CN100511194C (zh) | 数字信号处理器上非连续区域数据自动搬运的方法及装置 | |
CN102279729A (zh) | 动态可重构阵列调用配置信息的方法、缓存器和处理器 | |
US20060029088A1 (en) | Reducing latency in a channel adapter by accelerated I/O control block processing | |
CN114710571A (zh) | 数据包处理系统 | |
CN110287023A (zh) | 消息处理方法、装置、计算机设备和可读存储介质 | |
CN103678163A (zh) | 数据流的切换方法、装置及系统 | |
CN104424142A (zh) | 一种多核处理器系统中访问共享资源的方法与装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20150210 |
|
EXPY | Termination of patent right or utility model |