CN100594665C

CN100594665C - 混频器电路

Info

Publication number: CN100594665C
Application number: CN200480037356A
Authority: CN
Inventors: 朱西·佩克卡·泰尔瓦吕奥托; 安特蒂·吕阿; 塔尔莫·鲁特萨莱南
Original assignee: Nokia Oyj
Current assignee: Nokia Technologies Oy
Priority date: 2004-01-22
Filing date: 2004-01-22
Publication date: 2010-03-17
Anticipated expiration: 2024-01-22
Also published as: EP1726089A1; WO2005081398A1; US8023923B2; DE602004029285D1; ATE482519T1; CN1894848A; EP1726089B1; US20080305759A1

Abstract

本发明涉及一种混频器电路31，该电路包括一个下变换混频组件33，该组件用于对输入射频信号Irf+、Irf-执行下变换处理。为了改进这种混频器电路，在这里建议其附加包含一个与混频组件的输出端相连的有源混频器负载电路34。所述有源混频器负载电路包括有源混频器负载51、T1、T2以及调制装置S1～S4，其中所述调制装置被安排成对有源混频器负载产生的闪烁噪声进行调制，使之远离下变换混频组件输出的信号Ibb+、Ibb-的信号波段。本发明同样涉及一种包含了所述混频器电路的接收机、芯片和设备，以及一种在所述混频器电路中使用的方法。

Description

混频器电路

技术领域

本发明涉及一种混频器电路，该电路包括用于对输入射频信号进行下变换的下变换混频组件。本发明同样涉及一种包含该混频器电路的接收机电路、设备和芯片。此外，本发明还涉及一种在混频器电路中使用的方法。

背景技术

特别地，在RF接收机中可以使用混频器电路，其中该混频器电路具有用于对射频(RF)信号执行下变换的下变换混频组件。

为了进行说明，在图1中给出了关于示范性的模拟直接变换接收机10的框图。

所描述的接收机10包括用于对所接收的RF信号进行放大的低噪声放大器(LNA)11、用于对经过放大的RF信号进行下变换的混频器12、用于对经过下变换的信号进行处理的模拟信号处理组件13、用于将经过处理的模拟信号转换成数字信号的模数转换器(ADC)14、以及用于对数字信号进行进一步处理的数字信号处理组件(DSP)15。为了处理经过下变换的模拟信号，模拟信号处理组件13包含了N阶低通滤波器(LPF)、模拟增益控制器(AGC)、直流(DC)偏移消除器等等。为了处理数字信号，DSP15包含了抽取级、LPF等等。DSP15的输出则构成了数字基带(BB)输出。

接收机10可以整合到例如移动终端16中，以便接收和处理移动通信网络传送的RF信号。

图2是图1中接收机的前端的一种简明实施方式的示意电路图。图2的电路包含了具有LNA 11的RF放大器21、作为混频器12的吉尔伯特单元22、以及作为模拟信号处理组件13的模拟基带滤波器的两个LPF级25、27。此外，在这里还可以改用更高阶的LPF，而不是所描述的二阶LPF25、27。

LNA 11包括两个输入端和两个输出端。该LNA 11对接收到的RF信号RF IN进行放大，并且输出作为电压Urf+和Urf-的放大信号。LNA 11的输出端与吉尔伯特单元22中的下变换混频组件23的两个信号输入端相连。而所述混频组件23经由两个附加输入端来接收交替的本地振荡器信号LO+和LO-，这两个信号能对输入的射频信号RF IN进行下变换。最终得到的基带信号将会作为电压Ubb+、Ubb-并且经由相应的输出端而被输出。另外，在吉尔伯特单元22的内部，所述混频组件23的输出还与混频器负载24相连。

混频组件23的第一输出端经由第一LPF级25的第一输入端以及电阻器R3a而与第一LPF级25中的运算放大器26的第一输入相连，所述运算放大器26的第一输出则与第一LPF级25的第一输出端相连。此外，在运算放大器26的第一输入和第一输出之间，处于一条支路(hand)上的电容器C1a与处于另一条支路上的电阻器R1a以彼此并联的方式布置。

混频组件22的第二输出端经由第一LPF级25的第二输入端以及电阻器R3b而与运算放大器26的第二输出相连，所述运算放大器26的第二输出则与第一LPF级25的第二输出端相连。此外，在运算放大器26的第二输入与第二输出之间，处于一条支路上的电容器C1b与处于另一条支路上的电阻器R1b以彼此并联的方式布置。

第一LPF级25的第一输出端经由第二LPF级27的第一输入端以及电阻器R4a而与第二LPF级27中的运算放大器28的第一输入相连，所述运算放大器28的第一输出则与第二LPF级27的第一输出端相连。在运算放大器28的第一输入和第一输出之间，处于一条支路上的电容器C2a与处于另一条支路上的电阻器R2a以彼此并联的方式布置。

第一LPF级25的第二输出端经由第二LPF级27的第二输入端以及电阻器R4b而与运算放大器28的第二输入相连，所述运算放大器28的第二输入则与第二LPF级27的第二输入端相连。在运算放大器28的第一输入与第一输出之间，处于一条支路上的电容器C2b与处于另一条支路上的电阻器R2b以彼此并联的方式布置。

这两个LPF级25、27对从吉尔伯特混频器22接收的基带信号Ubb+以及Ubb-执行二阶低通滤波处理。而最终得到的低通滤波的基带信号则被转发到图1的模数转换器14。

与超外差架构之类的其他变换架构相比，通过实施这种具有直接转换架构的接收机，可以实现更为廉价的优点，这是因为在直接变换中不需要用于中频(IF)的昂贵的带通滤波器组件。

此外，如果将接收机作为片上系统(SoC)解决方案加以实现，也就是在单个芯片上实现接收机组件，那将是非常有利的。出于成本、大小以及其他原因，对这种SoC解决方案而言，使用深亚微米互补金属氧化物半导体(CMOS)技术将会是非常有吸引力的。

然而，在使用深亚微米CMOS的实施方案时必须对闪烁噪声加以考虑，由于这种噪声与频率成反比，因此也将其称为1/f噪声。特别地，在例如全球移动通信系统(GSM)的第二代(2G)系统中，闪烁噪声尤其是一个疑难问题，而在第三代(3G)系统中，虽然程度有所下降，但是所述闪烁噪声仍旧是一个问题。这个噪声问题是随着需要低供电电压的现代和未来的CMOS技术而增长的。随着供电电压的降低，噪声也会降低。此外，对较低的供电电压来说，它所具有的一个附加难点是线性度。由于阈值和饱和电压在供电电压很低的情况下会消耗供电电压范围的较大部分，因此，与较高的供电电压相比，在供电电压较低的时候，线性度将会更差。由此，在未来的低电压处理中，传统的直接变换接收机愈发地难以实现。

就线性度和噪声而言，对于直接变换接收机来说一个重要且最为苛刻的组件就是混频器。常规的直接变换接收机包含的用于混频器的无源负载由电阻器和电容器组成，以便提供适当的信号增益以及为干扰提供一阶衰减。为预期的增益、预期的噪声以及预期的线性度来设计无源混频器负载是非常困难的，因为这些因素全都通过混频组件以及负载阻抗的偏置电流而被联系在了一起。因此，在用很低的供电电压进行操作的现代的CMOS架构中，常规的混频器结构具有相当严重的噪声和线性度问题。

在直接变换接收机中，通过将基于双极性互补金属氧化物半导体(BiCMOS)的芯片用于苛刻的RF和基带块，可以避免出现噪声问题。

因此，一般来说，直接变换接收机中诸如DSP之类的数字基带组件是通过使用CMOS技术来实现的。与此相反，在直接变换接收机中，包括LNA、混频器以及模拟基带信令处理组件在内的RF组件通常是使用BiCMOS技术或是其他针对模拟量的半导体工艺来实现的。这样一来，完整的接收机通常是使用至少两个用于RF和数字基带的独立芯片来实现的，而这将会提高制造成本。

发明内容

本发明的一个目的是提供一种替换的混频器电路。特别地，本发明的一个目的是提供一种能在不增大闪烁噪声的情况下实现足够的混频器线性度的混频器电路。

由此在这里提出了一种混频器电路，该电路包括用于对输入射频信号进行下变换的下变换混频组件以及有源的混频器负载电路。这个有源混频器负载电路与下变换混频组件的输出端相连。所述有源混频器负载电路包括有源混频器负载以及调制装置，所述调制装置用于对有源混频器负载产生的闪烁噪声进行调制，使之远离下变换混频组件输出的信号所在的信号波段。

此外，在这里还提出了一种用于接收射频信号以及提供相应的下变换信号的接收机电路、芯片和设备，并且这其中的每一个都包含了所提出的混频器电路。

最后，在这里还提供了一种使用在包含下变换混频组件以及有源混频器负载电路的混频器电路中的方法。所提出的方法包括借助下变换混频组件来对接收到的射频信号执行下变换处理。此外，所提出的方法还包括借助有源混频器负载电路的有源混频器负载来控制下变换混频组件的输出电压。另外，所提出的方法还包括对有源混频器负载产生的闪烁噪声进行调制，使之远离下变换射频信号的信号波段。

本发明基于这样一种考虑，那就是相较于无源混频器负载，有源混频器负载更适合混频器电路，对低电压应用来说则更是如此。在为了实现预期性能而对混频器进行设计的过程中，尤其是在优化电压增益和净空高度进而优化线性度的过程中，有源混频器负载将会提供较大的自由度。如果在混频器电路中使用有源混频器负载，那么可以将共模(CM)阻抗与差分阻抗相分离，并且可以以彼此独立的方式分别将所述阻抗设计成低阻抗和高阻抗。而对无源负载来说，这些因素都是联系在一起的。

如果用有源混频器负载来取代常规混频器电路中的无源混频器负载，那么由于采用了有源混频器负载，因此，对附加噪声、尤其是附加闪烁噪声而言，该噪声将会成为存在于下变换信号的信号波段，例如GSM的基带中的问题。因此，在这里附加建议对有源混频器负载的闪烁噪声进行调制，使之远离信号波段。

此外，与包含无源混频器负载的混频器电路相比，本发明还具有一个优点，那就是有源混频器负载能够实现更好的混频器线性度，也就是更高的三阶截取点(IIP3)。此外，本发明还允许使用有源负载控制来对混频器电路输出节点的共模电压进行控制。

与简单有源混频器负载技术相比，本发明的优势在于降低了有源混频器负载所添加的闪烁噪声，这是因为所提出的调制装置能够从信号波段中移除闪烁噪声。而信号波段中的低噪声电平则是使用调制技术实现的，并且这其中不需要使用低噪声处理来降低闪烁噪声。

所提出的调制并未降低下变换混频组件自身所产生的闪烁噪声。但是，由于线性度改善，因此可以降低混频组件的偏置电流，由此也可以额外地降低这个噪声。

由于噪声是通过调制而从信号波段中被移除的，因此，我们可以使用CMOS技术或是别的“有噪声的”半导体技术，尤其是深亚微米半导体技术而在某个芯片中实现具有足够的混频器性能的混频器电路。由此，本发明为关于下变换混频组件以及例如借助亚微米CMOS技术实现的后续基带处理组件之间的接口的问题提供了一种解决方案。这样一来，本发明能够使用具有很低的供电电压的现代深亚微米半导体工艺来实现一个完整的接收机，尤其是实现一个具有SoC解决方案类型的完整接收机。

举例来说，所述调制装置可以包括切换部件。在现有技术中，例如对求和增量调制器以及仪器用放大器而言，切换或斩波技术在模拟电路方面的应用是公知的。此外，在美国专利6,125,272中同样描述了切换技术在接收机中的应用，但是在该文献中，切换技术并没有与有源混频器负载结合使用。

下变换混频组件可以进行适配，以便对射频电流模式信号或射频电压模式信号执行下变换处理。

所提出的混频器电路可以在使用了数字或模拟半导体技术的RF电路中实现。特别地，该电路非常适合单纯的亚微米数字CMOS工艺，并且在该工艺中是没有任何附加处理选项的。

举个例子，所提出的混频器电路可以在直接变换接收机或是任何IF接收机中使用，其中举例来说，所述IF接收机可以是低IF接收机或外差接收机等等。此外，对其中实现了所提出的混频器电路的接收机而言，该接收机可以归属于任何类型的无线电系统。

特别地，所提出的设备可以是这样一个设备，其中该设备包含了使用所提出的混频器电路的接收机。举例来说，该设备可以是移动终端，也可以是无线电通信网络的网络部件。

附图说明

通过结合附图来考察下文中的详细描述，可以清楚了解本发明的其他目标和特征。

图1是可以实施本发明的常规的直接变换接收机的框图；

图2是对图1中的直接变换接收机的RF和模拟前端的常规实施细节进行显示的示意性电路图；

图3是对根据本发明的直接变换接收机的RF和模拟前端的实施方式进行显示的示意性电路图；

图4是描述根据本发明的接收机的操作的流程图；以及

图5是描述根据本发明的混频器的切换式有源负载的实施例的示意性电路图。

具体实施方式

作为实例，本发明是在上文中参考图1介绍的直接变换接收机10中实施的。

图3描述了图1中的接收机10的RF和模拟前端的细节，其中该接收机使用了根据本发明的混频器电路的一个实施例。

图3的电路包括混频器电路31、第一LPF级35以及第二LPF级37。

混频器电路31包括两个输入端，并且这两个输入端与图1中的LNA11的输出端相连。在混频器电路31的内部，这些输入端经由跨导部件GM32以及混频组件33而与混频器电路31的输出端相连。所述混频组件33则包括用于接收交替的本地振荡器信号LO+和LO-的附加输入端。此外，有源混频器负载电路34也与混频组件33的输出端相连。

混频器电路31的第一输出端经由第一LPF级35的第一输入端而与第一LPF级35中的运算放大器36的第一输入相连，并且该运算放大器36的第一输出与第一LPF级35的第一输出端相连。在运算放大器36的第一输入和第一输出之间，处于一条支路上的电容器C1a与处于另一条支路上的电阻器R1a以彼此并联的方式布置。

混频器电路31的第二输出端经由第一LPF级35的第二输入端而与运算放大器36的第二输入相连，并且该运算放大器36的第二输出与第一LPF级35的第二输出端相连。在运算放大器36的第二输入与第二输出之间，处于一条支路上的电容器C1b与处于另一条支路上的电阻器R1b以彼此并联的方式布置。

第一LPF级35的第一输出端经由第二LPF级37的第一输入端以及电路器R4a而与第二LPF级37中的运算放大器38的第一输入相连，并且该运算放大器38的第一输出与第二LPF级37的第一输出端相连。在运算放大器38的第一输入和第一输出之间，处于一条支路上的电容器C2a与处于另一条支路上的电阻器R2a以彼此并联的方式布置。

第一LPF级35的第二输出端经由第二LPF级37的第二输入端以及电阻器R4b而与运算放大器38的第二输入相连，并且该运算放大器38的第二输出与第二LPF级37的第二输出端相连。在运算放大器38的第一输入与第一输出之间，处于一条支路上的电容器C2b与处于另一条支路上的电阻器R2b以彼此并联的方式布置。

由于LPF级35、37中的电容器C1a、C1b、C2a、C2b以及电阻器R1a、R1b、R2a、R2b、R4a、R4b的排列与图2的LPF级25、27中的排列是相同的，因此在这里使用了相同的参考符号。

最后，第二LPF级37的两个输出端连接到图1的接收机10的模数转换器14。

在所给出的实施例中，接收机10是作为SoC解决方案来实现的，也就是说，图1和3所示的接收机10的所有组件都整合在单个的深亚微米CMOS芯片39上。

现在将参考图4来对包含图3所示的RF和模拟前端的图1所示的接收机的操作进行说明。

首先，接收到的RF电压模式信号RF输入将会由LNA11进行放大。接着，经过放大的RF电压模式信号RF IN将会有跨导部件32转换成RF电流模式信号Irf+和Irf-。所述跨导部件32则可以包括用于此目的的一个或两个晶体管。

然后，RF电流模式信号Irf+和Irf-由混频组件33借助交替的本地振荡器信号LO+和LO-下变换到基带。并且所述混频组件33可以包含用于此目的的下变换晶体管。

有源混频器负载电路34对混频组件33输出的电流模式基带信号Ibb+和Ibb-进行测量，并且将输出电压保持在某个预期值。在下文中将会参考图5对有源混频器负载电路34的设计和操作进行更详细的描述。

现在，差分电流模式基带信号Ibb+和Ibb-将被馈送到模拟基带处理部分13，以便进行进一步的处理。而电流模式接口则会在线性度方面提供附加的优点。模拟基带处理包括借助图3所示的两个LPF级35、37来执行二阶低通滤波。然后，经过低通滤波的信号由ADC14转换到数字域中，并且在接收机输出这些作为数字基带输出的数字基带信号之前，DSP 15还会对这些数字基带信号进行进一步处理。

图5是显示图3中的混频器电路31所具有的有源混频器负载电路34的细节的图示。

混频器电路31中的混频组件33及其与有源混频器负载电路的连接是用虚线表示的。如上文中参考图3和图4所述，混频器电路31接收作为输入信号的RF电流模式信号Irf+和Irf-，以及附加的本地振荡器信号LO+和LO-。

如参考图3所描述的那样，混频器电路31的输出端在一个支路上与第一LPF级35相连。在图5中，提供给第一LPF级35的信号称为Outp和Outn。因此，在图3的实施例中，信号Outp和Outn对应于电流模式基带信号Ibb+和Ibb-。在另一个实施例中，图5的信号Outp和Outn也可以是提供到后续LPF级的电压模式信号，而这取决于混频器电路与后续LPF级的连接类型。

此外，混频器电路31的两个输出端还与运算放大器51的相应输入端相连。并且在运算放大器51的第三输入上提供了一个共模参考电压VCMREF。运算放大器51的输出与两个晶体管T1、T2的相应门极相连。而所述运算放大器51以及晶体管T1、T2则构成了实际的有源混频器负载。

另外，混频器电路31的第一输出端可以经由第一切换部件S1以及第一晶体管T1而与接地Gnd相连。而混频器电路31的第一输出端则可以经由第二切换部件S2以及第二晶体管T2而与接地Gnd相连。

此外，混频器电路31的第二输出端可以经由第三切换部件S3以及第一晶体管T1而与接地Gnd相连。而混频器电路31的第二输出端则可以经由第四切换部件S4以及第二晶体管T2而与接地Gnd相连。

与之相反，在常规的有源混频器负载中，混频组件的第一输出端是经由第一晶体管固定接地的，而混频组件的第二输出端则是经由第二晶体管固定接地的。

在图5的有源混频器负载电路中，其中包含了切换部件S1～S4，以便移除实际的有源混频器负载51、T1、T2所产生的闪烁噪声。为此目的，切换部件S1、S4与切换部件S2、S3将会以交替方式闭合。在图5中，用于切换部件S1和S4的控制信号是用Pch表示的，而用于切换部件S2和S3切换的互补控制信号在图5中则是用xpch表示的。借助这种切换操作，可以确保对有源混频器负载电路34的闪烁噪声进行调制，使之离开基带并且到达一个围绕在切换频率周围的波段。这样则可以避免常规有源混频器负载的闪烁噪声问题。

由于借助调制而从信号中移除了噪声，因此，基于CMOS的芯片可以用于实现混频器电路。

由此，本实施例为关于直接变换接收机中的下变换混频器电路31以及借助亚微米CMOS技术实现的后续基带处理组件之间接口的重要问题提供了一种解决方案。此外，本发明有助于实现SoC实施方式，并且提高了整合RF部分以及使用CMOS技术的数字基带的可能性。由于使用了单个芯片来替换用于RF部分以及用于基带部分的两个芯片，因此，所述SoC解决方案能够实现较低的制造成本。

本实施例并未触及闪烁噪声以及实际信号下变换晶体管失配。而上述文献US6,125,272则描述了一种用于补偿混频组件的下变换晶体管失配以及改善混频组件的最终二阶非线性度(IIP2)的可能性，该文献则可以与本实施例相结合。

应该指出的是，所描述的实施例仅仅构成的是本发明的多种可行性实施例中的一种。

Claims

1.一种混频器电路，其中包括：

下变换混频组件，用于对输入的射频信号执行下变换处理；以及

与所述下变换混频组件的输出端相连的有源混频器负载电路，其中所述有源混频器负载电路包括有源混频器负载以及调制装置；

其中所述有源混频器负载包括第一晶体管、第二晶体管以及运算放大器，其中所述下变换混频组件的第一输出端与所述运算放大器的第一输入相连，所述下变换混频组件的第二输出端与所述运算放大器的第二输入相连，在所述运算放大器的参考共模电压输入上施加了一个参考共模电压，并且所述运算放大器的输出以并联的方式连接到所述第一晶体管以及所述第二晶体管的相应门极；以及

其中所述调制装置包括多个切换部件，这些部件被安排为一方面交替地将所述下变换混频组件的所述第一输出端经由所述第一晶体管、所述下变换混频组件的所述第二输出端经由所述第二晶体管与接地相连，另一方面交替地将所述下变换混频组件的所述第一输出端经由所述第二晶体管、所述下变换混频组件的所述第二输出终端经由所述第一晶体管与接地相连，用于对所述有源混频器负载产生的闪烁噪声进行调制，使之远离所述下变换混频组件输出的信号的信号波段。

2.根据权利要求1的混频器电路，其中所述下变换混频组件被适配成对射频电流模式信号执行下变换处理。

3.根据权利要求1的混频器电路，其中所述下变换混频组件被适配成对射频电压模式信号执行下变换处理。

4.一种用于接收射频信号并且提供相应的下变换信号的接收机电路，其中该接收机电路包含了依照前述任何一个权利要求的混频器电路。

5.根据权利要求4的接收机电路，其中在单个芯片上至少整合了所述混频器电路以及所述接收机电路中至少一个被安排成处理数字基带信号的组件。

6.一种芯片，该芯片至少包含了根据权利要求1～3中任何一个权利要求的混频器电路。

7.根据权利要求6的芯片，其中所述混频器电路是借助深亚微米半导体技术而在所述芯片上实现的。

8.一种设备，该设备包含了根据权利要求1～3中任何一个权利要求的混频器电路。

9.根据权利要求8的设备，其中所述设备是移动终端。

10.根据权利要求8的设备，其中所述设备是无线电通信网络的网络部件。

11.一种在混频器电路中使用的方法，其中该电路包括下变换混频组件以及有源混频器负载电路，所述有源混频器负载电路包含了有源混频器负载，所述有源混频器负载则包括第一晶体管、第二晶体管以及运算放大器，所述下变换混频组件的第一输出端与所述运算放大器的第一输入相连，所述下变换混频组件的第二输出端与所述运算放大器的第二输入相连，在所述运算放大器的参考共模电压输入上施加了一个参考共模电压，并且所述运算放大器的输出以并联的方式连接到所述第一晶体管以及所述第二晶体管的相应门极，其中所述方法包括：

借助所述下变换混频组件来对接收到的射频信号执行下变换处理；

借助所述有源混频器负载电路的有源混频器负载来控制所述下变换混频组件的输出电压；以及

通过一方面交替地将所述下变换混频组件的所述第一输出端经由所述第一晶体管、所述下变换混频组件的所述第二输出端经由所述第二晶体管与接地相连，另一方面交替地将所述下变换混频组件的所述第一输出端经由所述第二晶体管、所述下变换混频组件的所述第二输出端经由所述第一晶体管与接地相连，对所述有源混频器负载产生的闪烁噪声进行调制，使之远离所述经过下变换的射频信号的信号波段。

12.根据权利要求11的方法，其中，对接收到的射频信号执行下变换处理包括对射频电流模式信号执行下变换处理。

13.根据权利要求11的方法，其中，对接收到的射频信号执行下变换处理包括对射频电压模式信号执行下变换处理。