CN100587654C - 省电型数据处理器 - Google Patents
省电型数据处理器 Download PDFInfo
- Publication number
- CN100587654C CN100587654C CN200710110145A CN200710110145A CN100587654C CN 100587654 C CN100587654 C CN 100587654C CN 200710110145 A CN200710110145 A CN 200710110145A CN 200710110145 A CN200710110145 A CN 200710110145A CN 100587654 C CN100587654 C CN 100587654C
- Authority
- CN
- China
- Prior art keywords
- instruction
- immediate value
- bus
- electricity
- data processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006870 function Effects 0.000 claims description 11
- 230000009191 jumping Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明是一种省电型数据处理器，其指令译码单元通过一指令总线，对指令内存及指令缓存器做一指令译码，而于指令缓存器、程序计数器及运算单元之间，设置有一立即值总线及该立即值总线分别对该程序计数器的控制信号与对该运算单元的控制信号，根据指令的类别来做不同的处理，当对指令缓存器译码的结果为立即值运算、跳跃及呼叫指令时，则将指令中的立即值放在该立即值总线进行传送，其余的译码结果保持在原指令总线上进行传送，通过分指令分类及利用不同路径传送，即可减少数据变动产生的不必要耗电，以达到省电的目的。
Description
技术领域
本发明涉及一种省电型数据处理器，尤其涉及一种改变指令译码电路的数据配送方法，指令译码电路根据指令的类别来做不同的处理，当解码的结果为立即值运算、立即值跳跃及呼叫指令时，则将指令中的立即值放在一立即值总线(NIB)进行传送，其余的译码结果保持在原指令总线(IB)上进行传送，通过指令分类及利用不同路径传送，即可减少数据变动所产生的不必要耗电，以达到处理器工作省电的目的。
背景技术
因为现今许多电子产品几乎都是通过一微控制单元(MCU)、微处理单元(MPU)或数字数据处理器来做控制及运算处理，而非关于语音处理的电子产品，通常由数字数据处理器来进行上述工作，而指令译码电路应用于数字数据处理器中相当普及，该指令译码电路的功能是对数据及控制信号做一译码，以利后续运算单元及数据存取单元做一处理。
在可携式电子产品中，因采用电池做为电池，为避免频频更换电池的不便及环保概念的考虑，采取更为省电的电路设计有其必要。请参阅图1所示，为公知数据处理器的功能方块示意图，其硬件结构包括有：一指令内存11、一指令缓存器12、一指令译码单元13、一程序计数器14、一运算单元15、一数据存储器16、一周边电路17及一数据总线18，而由指令译码单元13通过一指令总线(IB)121，对指令缓存器12做一指令译码后，所取得数据和控制信号(131、132)，随着指令周期在数据总线(Data Bus)18和指令总线(Instruction Bus，IB)121上变动，在该公知数字数据处理器结构中，当执行立即值运算或立即值跳跃及呼叫指令时，程序计数器(PC)14与运算单元(ALU)15所需要的立即值，必须通过数据总线18才能取得，而程序计数器14与运算单元15对于数据总线18的读取频率相当地频繁，其它功能电路将会因为数据总线18数据变动，产生耗电的现象，即不符合省电的要求。
电子产品的耗电与工作频率和电路的复杂程度通常呈正比例，当电路越是复杂及运算或工作频率越高，其所消耗的电能越大，本发明针对数据输入端控制数据总线及指令总线上数据的变动，以减少不必要的电路运行来达到省电的目的。
发明内容
基于解决以上所述公知技术的缺点，本发明为一种省电型数据处理器，从数据输入端控制数据总线和指令总线上数据的变动，以减少不必要的电路运行，降低耗电。主要目的是改变指令译码电路的数据配送方法，指令译码电路根据指令的类别来做不同的处理，当解码的结果为立即值运算、立即值跳跃及呼叫指令时，则将指令中的立即值放在一立即值总线(NIB)进行传送，其余的译码结果保持在原指令总线(IB)上进行传送，通过指令分类及利用不同路径传送，即可减少数据变动产生的不必要耗电，以达到省电的目的。
本发明的另一目的是指令总线对应立即值的位也因为解出立即值指令后，仍可保持原数值，因而可减少连接于指令总线的电路部件，因此可达到更进一步的省电效果。
为达到上述目的，本发明的一种省电型数据处理器的译码处理步骤，其包括有：
a.将指令缓存器预先译码；
b.判断是否为立即值指令；该立即值指令的判断，是通过指令缓存器数据的某一位数值来判断；判断结果若为立即值指令时，则执行步骤d至步骤h；若不是立即值指令时，则执行步骤c；
c.立即值总线保持原数值，指令总线内存数值与指令内存相同；
d.将指令中的立即值加载立即值总线，指令总线将其所对应的立即值位保持原值；
e.将指令总线数据传送至指令译码单元进行译码；
f.判断立即值指令种类；
g.若立即值所解出结果为跳跃及呼叫指令，立即值总线将该指令传送至程序计数器；以及
h.若立即值所解出结果为运算指令，立即值总线将该指令传送至运算单元。
附图说明
图1为公知数据处理器的功能方块示意图；
图2为本发明省电型数据处理器的功能方块示意图；
图3为本发明省电型数据处理器的译码处理步骤流程图。
其中，附图标记说明如下：
11、21～指令内存
12、22～指令缓存器
121、221～指令总线
222～立即值总线
2221、2222～控制信号
13、23～指令译码单元
131、132、231、232～控制信号
14、24～程序计数器
15、25～运算单元
16、26～数据存储器
17、27～周边电路
31～将指令缓存器预先译码
32～判断是否为立即值指令
33～立即值总线保持原数值，指令总线内存数值与指令内存相同
34～将指令中的立即值加载立即值总线，指令总线将其所对应的立即值位保持原值
35～将指令总线数据传送至指令译码单元进行译码
36～判断立即值指令种类
37～若立即值所解出结果为跳跃及呼叫指令，立即值总线将该指令传送至程序计数器
38～若立即值所解出结果为运算指令，立即值总线将该指令传送至运算单元
具体实施方式
以下结合附图说明本发明的详细结构，及其连结关系，以利于说明本发明。
请参阅图2所示，本发明省电型数据处理器的功能方块示意图，其硬件结构包括有：一指令内存(INST.MEM)21、一指令缓存器(IR)22、一指令译码单元(ID)23、一程序计数器(PC)24、一运算单元(ALU)25、一数据存储器(DATA MEM)26、一周边电路(PER.CIRCUIT)27及一数据总线(DATA BUS)28，因数据存储器26与周边电路27为一般数字数据处理器的固定电路部件，故不针对该二部件做多余的解释。除了指令译码单元23通过一指令总线(Instruction Bus，IB)221，对指令缓存器22做一指令译码后，所取得数据和控制信号(131、132)之外，又于指令缓存器22、程序计数器24及运算单元25之间，设置有一立即值总线(New InstructionBus，NIB)222以及立即值总线222分别对程序计数器24的控制信号2221，与对运算单元25控制信号2222。当指令缓存器22译码的结果为立即值运算、跳跃及呼叫指令时，如果立即值所解出结果为跳跃及呼叫指令，立即值总线将该指令传送至程序计数器24，该程序计数器24将取用立即值总线222内所传送立即值做为新的指令地址；相对地，如果立即值所解出结果为运算指令，立即值总线222将该指令传送至运算单元25，该运算单元将取用立即值总线222内所传送立即值做为运算依据。
上述指令缓存器12的功能是将指令内存11输出的数据加载，并做初步解码；而程序计数器14的功能是输出地址至指令内存11，控制程序的执行程序；而运算单元15的功能是对输入的数据做一运算。
请参阅图3所示，为本发明省电型数据处理器的译码处理步骤流程图，其是根据图2所揭示的结构，即可执行下列步骤，其包括有：
31～将指令缓存器预先译码；
32～判断是否为立即值指令，该立即值指令的判断，是通过指令缓存器数据的某一位数值来判断，若为立即值指令时，则执行步骤34；若非为立即值指令时，则执行步骤33；
33～立即值总线保持原数值，指令总线内存数值与指令内存相同；
34～将指令中的立即值加载立即值总线，指令总线将其所对应的立即值位保持原值；
35～将指令总线数据传送至指令译码单元进行译码；
36～判断立即值指令种类；
37～若立即值所解出结果为跳跃及呼叫指令，立即值总线将该指令传送至程序计数器；以及
38～若立即值所解出结果为运算指令，立即值总线将该指令传送至运算单元。
根据上述图2、图3的揭示，即可了解本发明优于公知技术的结构在于将原本已存于指令的立即值做为运算单元及程序计数器所需要的数据，不需另外由数据总线中做一存取动作，故可减少数据总线数据变动的频率；另外，指令总线对应立即的位也因解出立即值指令后，仍可保持原数值，因而可减少连接于指令总线的电路部件，因此可达到更进一步的省电效果。
综上所述，本发明的结构特征及各实施例都已详细揭示，因而可充分显示出本发明的目的及功效上均具有实施的进步性，极具产业的利用价值，且为目前市面上前所未见的运用，根据专利法的规定，本发明完全符合发明专利的要求。
以上所述，仅为本发明的较佳实施例，不能以此限定本发明所实施的范围，即凡依本发明权利要求所作的改变与修饰，都应仍属于本发明专利涵盖的范围，
Claims (6)
1.一种省电型数据处理器，其指令译码单元通过一指令总线，对指令内存及指令缓存器做一指令译码，其特征在于，在指令缓存器、程序计数器及运算单元之间，设置有一立即值总线及该立即值总线分别对该程序计数器的控制信号与对该运算单元的控制信号，根据指令的类别来做不同的处理，当对指令缓存器译码的结果为立即值运算、立即值跳跃及呼叫指令时，则将指令中的立即值通过该立即值总线进行传送，其余的译码结果保持在原指令总线上进行传送，可减少数据变动产生的不必要耗电，达到省电的目的。
2.根据权利要求1所述的省电型数据处理器，其特征在于，该指令缓存器的功能是将指令内存输出的数据加载，并做初步译码。
3.根据权利要求1所述的省电型数据处理器，其特征在于，该程序计数器的功能是输出地址至指令内存，控制程序的执行。
4.根据权利要求1所述的省电型数据处理器，其特征在于，该运算单元的功能是对输入的数据做一运算。
5.根据权利要求1所述的省电型数据处理器，其特征在于，该省电型数据处理器进一步包括有一数据存储器与一周边电路。
6.一种省电型数据处理器的译码处理步骤，其特征在于，其包括有：
a.将指令缓存器预先译码；
b.判断是否为立即值指令；该立即值指令的判断，是通过指令缓存器数据的某一位数值来判断；判断结果若为立即值指令时，则执行步骤d至步骤h；若不是立即值指令时，则执行步骤c；
c.立即值总线保持原数值，指令总线内存数值与指令内存相同；
d.将指令中的立即值加载立即值总线，指令总线将其所对应的立即值位保持原值；
e.将指令总线数据传送至指令译码单元进行译码；
f.判断立即值指令种类；
g.若立即值所解出结果为跳跃及呼叫指令，立即值总线将该指令传送至程序计数器；以及
h.若立即值所解出结果为运算指令，立即值总线将该指令传送至运算单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710110145A CN100587654C (zh) | 2007-06-18 | 2007-06-18 | 省电型数据处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710110145A CN100587654C (zh) | 2007-06-18 | 2007-06-18 | 省电型数据处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101329596A CN101329596A (zh) | 2008-12-24 |
| CN100587654C true CN100587654C (zh) | 2010-02-03 |
Family
ID=40205422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710110145A Expired - Fee Related CN100587654C (zh) | 2007-06-18 | 2007-06-18 | 省电型数据处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100587654C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101951171B1 (ko) * | 2012-08-09 | 2019-02-25 | 삼성전자 주식회사 | 멀티미디어 프로세싱 시스템 및 그 동작 방법 |
-
2007
- 2007-06-18 CN CN200710110145A patent/CN100587654C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101329596A (zh) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8190854B2 (en) | System and method of processing data using scalar/vector instructions | |
| CN109918130A (zh) | 一种具有快速数据旁路结构的四级流水线risc-v处理器 | |
| KR100928138B1 (ko) | 멀티스레딩된 프로세서에서 전력을 제어하는 시스템 및방법 | |
| US20060282646A1 (en) | Software selectable adjustment of SIMD parallelism | |
| CN111240457A (zh) | 一种基于risc-v的动态功耗管理方法 | |
| CN104516477A (zh) | 进入低功率状态的技术 | |
| CN103150005A (zh) | 非对称低功耗移动设备的多核结构 | |
| CN115048326A (zh) | 用于管理总线通信协议的选择 | |
| CN100587654C (zh) | 省电型数据处理器 | |
| CN111381664A (zh) | 控制处理器中的功率状态降级 | |
| CN202939603U (zh) | 外置式数据处理装置 | |
| CN104699224A (zh) | 一种节电控制方法 | |
| US8595470B2 (en) | DSP performing instruction analyzed m-bit processing of data stored in memory with truncation / extension via data exchange unit | |
| US20050216779A1 (en) | Device and method for managing a standby state of microprocessor | |
| US20060107076A1 (en) | System, method, and apparatus for reducing power consumption a microprocessor with multiple decoding capabilities | |
| CN103809987A (zh) | 一种soc芯片更换自身内部fpga ip程序的方法 | |
| CN101923386B (zh) | 一种降低cpu功耗的方法及一种低功耗cpu | |
| CN106547514B (zh) | 一种基于时钟拉伸技术的高能效二进制加法器 | |
| CN115857649A (zh) | 针对主机系统选择电源 | |
| CN100430890C (zh) | 一种8位risc微控制器 | |
| US9841997B2 (en) | Method and apparatus for execution mode selection | |
| CN101518849A (zh) | 一种数字化切割方法 | |
| MAEJIMA et al. | Design and architecture for low-power/high-speed RISC microprocessor: SuperH | |
| CN105183697A (zh) | 嵌入式rsic-dsp处理器系统及构建方法 | |
| CN101221494B (zh) | 一种8位risc微控制器构架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100203 |