CN100553365C - 用于数据速率转换的虚拟计数器 - Google Patents

用于数据速率转换的虚拟计数器 Download PDF

Info

Publication number
CN100553365C
CN100553365C CNB038005425A CN03800542A CN100553365C CN 100553365 C CN100553365 C CN 100553365C CN B038005425 A CNB038005425 A CN B038005425A CN 03800542 A CN03800542 A CN 03800542A CN 100553365 C CN100553365 C CN 100553365C
Authority
CN
China
Prior art keywords
subregion
virtual counter
counter
address
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038005425A
Other languages
English (en)
Other versions
CN1522551A (zh
Inventor
王文宝
陈国辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZULINK SEMICONDUCTORS CO Ltd
Microsemi Semiconductor ULC
Original Assignee
ZULINK SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZULINK SEMICONDUCTORS CO Ltd filed Critical ZULINK SEMICONDUCTORS CO Ltd
Publication of CN1522551A publication Critical patent/CN1522551A/zh
Application granted granted Critical
Publication of CN100553365C publication Critical patent/CN100553365C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54533—Configuration data, translation, passwords, databases
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits

Abstract

一种用于在接收不同数据速率的数据流的数字开关处动态计算存储地址的虚拟计数器。开关具有可分为多个分区的存储器，每一分区可分为多个通道。在开关处的速率转换结构中对每一数据流均实施一虚拟计数器，以最优化开关存储的使用。输入虚拟计数器用于计算数据存储地址，输出虚拟计数器用于计算连接存储地址。

Description

用于数据速率转换的虚拟计数器
技术领域
本发明涉及时隙互换交换(也被叫作TDM交换)，其通常使用时域多路(TDM)连续流及存储器来实现交换。特别是，本发明提供了用于调节不同数据速率的连续流的系统及方法。
背景技术
TDM连续流经常不得不为正确运算而相互同步。TDM交换中使用的典型的同步定时信号为一8kHz的定时信号，其也被叫作帧脉冲。典型地，每8位构成一通道，且每一连续流具有固定数量的通道每帧(125微秒)。例如，2.048Mb/s流具有32通道每帧，8.192Mb/s流具有128通道每帧。通常，一帧的所有通道需要被存储进内部存储器中以便可在每帧基础上(8kHz)交换数据。
由于TDM流通常使用多种数据速率，如2.048Mb/s、4.096Mb/s、8.192Mb/s、16.384Mb/s、32.768Mb/s、甚至更高的速率，因而需要速率转换开关以在不同的数据速率之间转换数据。现有技术中，执行速率转换的方法是为出现在开关处的所有流中的具有最高数据速率的流保留最大数量的存储通道。从而，如果数据流具有例如从2.048Mb/s到16.384Mb/s的速率范围，则需要保留256存储通道每帧。如此，当仅需要32通道的2.048Mb/s数据流被接收时，较高数量的保留通道导致存储器浪费。这就导致存储器使用的低效率。很显然，从上面可以看出，数据速率越高，存储器使用效率则越低。
本发明通过使用虚拟计数器动态分配存储地址而克服了存储器浪费问题。在这种情况下，无论使用什么样的数据速率，由内部存储器提供的整个交换带宽均是可用的。
发明内容
本发明的目的是为具有不同输入及输出数据速率的数据流提供动态物理存储地址，并在输入及输出数据流的数据速率可被设计时不浪费任何存储通道。该特征可用在数据存储器及连接存储器上。
根据本发明，物理存储地址虚拟计数器的创建使硅片上的存储使用最大化。其使装置管芯尺寸最小并降低了制造成本，同时允许装置提供最大数量的数据交换通道。
因此，根据本发明的第一方面，用于在数字开关处动态计算存储地址的虚拟计数器，开关具有可分为多个分区的存储器，每一分区可分为多个通道，虚拟计数器包括：计算对给定时间间隔所需要的存储分区的数量的分区分配计算器；对在所述时间间隔期间被存储的通道的数量进行计数的通道计数器；及基于分区和通道信息获得物理存储地址的地址计算器。
根据本发明的第二方面，提供了一种在数字开关处动态计算存储地址的方法，数字开关具有可分为多个分区的存储结构，且每一分区可分为多个通道，该方法包括：使用分区分配计算器计算对给定时间间隔所需要的存储分区的数量；使用通道计数器对在时间间隔期间被存储的通道的数量进行计数；使用地址计算器基于分区和通道信息获得物理存储地址。
根据本发明的另一方面，提供了一种在接收不同数据速率的输入数据流的数字开关中使用的速率转换电路，开关具有可分为多个分区的存储器，每一分区可分为多个通道，速率转换电路包括：在数字开关处计算存储地址的虚拟计数器，虚拟计数器具有分区分配计算器以计算给定时间间隔所需要的存储分区的数量；对在所述时间间隔期间被存储的通道的数量进行计数的通道计数器；及基于分区和通道信息获得物理存储地址的地址计算器。
附图说明
本发明将参照附图做更详细的描述，其中：
图1为输入虚拟计数器的框图；
图2为输出虚拟计数器的框图；及
图3为速率转换实施中的多个虚拟计数器的顶层框图。
具体实施方式
为使得存储资源的完全使用在数据交换中是可以实现的，每一连续流应基于对该特定流指明的数据速率保留最少可能量的存储通道。对于不同的数据速率，在一帧(125微秒)中的通道的总数量是不同的。一2.048Mb/s速率有32通道，一4.096Mb/s速率有64通道，一8.192Mb/s速率有128通道，一16.384Mb/s速率有256通道，依此类推。为处理不同的数据速率，本发明对每一流使用一虚拟计数器电路以动态计算每一通道的绝对存储地址。
图1为根据本发明的输入虚拟计数器的框图。每一输入流具有一与其关联的输入虚拟计数器电路。开端分区是分配给一特定流的第一存储分区，末端分区是在该分区分区分配停止的分区。正如随后将讨论的，末端分区实际上是下一流的开始位置。在图1中，分区分配计算器分析数据流的数据速率并基于该流的数据速率确定需要多少分区来存储数据流的一帧。例如，一2.048Mb/s流要求一个分区，而一16.384Mb/s要求8个分区。下面的表1示出了数据速率与所需要的分区数量之间的关系。
表1：数据速率与分区
  流数据速率   所需要的分区数量   所分配的通道数量
  2.048Mb/s   1   32
  4.096Mb/s   2   64
  8.192Mb/s   4   128
  16.384Mb/s   8   256
  32.768Mb/s   16   512
  65.536Mb/s   32   1024
每一分区具有32个通道。通道计数器对在帧期间已被存储的通道的数量进行计数。由通道计数器确定的通道数量被反馈给数据存储绝对地址计算器，该计算器还接收关于输入信号的数据速率的信息。如先前所指出的，开端分区是分配给一特定流的第一存储分区，末端分区是在该分区分区分配停止的分区。作为开始位置的流0固定于零点，其余流的开端分区是从先前流传递的末端分区。末端分区按如下等式计算：EP＝SP+N
其中EP＝末端分区数量
SP＝开端分区数量(对第一流为0)
N＝所需要的分区数量
对2.048Mb/s流，N＝1
对4.096Mb/s流，N＝2
对8.192Mb/s流，N＝4
对16.384Mb/s流，N＝8
对32.768Mb/s流，N＝16
对65.536Mb/s流，N＝32
通道数量产生自计数器，该计数器在帧边界处被复位为零，其中帧边界由帧脉冲确定。对每一通道，通道数量按1递增。
数据存储的绝对地址是存储器中的物理地址，其一特定通道应被写入。数据存储绝对地址按如下等式产生：
Adm＝L*N*SP+C-O
其中
Adm＝数据存储的绝对地址
L＝一个分区的通道的总数量，其为32
N＝所需要的分区数量
SP＝开端分区数量
C＝通道数量
O＝根据通道数量的通道偏移量
每一输出流也有一与其关联的输出虚拟计数器。非常类似于输入虚拟计数器的输出虚拟计数器在图2中示出。开端分区和通道数量以与输入虚拟计数器处的同样的方式确定。然而，在输出虚拟计数器的情况中，代替数据存储器，地址输出是对连接存储器。连接存储器的绝对地址按以下等式产生：
Acm＝L*N*SP+C+O
其中
Acm＝连接存储器的绝对地址
L＝一个分区的通道的总数量，其为32
N＝所需要的分区数量
SP＝开端分区数量
C＝通道数量
O＝根据通道数量的通道偏移量
对本领域的技术人员，输入及输出虚拟计数器在图3的框图中所示的速率转换结构中找到一特定实施是很显然的。如先前所指出的，输入虚拟计数器为数据存储器提供绝对地址，而输出虚拟计数器为连接存储器提供绝对地址。二者相互独立。
与虚拟计数器一起工作，包括数据存储器及连接存储器在内的内部存储器均在分区中管理，且每一分区保存32个通道，其为一2.048Mb/s的最小要求。从而每一2.048Mb/s占用一存储分区，而具有高于基础2.048Mb/s的其他数据速率的流占用多个存储分区。
虚拟计数器为每一流基于其数据速率计算所需要的分区数量并为每一通道分配存储通道。表2、3、4表示了对不同数据速率分区及通道的数量。
表2：分区及通道数量(数据速率＝2.048Mb/s)
EP＝SP+1
表3：分区及通道数量(数据速率＝4.096Mb/s)
EP＝SP+2
表4：分区及通道数量(数据速率＝8.192Mb/s)
Figure C0380054200093
EP＝SP+4
注意：SP＝开端分区；EP＝末端分区
从图3可显然看出，数据流0被反馈给虚拟计数器Sti0，其余数据流的每一个被反馈给图3所示的结构中的其他虚拟计数器。每一个接收连续数据流并为数据输出绝对存储地址。
输出虚拟计数器为输出流提供连接存储地址。
在本发明的特定实施例已被描述和图解的同时，对本领域技术人员，在不脱离基本概念的情况下做出大量变化是显而意见的。然而，应该理解为，那样的变化将落入由所附权利要求确定的本发明的范围中。

Claims (15)

1、一种用于在数字开关处动态计算存储地址的虚拟计数器，开关具有可分为多个分区的存储器，每一所述分区可分为多个通道，虚拟计数器包括：
一分区分配计算器，其计算对给定时间间隔所需要的存储分区的数量；
一通道计数器，其对在所述时间间隔期间被存储的通道的数量进行计数；及
一地址计算器，其基于分区和通道信息获得物理存储地址，其中所述给定时间间隔为在预先确定的定时信号速率下的一帧。
2、如权利要求1所定义的虚拟计数器，其中所述定时信号速率为8kHz。
3、如权利要求1所定义的虚拟计数器，其中所述分区及通道信息是基于到所述开关的数据流的数据速率。
4、如权利要求3所定义的虚拟计数器，用于接收进入的数据流并用于计算物理数据存储地址。
5、如权利要求3所定义的虚拟计数器，用于接收输出数据流并用于计算物理连接存储地址。
6、如权利要求1所定义的虚拟计数器，其中所述分区分配计算器记录开端分区标记。
7、如权利要求6所定义的虚拟计数器，其中所述分区分配计算器记录末端分区标记。
8、如权利要求7所定义的虚拟计数器，其中所述分区分配计算器具有传递所述末端分区标记到另一虚拟计数器的设备。
9、一种在数字开关处动态计算存储地址的方法，数字开关具有可分为多个分区的存储结构，且每一分区可分为多个通道，该方法包括：
使用分区分配计算器计算对给定时间间隔所需要的存储分区的数量；
使用通道计数器对在所述时间间隔期间被存储的通道的数量进行计数：及
使用地址计算器基于分区和通道信息获得物理存储地址，其中所述给定时间间隔为125微秒，其为8kHz定时信号的一帧。
10、如权利要求9所定义的方法，其中分区及每一分区的通道的数量是基于进入的数据流的数据速率。
11、如权利要求10所定义的方法，其中，对2.048Mb/s的数据速率，需要一个分区；对于加倍的数据速率，所需的分区数量也加倍。
12、如权利要求11所定义的方法，其中每一分区具有32通道。
13、一种在接收不同数据速率的输入数据流的数字开关中使用的速率转换电路，开关具有可分为多个分区的存储器，每一分区可分为多个通道，速率转换电路包括：在所述数字开关处计算存储地址的虚拟计数器，该虚拟计数器具有：
计算给定时间间隔所需要的存储分区的数量的分区分配计算器；
对在所述时间间隔期间被存储的通道的数量进行计数的通道计数器；及
基于分区和通道信息获得物理存储地址的地址计算器，其中所述给定时间间隔为在预先确定的定时信号速率下的一帧。
14、如权利要求13所定义的速率转换电路，在每一数据流中实施该速率转换电路，以便为每一数据流动态地计算物理存储地址，其中每一数据流可具有不同数据速率。
15、如权利要求14所定义的速率转换电路，其中在第一数据流的虚拟计数器处所计算的末端分区值被作为开端分区值提供给随后的虚拟计数器。
CNB038005425A 2002-05-16 2003-05-01 用于数据速率转换的虚拟计数器 Expired - Fee Related CN100553365C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0211173.0 2002-05-16
GBGB0211173.0A GB0211173D0 (en) 2002-05-16 2002-05-16 Virtual counter for data rate conversion

Publications (2)

Publication Number Publication Date
CN1522551A CN1522551A (zh) 2004-08-18
CN100553365C true CN100553365C (zh) 2009-10-21

Family

ID=9936753

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038005425A Expired - Fee Related CN100553365C (zh) 2002-05-16 2003-05-01 用于数据速率转换的虚拟计数器

Country Status (9)

Country Link
US (1) US6954838B2 (zh)
EP (1) EP1510102B1 (zh)
KR (1) KR20040012867A (zh)
CN (1) CN100553365C (zh)
AT (1) ATE472902T1 (zh)
AU (1) AU2003229164A1 (zh)
DE (1) DE60333188D1 (zh)
GB (1) GB0211173D0 (zh)
WO (1) WO2003098963A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642196B2 (ja) * 1988-06-09 1994-06-01 株式会社東芝 倍密度走査用ラインメモリ
AU625628B2 (en) 1989-10-12 1992-07-16 Alcatel N.V. Device for regulating the throughput of virtual circuits on an asynchronous time-division multiplex transmission channel
GB9510932D0 (en) * 1995-05-31 1995-07-26 3Com Ireland Adjustable fifo-based memory scheme
US5943328A (en) * 1996-08-13 1999-08-24 Lucent Technologies Inc. Frame counter for synchronized communication
US6538656B1 (en) * 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
FI112304B (fi) * 2000-02-14 2003-11-14 Nokia Corp Datapakettien numerointi pakettivälitteisessä tiedonsiirrossa
JP2003069629A (ja) 2001-08-27 2003-03-07 Toyo Commun Equip Co Ltd Ａｔｍ伝送におけるトラフィックポリッシング装置
US20040230673A1 (en) * 2003-04-17 2004-11-18 International Business Machines Corporation Virtual counter device tolerant to hardware counter resets

Also Published As

Publication number Publication date
US6954838B2 (en) 2005-10-11
GB0211173D0 (en) 2002-06-26
KR20040012867A (ko) 2004-02-11
DE60333188D1 (de) 2010-08-12
AU2003229164A1 (en) 2003-12-02
CN1522551A (zh) 2004-08-18
WO2003098963A1 (en) 2003-11-27
EP1510102A1 (en) 2005-03-02
US20040019444A1 (en) 2004-01-29
EP1510102B1 (en) 2010-06-30
ATE472902T1 (de) 2010-07-15

Similar Documents

Publication Publication Date Title
AU637250B2 (en) Traffic shaping method and circuit
US6212197B1 (en) Apparatus and method for accessing memory in a TDM network
US5202885A (en) Atm exchange with copying capability
US7369491B1 (en) Regulating data-burst transfer
EP0009256A2 (en) Control word source for time-division switching system accomodating multirate data
JPH08293877A (ja) 通信システム
CN103701726A (zh) 一种核心交换机的接口索引管理方法及系统
US7492760B1 (en) Memory egress self selection architecture
CN110798633A (zh) 基于以太网交换技术的大规模视频显控矩阵设备
CN100553365C (zh) 用于数据速率转换的虚拟计数器
CN108337582A (zh) 基于现场可编程门阵列的时分复用交换系统
CN1534906B (zh) 一种帧对齐方法及电路
JP3204996B2 (ja) 非同期時分割多重伝送装置およびスイッチ素子
US7447199B2 (en) Switching matrix for a telecommunication network element
CN101426153A (zh) 交换电路和交换方法
US5257260A (en) Expanding switching capability of a time division communication system by multiplexing groups of circuits into successions
US6891846B2 (en) Method and apparatus for a traffic shaper
EP0406191A1 (en) Method of througconnecting wideband connections in a digital time switch module between subscribers and a device for carrying out the method
US3657698A (en) Signalling supervision unit
JPH0466156B2 (zh)
Leung et al. A TDM-based multibus packet switch
WO2004023319A1 (en) Switching arrangement including time-slot buses and several buffers
US20060056542A1 (en) Delay line for multiple propagation paths reception
RU2291479C2 (ru) Устройство коммутации, содержащее шины временных интервалов и несколько буферов
EP1282330A2 (en) Apparatus for switching time division multiplex channels

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20170501