CN100547610C - 顶点着色器、绘图处理单元及其相关的流程控制方法 - Google Patents

顶点着色器、绘图处理单元及其相关的流程控制方法 Download PDF

Info

Publication number
CN100547610C
CN100547610C CNB2007101297759A CN200710129775A CN100547610C CN 100547610 C CN100547610 C CN 100547610C CN B2007101297759 A CNB2007101297759 A CN B2007101297759A CN 200710129775 A CN200710129775 A CN 200710129775A CN 100547610 C CN100547610 C CN 100547610C
Authority
CN
China
Prior art keywords
mentioned
thread
instruction
relevance
vertex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101297759A
Other languages
English (en)
Other versions
CN101082982A (zh
Inventor
王科方
黄启耕
钟贤助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN101082982A publication Critical patent/CN101082982A/zh
Application granted granted Critical
Publication of CN100547610C publication Critical patent/CN100547610C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/52—Parallel processing

Abstract

本发明提供一种顶点着色器、绘图处理单元及其相关的流程控制方法，特别涉及一种顶点着色器，包括一指令暂存器文件、一流程控制器、一线程仲裁器以及一算术逻辑单元管线。指令暂存器文件储存多个指令。流程控制器同时地执行多个线程、自线程的指令暂存器文件中依序读取指令以及存取线程的顶点数据。线程仲裁器检查在线程中的指令的关联性，并依据关联性检查的结果以及一线程执行优先权，选取一欲执行的线程。算术逻辑单元管线接收顶点数据，以执行线程仲裁器所选出的线程的指令，以进行三维绘图计算。本发明所述的顶点着色器、绘图处理单元及其相关的流程控制方法，当顶点着色器要执行的指令中存在关联性时，ALU管线的效能将被改善。

Description

顶点着色器、绘图处理单元及其相关的流程控制方法
技术领域
本发明有关于一种顶点着色器(vertex shader)，特别是有关于一种可同时执行多个线程(thread)的顶点着色器。
背景技术
随着绘图应用的复杂度与日俱增，主机平台的能力(包含处理器速度、系统存储器容量以及频宽、以及多工处理能力)也持续不断地提升。为了符合绘图方面不断增加的需求，绘图处理单元(graphics processing unit，GPU)，或称为绘图加速器，已经变成计算机系统中的一个整合元件。请注意，于本说明书中，“绘图控制器”一词可表示一绘图处理单元或绘图加速器。在计算机系统中，绘图处理单元控制一个计算机装置例如一个人计算机、工作站、个人数字助理(PDA)或是任何具有一显示屏幕的装置的显示子系统。
图1显示一已知的绘图控制器10的区块图，其包括一顶点着色器12、一设定引擎14以及一像素着色器16。顶点着色器12接收影像的顶点数据，并执行包括转换、光源(lighting)以及剪裁(clipping)处理的顶点处理。设定引擎14接收来自顶点着色器12的顶点数据，并执行几何组合，使得接收到的顶点被重新组合成三角形。一旦用来建立一三维(3D)场景的三角形的每一顶点被安排好后，像素着色器16接着利用不同的像素填满他们，并执行一描图程序(rendering process)，其包括决定每一点的颜色、深度值以及在具有纹理(texture)的屏幕上位置。像素着色器16的输出可显示于一显示装置上。
图2显示图1中的顶点着色器12的细部区块图。顶点着色器12为一可编程顶点处理单元，用以在接收到的顶点数据上执行使用这定义的操作。顶点着色器12包括一指令暂存器22、一流程控制器24、一算术逻辑单元(arithmetic logic unit，ALU)管线26以及一输入暂存器28。基本的指令可结合至一使用者定义的程序中，此使用者定义的程序对输入暂存器28中所储存的顶点数据进行操作。这些指令被连续地储存在指令暂存器22中。流程控制器24依序从指令暂存器22中读出这些指令。同时，流程控制器24存取来自一输入暂存器28的顶点数据，并决定从指令暂存器22中所撷取到的指令之中的关联性(dependency)。在检查完关联性后，流程控制器24指派准备送至ALU管线26的指令，以执行包括来源选择、重组(swizzle)、乘法计算、加法计算以及目的地分配的三维绘图计算，其中ALU管线26必要时将从输入暂存器28中读取顶点数据。
储存在指令暂存器22中的指令包括指令I0、I1...In。如果这些指令之中不存在关联性关系，流程控制器24将依序指派指令I0...In至ALU管线26中。图3A显示在4个时槽T0至T3的每一时槽中，指派至ALU管线26的指令顺序且这些指令之中不存在关联性关系。然而，如果指令I1关联于指令I0时，如下列所示：
I0：MOV TR0 C0
I1：Mad OR0 TR0 IR0 C1；
指令I1的来源TR0为指令I0的目的地TR0。在指令I0完成前，指令I1不可能被执行，在ALU管线中将出现管线磁泡(bubble)，因此降低了执行的效率。假设每个指令的执行时间允许4个时槽的时间，图3B显示在每一时槽中指派至ALU管线26的指令，且指令I0以及I1之间存在关联性。明显地，当指令I0以及I1之间存在关联性时，在时间T1～T3之中将出现管线磁泡。因此，需要解决上述问题，以提高已知顶点着色器12的执行效率。
发明内容
有鉴于此，本发明提供一种可同时执行多个线程的顶点着色器以及绘图处理单元。
本发明提供一种顶点着色器，包括一指令暂存器文件、一流程控制器、一线程仲裁器以及一算术逻辑单元管线。指令暂存器文件储存多个指令。流程控制器同时地执行多个线程、自线程的指令暂存器文件中依序读取指令以及存取线程的顶点数据。线程仲裁器检查在线程中的指令的关联性，并依据关联性检查的结果以及一线程执行优先权，选取一欲执行的线程。算术逻辑单元管线接收顶点数据，以执行线程仲裁器所选出的线程的指令，以执行三维绘图计算。
本发明另提供一种绘图处理单元(GPU)，包括一顶点着色器、一设定引擎以及一像素着色器。顶点着色器同时地执行多个线程、接收多个影像数据以进行坐标转换以及光源(lighting)处理。设定引擎将自上述顶点着色器所接收到的影像数据组合成三角形。像素着色器接收来自设定引擎的影像数据并对影像数据执行一描图程序，以产生像素数据；其中上述顶点着色器包括：一指令暂存器文件，用以连续地储存多个指令；一流程控制器，用以同时地执行多个线程、自上述线程的上述指令暂存器文件中依序读取上述指令、以及存取上述线程的上述影像数据；一线程仲裁器，检查在上述线程中的上述指令的关联性，并依据上述关联性检查的结果以及一线程执行优先权，选取欲执行的线程；一算术逻辑单元管线，接收上述影像数据，以执行上述线程仲裁器所选出的上述线程的上述指令，以进行三维绘图计算；以及一输入暂存器文件，用以储存上述影像数据；其中上述流程控制器包括多个线程暂存器文件，用以储存上述指令，其中每一上述线程暂存器文件对应于一线程；其中上述线程仲裁器检查在一线程中的上述指令的关联性，并且当上述线程中的上述指令之中存在关联性时，上述线程仲裁器依据上述线程执行优先权，选取一下一线程，以供上述算术逻辑单元管线使用；其中上述线程执行优先权依据上述影像数据的输入序列顺序决定。
本发明又提供一种流程控制方法，适用于一同时地执行多个线程的顶点着色器。流程控制方法包括读出多个指令以供线程使用、检查在线程中的指令的关联性以及依据关联性检查的结果以及一线程执行优先权，选取一欲执行的线程；以及指派上述选取的线程的上述指令；其中上述选取上述欲执行的线程的步骤包括当上述指令之中存在关联性时，依据上述线程执行优先权选取一下一线程。
本发明所述的顶点着色器、绘图处理单元及其相关的流程控制方法，当顶点着色器要执行的指令中存在关联性时，ALU管线的效能将被改善。
附图说明
图1显示一已知的绘图处理单元的区块图。
图2显示图1中的顶点着色器的细部区块图。
图3A显示指派至图1中的ALU管线的指令顺序的示意图，且指令之中不存在关联性关系。
图3B显示指派至图1中的ALU管线的指令顺序的示意图，且指令之中存在关联性关系。
图4显示一依据本发明实施例的顶点着色器的区块图。
图5显示如图4中所示的顶点着色器的区块图，其中顶点着色器包括4个线程。
图6A至图6D显示指派至图4的ALU管线中的线程的顺序。
图7显示一依据本发明另一实施例的绘图处理单元的区块图。
图8显示一依据本发明实施例的流程控制方法的流程图，适用于可同时地执行多个线程的一顶点着色器。
具体实施方式
为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
图4显示一依据本发明实施例的顶点着色器40。顶点着色器40包括一指令暂存器文件42、一流程控制器44、一算术逻辑单元(ALU)管线46、一输入暂存器文件48以及一线程仲裁器49。指令暂存器文件42储存一程序的指令，其中这些指令被连续地储存。输入暂存器文件48储存顶点数据。流程控制器44同时地执行多个线程、从指令暂存器文件42中依序读出指令，以供执行中的线程使用，并从输入暂存器文件48中存取多个的顶点数据，以供执行中的线程使用。线程仲裁器49检查这些线程中的指令的关联性，并依据此关联性以及一线程执行优先权(priority)，排程要被执行的线程。算术逻辑单元(ALU)管线46接收来自输入暂存器文件48的顶点数据，并执行线程仲裁器49所选出的线程的指令，以进行三维(three dimensional，3D)绘图计算，这些三维绘图计算可包含来源选择、重组、乘法计算、加法计算以及目的地分配。
假设流程控制器44提供了4个线程，并且储存在指令暂存器文件42中的一个程序对顶点数据执行使用者定义的操作，此程序包含指令I0至I2，且如图5所示，每一线程的指令I0至I2分别储存在一个对应的线程暂存器文件TH0至TH3中。请注意，在流程控制器44中的每一线程，执行包含相同的指令I0至I2的相同程序，并且顶点数据依据顶点数据的输入序列顺序分配至线程暂存器文件TH0至TH3中。于一实施例中，顶点数据VTx0、VTx1、VTx2以及VTx3可分别地分配至线程暂存器文件TH0、TH1、TH2以及TH3中。为了确保顶点数据的执行序列，线程仲裁器49将依据顶点数据的输入序列，预先决定出线程执行优先权。因此，当接收到线程th0至th3的指令时，线程仲裁器49先决定线程th0至th3的优先权。于此实施例中，由于线程th0至th3对应的顶点数据分别为VTx0～VTx3，线程执行优先权列表由高排到低分别为th0-＞th1-＞th2-＞th3。因此，线程仲裁器49将先选取线程th0。在指派线程th0中的指令至ALU管线46之前，线程仲裁器49检查在线程th0中的所有指令的关联性，并且发现在这些指令之中存在关联性，因此线程仲裁器49便依据线程执行优先权列表，选取一下一个线程(即th 1)给ALU管线46，并调整线程执行优先权列表为th1-＞th2-＞th3-＞th0。图6A至图6D显示在每一指令的执行时间为4T时，每一时槽中ALU管线里的线程以及指令的执行顺序。如图6A所示，于时间T0时，由于每一线程的指令依序储存至线程暂存器文件中，在指令I0中不存在指令关联性，因此线程仲裁器49选取了线程th0，并指派线程th0中的指令I0。于时间T1时，线程仲裁器49原本应指派线程th0中的指令I1至ALU管线46，然而，由于指令I1关联于指令I0，因此线程仲裁器49便依据线程执行优先权列表选取了线程th1，并指派线程th1中的指令I0至ALU管线46，如图6B所示。类似地，于时间T2时，如图6C所示，线程仲裁器49选取了线程th2，并指派线程th2中的指令I0至ALU管线46。图6D显示关于ALU管线46的线程以及指令的执行序列。比较图3B以及图6D后可以发现，图3B中的管线磁泡并没有出现在使用本发明实施例的顶点着色器40中，表示顶点着色器40的效能改善了。
图7显示一依据本发明另一实施例的绘图处理单元(GPU)70的示意图。绘图处理单元70类似于图1的绘图处理单元10，差别在于顶点着色器40。图7中具有与图1相同的参考号码的元件，用以表示执行相同的功能，因此细节在此省略。绘图处理单元70使用了如图4所示的依据本发明实施例的顶点着色器40。关于顶点着色器40的操作与前述相同，因此细节也在此省略。
图8显示一依据本发明实施例的流程控制方法800的流程图，适用于同时地执行多个线程的一顶点着色器。首先，接收多个指令以供上述线程使用(步骤S82)，其中所有线程执行相同的指令集，并且顶点数据依据顶点数据的输入序列顺序分配至每一线程。接着，依据一既定的优先权，选取一欲执行的线程(步骤S84)。其次，检查在被选取的线程中的指令的关联性(步骤S86)。若在这些指令之中存在关联性，便回到步骤S84，依据既定的优先权，选取另一线程来执行。若在这些指令之中并不存在关联性，便指派在选取的线程中的指令(步骤S88)。
于本发明实施例中，一顶点着色器可同时地执行多个线程，在每一线程对应的顶点数据上。因此，特别是当顶点着色器要执行的指令中存在关联性时，顶点着色器中的ALU管线的效能将被改善。因此，当在一个线程的指令中发现关联性时，顶点着色器可执行其他线程的指令。
上述说明提供多种不同实施例或应用本发明的不同特性的实施例。实例中的特定元件以及制程用以帮助阐释本发明的主要精神及目的，当然本发明不限于此。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10：绘图控制器
12：顶点着色器
14：设定引擎
16：像素着色器
22：指令暂存器
24：流程控制器
26：算术逻辑单元(ALU)管线
28：输入暂存器
I0、I1...In：指令
t0-t3：时槽
40：顶点着色器
42：指令暂存器文件
44：流程控制器
46：算术逻辑单元管线
48：输入暂存器文件
49：线程仲裁器
TH0-TH3：线程暂存器文件
VTx0、VTx1、VTx2、VTx3：顶点数据
th0-th4：线程
70：绘图处理单元
800：流程控制方法
S82、S84、S86、S88：步骤

Claims (9)

1.一种顶点着色器，其特征在于，包括：
一指令暂存器文件，用以连续地储存多个指令；
一流程控制器，可同时地执行多个线程、自上述线程的上述指令暂存器文件中依序读取上述指令、以及存取上述线程的顶点数据；
一线程仲裁器，检查在上述线程中的上述指令的关联性，并依据上述关联性检查的结果以及一线程执行优先权，选取一欲执行的线程；
一算术逻辑单元管线，接收上述顶点数据，以执行上述线程仲裁器所选出的上述线程的上述指令，以执行三维绘图计算；以及
一输入暂存器文件，用以储存上述顶点数据；
其中上述流程控制器包括多个线程暂存器文件，用以储存上述指令，其中每一上述线程暂存器文件对应于一线程；
其中上述线程仲裁器检查在一线程中的上述指令的关联性，并且当上述线程中的上述指令之中存在关联性时，上述线程仲裁器依据上述线程执行优先权，选取一下一线程，以供上述算术逻辑单元管线使用。
2.根据权利要求1所述的顶点着色器，其特征在于，上述线程执行优先权依据上述顶点数据的输入序列顺序决定。
3.根据权利要求1所述的顶点着色器，其特征在于，上述顶点数据依据上述顶点数据的输入序列顺序，分配至每一上述线程暂存器文件。
4.根据权利要求1所述的顶点着色器，其特征在于，由上述算术逻辑单元管线所执行的三维计算包括由下列群组所选出的一组合：
来源选择；
重组；
乘法运算；
加法运算；以及
目的地分配。
5.一种绘图处理单元，其特征在于，包括：
一顶点着色器，用以同时地执行多个线程、接收多个影像数据以进行坐标转换以及光源处理；
一设定引擎，将自上述顶点着色器所接收到的上述影像数据组合成三角形；以及
一像素着色器，接收来自上述设定引擎的上述影像数据并对上述影像数据执行一描图程序以产生像素数据；
其中上述顶点着色器包括：
一指令暂存器文件，用以连续地储存多个指令；
一流程控制器，用以同时地执行多个线程、自上述线程的上述指令暂存器文件中依序读取上述指令、以及存取上述线程的上述影像数据；
一线程仲裁器，检查在上述线程中的上述指令的关联性，并依据上述关联性检查的结果以及一线程执行优先权，选取欲执行的线程；
一算术逻辑单元管线，接收上述影像数据，以执行上述线程仲裁器所选出的上述线程的上述指令，以进行三维绘图计算；以及
一输入暂存器文件，用以储存上述影像数据；
其中上述流程控制器包括多个线程暂存器文件，用以储存上述指令，其中每一上述线程暂存器文件对应于一线程；
其中上述线程仲裁器检查在一线程中的上述指令的关联性，并且当上述线程中的上述指令之中存在关联性时，上述线程仲裁器依据上述线程执行优先权，选取一下一线程，以供上述算术逻辑单元管线使用；
其中上述线程执行优先权依据上述影像数据的输入序列顺序决定。
6.根据权利要求5所述的绘图处理单元，其特征在于，上述影像数据依据上述影像数据的输入序列顺序，分配至上述线程暂存器文件。
7.一种流程控制方法，适用于一同时地执行多个线程的顶点着色器，其特征在于，包括下列步骤：
读出多个指令以供上述线程使用；
检查在上述线程中的上述指令的关联性；
依据上述关联性检查的结果以及一线程执行优先权，选取一欲执行的线程；以及
指派上述选取的线程的上述指令；
其中上述选取上述欲执行的线程的步骤包括当上述指令之中存在关联性时，依据上述线程执行优先权选取一下一线程。
8.根据权利要求7所述的流程控制方法，其特征在于，上述线程执行优先权依据上述顶点数据的输入序列顺序决定。
9.根据权利要求7所述的流程控制方法，其特征在于，更包括依据上述顶点数据的输入序列顺序，将上述顶点数据分配至每一上述线程暂存器文件。
CNB2007101297759A 2007-02-16 2007-07-25 顶点着色器、绘图处理单元及其相关的流程控制方法 Active CN100547610C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/675,700 2007-02-16
US11/675,700 US20080198166A1 (en) 2007-02-16 2007-02-16 Multi-threads vertex shader, graphics processing unit, and flow control method

Publications (2)

Publication Number Publication Date
CN101082982A CN101082982A (zh) 2007-12-05
CN100547610C true CN100547610C (zh) 2009-10-07

Family

ID=38912538

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101297759A Active CN100547610C (zh) 2007-02-16 2007-07-25 顶点着色器、绘图处理单元及其相关的流程控制方法

Country Status (3)

Country Link
US (1) US20080198166A1 (zh)
CN (1) CN100547610C (zh)
TW (1) TWI376641B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8261025B2 (en) 2007-11-12 2012-09-04 International Business Machines Corporation Software pipelining on a network on chip
US20090260013A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Computer Processors With Plural, Pipelined Hardware Threads Of Execution
US8423715B2 (en) 2008-05-01 2013-04-16 International Business Machines Corporation Memory management among levels of cache in a memory hierarchy
US8438578B2 (en) 2008-06-09 2013-05-07 International Business Machines Corporation Network on chip with an I/O accelerator
US9142057B2 (en) * 2009-09-03 2015-09-22 Advanced Micro Devices, Inc. Processing unit with a plurality of shader engines
US8432398B2 (en) * 2009-11-05 2013-04-30 Microsoft Corporation Characteristic determination for an output node
TWI474280B (zh) * 2010-04-21 2015-02-21 Via Tech Inc 增進繪圖處理單元之總處理量的方法與系統
US8499305B2 (en) * 2010-10-15 2013-07-30 Via Technologies, Inc. Systems and methods for performing multi-program general purpose shader kickoff
CN103995725B (zh) * 2014-04-24 2018-07-20 深圳中微电科技有限公司 在cpu上执行像素着色器的程序转换方法及装置
US9615104B2 (en) * 2014-06-13 2017-04-04 Intel Corporation Spatial variant dependency pattern method for GPU based intra prediction in HEVC
US9952901B2 (en) * 2014-12-09 2018-04-24 Intel Corporation Power efficient hybrid scoreboard method
GB2540543B (en) * 2015-07-20 2020-03-11 Advanced Risc Mach Ltd Graphics processing
CN105279253B (zh) * 2015-10-13 2018-12-14 上海联彤网络通讯技术有限公司 提升网页画布渲染速度的系统及方法
US10776156B2 (en) * 2016-09-30 2020-09-15 Intel Corporation Thread priority mechanism
GB2573316B (en) * 2018-05-02 2021-01-27 Advanced Risc Mach Ltd Data processing systems
US10891708B1 (en) 2019-11-25 2021-01-12 Arm Limited Shader program execution in graphics processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222996A1 (en) * 2002-03-26 2004-11-11 Imagination Technologies Limited. Display list compression for a tiled 3-D rendering system
CN1691069A (zh) * 2004-04-20 2005-11-02 香港中文大学 采用多图形处理器加速方格片元过滤的实时体绘制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502029B2 (en) * 2006-01-17 2009-03-10 Silicon Integrated Systems Corp. Instruction folding mechanism, method for performing the same and pixel processing system employing the same
US8884972B2 (en) * 2006-05-25 2014-11-11 Qualcomm Incorporated Graphics processor with arithmetic and elementary function units

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222996A1 (en) * 2002-03-26 2004-11-11 Imagination Technologies Limited. Display list compression for a tiled 3-D rendering system
CN1691069A (zh) * 2004-04-20 2005-11-02 香港中文大学 采用多图形处理器加速方格片元过滤的实时体绘制方法

Also Published As

Publication number Publication date
CN101082982A (zh) 2007-12-05
TWI376641B (en) 2012-11-11
TW200836125A (en) 2008-09-01
US20080198166A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
CN100547610C (zh) 顶点着色器、绘图处理单元及其相关的流程控制方法
CN104183005B (zh) 图形处理单元和基于图块的渲染方法
CN109603155B (zh) 合并贴图的获取方法、装置、存储介质、处理器及终端
CN103793893B (zh) 采用限缓冲区处理的世界和屏幕空间管线间基元重新排序
US7463261B1 (en) Three-dimensional image compositing on a GPU utilizing multiple transformations
CN101124613B (zh) 片段着色管线中增加按比例缩放性的图形处理子系统及方法
US8339409B2 (en) Tile-based graphics system and method of operation of such a system
CN101371247B (zh) 用于图形处理器的并行阵列结构
KR102080851B1 (ko) 레이 추적의 스케쥴링을 위한 장치 및 방법
KR102341267B1 (ko) 양안 시차 영상에 대한 렌더링 방법 및 장치
CN103810669B (zh) 在统一l2高速缓存中高速缓存经适应性定制大小的高速缓存像素块
US9013479B2 (en) Apparatus and method for tile-based rendering
EP0725367B1 (en) Computer 3D rendering method and apparatus
CN104050706A (zh) 用于低功率图形渲染的像素着色器旁路
CN103886634A (zh) 利用每像素着色器线程的高效超级采样
US10388056B2 (en) Split frame rendering
CN103810743A (zh) 在上游着色器中设置下游渲染状态
US9626285B2 (en) Storage resource allocation to dataflows based on data requirements and attributes
US9922442B2 (en) Graphics processing unit and method for performing tessellation operations
CN103871019A (zh) 优化三角形拓扑用于路径渲染
EP3324367B1 (en) Identifying primitives in input index stream
CN104519339A (zh) 图像处理设备和方法
CN115701305A (zh) 阴影筛选
CN110084738B (zh) 在扩展的图形处理管线中表示和处理几何形状的技术
CN117058288A (zh) 图形处理器及方法、多核图形处理系统、电子装置及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant