CN100546211C

CN100546211C - 射频前端匹配电路

Info

Publication number: CN100546211C
Application number: CNB2004100817752A
Authority: CN
Inventors: 李建广
Original assignee: LUODA SCIENCE AND TECHNOLOGY Co Ltd
Current assignee: Dafa Technology Co.,Ltd.
Priority date: 2004-12-31
Filing date: 2004-12-31
Publication date: 2009-09-30
Anticipated expiration: 2024-12-31
Also published as: CN1801644A

Abstract

一种射频前端(RF front-end)匹配电路，应用于传输装置，其配置包括射频前端装置、收发开关(TR switch)、发射单元、接收单元以及匹配电路。收发开关可选择性地导通第一信号传输路径以及第二信号传输路径。匹配电路选择性地设置于第一信号传输路径与第二信号传输路径上，当设置于第一信号传输路径上时，匹配电路耦接于收发开关及接收单元，当设置于第二信号传输路径上时，匹配电路耦接收发开关及发射单元，使得接收单元及发射单元与射频前端装置达到阻抗匹配(impedance matching)，其中收发开关、发射单元、接收单元及匹配电路设置于同一芯片中。

Description

射频前端匹配电路

技术领域

本发明有关于一种传输装置的射频前端(RF front-end)结构，特别有关一种具有整合传输开关与匹配电路于芯片中的传输装置的射频前端匹配电路。

背景技术

第1A图显示一种现有的传输装置的射频前端架构。传输装置及其前端架构100设置于印刷电路板10上，包括天线ANT、第一至第三外部匹配电路12a～12c、收发开关(transmit/receive switch；TR switch)14、接收单元162以及发射单元164，其中接收单元162以及发射单元164整合至芯片16中。为了达到最佳效能，于传送信号时，天线ANT与发射单元164应藉由第一及第三外部匹配电路12a及12c达到阻抗匹配(impedance matching)，且于接收信号时，天线ANT与接收单元162应藉由第一及第二外部匹配电路12a及12b达到阻抗匹配。若发生不匹配，将会产生信号反射而使信号耗损。第1B图显示另一种现有的传输装置及其前端架构100，在此前端架构中，使用了双刀双投(dual pole dual throw；SPDT)收发开关来做天线ANT1与天线ANT2的选择，其动作原理与第1A图中的传输模块相似，不同的是使用了双刀双投收发开关14’。

第2图显示另一种现有的传输装置的前端架构200。为了简化设计且缩小整体模块的面积，于传输装置前端架构200中，收发开关14整合至芯片16’中，以便简化印刷电路板20上的元件。然而，仅将收发开关14整合于芯片16’，会使得芯片16’的脚位数(pin count)增加，且使得芯片16’外部的外部匹配电路12a～12c的布局配置，更难以在印刷电路版上实现。为解决此一问题，通常会考虑将第二外部匹配电路22b与第三外部匹配电路22c同时整合进芯片内部，但同时整进两个匹配电路将会使信号的耗损变大，而且大幅度增加芯片内的面积。

发明内容

有鉴于此，本发明的目的，是提供一种传输装置的射频前端匹配电路，是在于芯片内部整合了一个收发开关与一个匹配电路，使得在芯片外部，只需要使用一个匹配电路，即可同时达成接收端和发射端的阻抗匹配(impedancematching)，不但不增加芯片的脚位数目反而减少了芯片的脚位数目，并且大幅简化外部匹配电路之设计，此外也减少同时使用两个内部匹配电路所造成的信号损耗及芯片面积的增加。

为达成上述目的，本发明的一个实施例提供一种传输装置的射频前端匹配电路，包括天线装置、收发开关、发射单元、接收单元以及匹配电路。收发开关可选择性地导通第一信号传输路径以及第二信号传输路径。芯片内的匹配电路选择性地设置于第一信号传输路径与第二信号传输路径上，当设置于第一信号传输路径上时，匹配电路耦接于收发开关及接收单元，接收单元的输入阻抗藉由匹配电路而与射频前端装置的输出/输入阻抗达到阻抗匹配；当设置于第二信号传输路径上时，匹配电路耦接收发开关及发射单元，上述发射单元的输出阻抗藉由上述匹配电路而与上述射频前端装置的输出/输入阻抗达到阻抗匹配，其中收发开关、发射单元、接收单元及匹配电路设置于同一芯片中。

为达成上述目的，本发明的另一个实施例提供一种射频前端匹配电路，应用于传输装置，该射频前端匹配电路又包括：收发开关，可选择性地导通第一信号传输路径以及第二信号传输路径；发射单元；接收单元；射频前端装置；以及匹配电路，选择性地设置于上述第一信号传输路径与上述第二信号传输路径上，当设置于上述第一信号传输路径上时，上述匹配电路耦接于上述收发开关及上述接收单元，当设置于上述第二信号传输路径上时，上述匹配电路耦接上述收发开关及上述发射单元，使得上述第一信号传输路径的阻抗及上述第二信号传输路径的阻抗与上述射频前端装置达到阻抗匹配，其中上述收发开关、发射单元、接收单元及匹配电路设置于同一芯片中。

于本发明的另一实施例中，匹配电路用以使得第一信号传输路径的输入阻抗及第二信号传输路径的输出阻抗与上述天线装置达到阻抗匹配。

附图说明

第1A图显示具有单刀双投收发开关的一种现有的传输装置；

第1B图显示具有双刀双投收发开关的一种现有的传输装置；

第2图显示另一种享有的传输装置200；

第3A图为本发明的传输装置的第一实施例；

第3B图为本发明的传输装置的第二实施例；

第3C图为本发明的传输装置的第三实施例。

标号说明

现有技术：

100、100’、200：传输装置；

10、10’、20：印刷电路板；

ANT、ANT1、ANT2：天线；

12a～12d：外部匹配电路；

14、14’：收发开关；

16、16’：芯片；

162：接收单元；

163：低噪声放大器；

164：发射单元；

165：混波器；

167：功率放大器。

本发明：

300A、300B、300C：传输装置；

ANT、ANT1、ANT2：天线；

32、38：外部匹配电路；

30：印刷电路板；

34a、34b：收发开关；

36：芯片；

362：接收单元；

363：低噪声放大器；

364：发射单元；

365：混波器；

367：功率放大器；

PATH1：第一信号传输路径；

PATH2：第二信号传输路径；

Z_ANT、Z_PATH1、Z_PATH2、Z_RXIN1、Z_RXIN2、Z_TXOUT1、Z_TXOUT2、Z_TXOUT、Z_RXIN、Z_ANT1、Z_ANT2：阻抗。

具体实施方式

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：

第一实施例

第3A图为本发明的传输装置前端结构的第一实施例。传输装置300A设置于印刷电路板30之上，包括天线装置31以及传输芯片36，传输芯片36至少包括收发开关34a、内部匹配电35、接收单元362以及发射单元364。天线装置31可视为射频前端装置，且包括天线ANT以及外部匹配电路32。接收单元362至少包括一低噪声放大器363(low noise amplifier；LNA)以及一混波器364(mixer)，用以藉由天线装置31接收射频信号。举例来说，低噪声放大器363用以放大接收信号，而混波器364接着将信号转成中频信号或基频信号。发射单元364至少包括一功率放大器363(power amplifier；PA)，用以藉由天线装置31传送射频信号。

收发开关34a为一单刀双投(single pole dual throw；SPDT)之收发开关(transmit/receive switch；T/R switch)，且藉由传输芯片36的一接脚37耦接至天线装置31。收发开关34a可选择性地导通第一信号传输路径(接收路径)PATH1以及第二信号传输路径(发射路径)PATH2。收发开关34a根据传输装置是要发射或接收信号，而导通第一信号传输路径PATH1以连接天线装置31与接收单元362，或是导通第二信号传输路径PATH2以耦接天线装置31与发射单元364。

第一外部匹配电路32用来达成天线装置31与收发开关34a之间的阻抗匹配(impedance matching)，因为接收路径PATH1与发射路径PATH2共享第一外部匹配电路32，所以在收发开关34a连接第一外部匹配电路32的接脚37上，所看到的阻抗在接收路径与发射路径必须接近，也就是说，第一信号传输路径的阻抗Z_PATH1需接近收发开关第二信号路径的阻抗Z_PATH2，也就是Z_PATH1≈Z_PATH2。

当收发开关34a本身是一个两路对称的设计，也就是在第一传输路径的插入损耗(insertion loss)及阻抗，和第二传输路径的插入损耗及阻抗相等时，则仅需考虑接收端的阻抗Z_RXIN2及发射端的阻抗Z_TXOUT，使得Z_RXIN2接近Z_TXOUT(Z_RXIN2≈Z_TXOUT)。

匹配电路35设置于第一信号传输路径PTAH1上，耦接收发开关34a及接收单元，当收发开关34a本身是一个两路对称的设计时，Z_RXIN2需接近Z_TXOUT；接收单元362的输入阻抗Z_RXIN1可藉由内部匹配电路35调整成Z_RXIN2，使得Z_RXIN2接近Z_TXOUT；如此，再加上一个两路对称的收发开关34a，可以使Z_PATH1≈Z_PATH2，此时只需要藉第一外部匹配电路32对Z_PATH1或Z_PATH2做阻抗匹配(impedance matching)，则可以满足天线装置31之输出/输入阻抗Z_ANT同时与Z_PATH1和Z_PATH2达到阻抗匹配的效果。一般来说，阻抗匹配电路可由变压器(transformers)、电阻、电容、电感元件所组成。

在发射信号时，藉由收发开关34a的选择，发射单元364之输出阻抗Z_TXOUT经过收发开关34a转成发射路径的阻抗Z_PATH2，而与天线装置31的输出/输入阻抗Z_ANT达到阻抗匹配，且在接收信号时，接收单元362的输入阻抗藉由内部匹配电路35调整成阻抗Z_RXIN2，再经收发开关34a变成Z_PATH1而与天线装置31的输出/输入阻抗Z_ANT达到阻抗匹配，如此则在接收信号和发射信号时可以共享同一个外部匹配电路，简化了芯片外部电路的设计。

当收发开关34a本身不是一个两路对称的设计时，直接考虑接脚37端的Z_PATH1和Z_PATH2，此时内部匹配电路35之设计，使得第一信号传输路径的阻抗Z_PATH1接近收发开关第二信号路径的阻抗Z_PATH2，也就是让Z_PATH1≈Z_PATH2，如前所述，此时第一外部匹配电路32的设计，只需针对Z_PATH1或Z_PATH2做阻抗匹配，即可达到天线装置31的输出/输入阻抗Z_ANT同时与Z_PATH1和Z_PATH2达到阻抗匹配的效果。

因此，本发明的传输装置的射频前端匹配电路，由于只需要一个芯片外的匹配电路，大幅简化了整个传输装置的射频前端设计，节省外部匹配电路的设计，节省了印刷电路板30的布局面积，而且芯片内部的一个匹配电路35，避免了使用传统两个(发射和接收)匹配电路所造成过多的信号损耗，也节省了芯片内部的面积。此外，由于整合了收发开关34a，发射和接收可以共享接脚37，也因此节省了传输芯片36的接脚数目。

第二实施例

第3B图为本发明的传输装置射频前端匹配电路的一第二实施例。如图中所示，传输装置300B与第3A图中的传输装置300A相似，除了传输装置300具有两组天线装置31a及31b，且收发开关34b为一双刀双投(dual poledual throw；SPDT)的收发开关，用以做天线ANT1与天线ANT2的选择。

第一外部匹配电路32用来达成天线装置31a与收发开关34b之间的阻抗匹配(impedance matching)，因为接收路径PATH1与发射路径PATH2共享第一外部匹配电路32，所以在收发开关34b连接第一外部匹配电路32的接脚37上，所看到的阻抗在接收路径PATH1与发射路径PATH2必须接近，也就是说，第一信号传输路径PATH1的阻抗Z_PATH1需接近收发开关第二信号路径PATH2的阻抗Z_PATH2，也就是Z_PATH1≈Z_PATH2。同样地，天线装置31b与收发开关34b之间的阻抗匹配，亦可以藉由第二外部匹配电路38用来达成，原理与前述相同，于此不在累述。

当收发开关34b本身是一个两路对称的设计，也就是在第一传输路径PATH1的插入损耗(insertion loss)及阻抗，和第二传输路径PATH2的插入损耗及阻抗相等时，则仅需考虑接收端的阻抗Z_RXIN2及发射端的阻抗Z_TXOUT，使得Z_RXIN2接近Z_TXOUT(Z_RXIN2≈Z_TXOUT)。

匹配电路35设置于第一信号传输路径PTAH1上，耦接收发开关34b及接收单元362，当收发开关34b本身是一个两路对称的设计时，Z_RXIN2需接近Z_TXOUT；接收单元362的输入阻抗Z_RXIN1可藉由内部匹配电路35调整成Z_RXIN2，使得Z_RXIN2接近Z_TXOUT；如此，再加上一个两路对称的收发开关34b，可以使Z_PATH1≈Z_PATH2，此时只需要藉第一外部匹配电路32对Z_PATH1或Z_PATH2做阻抗匹配(impedance matching)，则可以满足天线装置31a的输出/输入阻抗Z_ANT同时与Z_PATH1和Z_PATH2达到阻抗匹配的效果。

在发射信号时，藉由收发开关34b的选择，发射单元364的输出阻抗Z_TXOUT经过收发开关34b转成发射路径PATH2的阻抗Z_PATH2，而与天线装置31a的输入/输出阻抗Z_ANT达到阻抗匹配，且在接收信号时，接收单元362的输出阻抗藉由内部匹配电路35调整成阻抗Z_RXIN2，再经接收开关34b变成Z_PATH1，而与天线装置31a的输入/输出阻抗Z_ANT1达到阻抗匹配，如此则在接收信号与发射信号时，可以共享同一个外部匹配电路，简化了外部电路的设计。

当收发开关34b本身不是两路对称的设计时，直接考虑接脚37的阻抗Z_PATH1和Z_PATH2，此时内部匹配电路35的设计，使得收发开关34b中第一信号传输路径PTAH1的阻抗Z_PATH1趋近于第二信号传输路径PTAH2的阻抗Z_PATH2，也就是Z_PATH1≈Z_PATH2，如前所述，此时第一外部匹配电路32的设计，只需要针对阻抗Z_PATH1或Z_PATH2做阻抗匹配，即可达到天线装置31a的输入/输出阻抗Z_ANT1同时与阻抗Z_PATH1或Z_PATH2达到阻抗匹配的效果。同样地，藉由第二外部匹配电路38的设计，针对阻抗Z_PATH1或Z_PATH2做阻抗匹配，亦可达到天线装置3lb的输入/输出阻抗Z_ANT2同时与阻抗Z_PATH1或Z_PATH2达到阻抗匹配的效果。因此，在接收信号与发射信号时，可以共享同一个外部匹配电路32或38，简化了外部电路的设计。

第三实施例

第3C图为本发明的传输装置射频前端匹配电路的一第三实施例。如第3C图中所示，传输装置300C与第3A图中的传输装置300A相似，除了内部匹配电路35设置于第二信号传输路径PATH2之上，用以耦接收发开关34a及发射单元364。

当收发开关34a本身是一个两路对称的设计，也就是在第一传输路径的插入损耗(insertion loss)及阻抗，和第二传输路径的插入损耗及阻抗相等时，则仅需考虑接收端的阻抗Z_RXIN及发射端的阻抗Z_TXOUT2，使得Z_RXIN接近Z_TXOUT2(Z_RXIN≈Z_TXOUT2)。

匹配电路35设置于第二信号传输路径PTAH2上，耦接收发开关34a及发射单元364，当收发开关34a本身是一个两路对称的设计时，Z_TXOUT2需接近Z_RXIN发射单元364的输入阻抗Z_TXOUT1可藉由内部匹配电路35调整成Z_TXOUT2，使得Z_TXOUT2接近Z_RXIN；如此，再加上一个两路对称的收发开关34a，可以使Z_PATH1≈Z_PATH2，此时只需要藉第一外部匹配电路32对Z_PATH1或Z_PATH2做阻抗匹配(impedance matching)，则可以满足天线装置31的输出/输入阻抗Z_ANT同时与Z_PATH1和Z_PATH2达到阻抗匹配的效果。一般来说，阻抗匹配电路可由变压器(transformers)、电阻、电容、电感元件所组成。

在接收信号时，藉由收发开关34a的选择，接收单元362的输入阻抗Z_RXIN经过收发开关34a转成接收路径的阻抗Z_PATH1，而与天线装置31的输出/输入阻抗Z_ANT达到阻抗匹配，且在发射信号时，发射单元364的输出阻抗藉由内部匹配电路35调整成阻抗Z_TXOUT2，再经收发开关34a变成Z_PATH2而与天线装置31的输出/输入阻抗Z_ANT达到阻抗匹配，如此则在接收信号和发射信号时可以共享同一个外部匹配电路，简化了芯片外部电路的设计。

当收发开关34a本身不是一个两路对称的设计时，直接考虑接脚37的Z_PATH1和Z_PATH2，此时内部匹配电路35的设计，使得第一信号传输路径的阻抗Z_PATH1接近收发开关第二信号路径的阻抗Z_PATH2，也就是让Z_PATH1≈Z_PATH2，如前所述，此时第一外部匹配电路32的设计，只需针对Z_PATH1或Z_PATH2做阻抗匹配，即可达到天线装置31的输出/输入阻抗Z_ANT同时与Z_PATH1和Z_PATH2达到阻抗匹配的效果。

因此，本发明的传输装置的射频前端匹配电路，由于只需要一个芯片外的匹配电路，大幅简化了整个传输装置的射频前端设计，节省了印刷电路板30的布局面积，而且芯片内部的一个匹配电路35，避免了使用传统两个(发射和接收)匹配电路所造成过多的信号损耗，也节省了芯片内部的面积。此外，由于整合了收发开关34a，发射和接收可以共享接脚37，也因此节省了传输芯片36的接脚数目。

本发明使用了整合收发开关的传输芯片，在匹配电路的选取上，则与传统的发射与接收同时都使用匹配电路的架构不同。值得注意的是，由于整合于芯片中的内部匹配电路，相较于设置于印刷电路板上的外部匹配电路，会具有比较低的Q值。这个较低的Q值，有可能会降低传输装置的效能，但是接收单元对于这个较低Q值所导致的噪声指数(noise figure；NF)与增益(gain)上的退化是比较可以接受的。因此，于本发明的传输装置中，内部匹配电路最好设置于芯片中的收发开关与接收单元之间，让外部匹配电路直接与发射单元的输出阻抗进行阻抗匹配。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims

1.一种射频前端匹配电路，应用于传输装置，包括：

射频前端装置；

收发开关，可选择性地导通第一信号传输路径以及第二信号传输路径，

发射单元；

接收单元；以及

匹配电路，选择性地设置于上述第一信号传输路径与上述第二信号传输路径上，当设置于上述第一信号传输路径上时，上述匹配电路耦接于上述收发开关及上述接收单元，上述接收单元的输入阻抗藉由上述匹配电路而与上述射频前端装置的输出/输入阻抗达到阻抗匹配；当设置于上述第二信号传输路径上时，上述匹配电路耦接上述收发开关及上述发射单元，上述发射单元的输出阻抗藉由上述匹配电路而与上述射频前端装置的输出/输入阻抗达到阻抗匹配其中上述收发开关、发射单元、接收单元及匹配电路设置于同一芯片中。

2.根据权利要求1所述的射频前端匹配电路，其中上述收发开关藉由上述芯片的一接脚，耦接至上述射频前端装置。

3.根据权利要求2所述的射频前端匹配电路，其中上述射频前端装置设置印刷电路板上。

4.根据权利要求2所述的射频前端匹配电路，其中上述射频前端装置包括天线以及外部匹配电路，上述外部匹配电路耦接于上述天线及上述芯片的接脚。

5.根据权利要求1所述的射频前端匹配电路，其中上述发射单元包括功率放大器。

6.根据权利要求1所述的射频前端匹配电路，其中上述接收单元包括低噪声放大器以及混频器。

7.根据权利要求1所述的射频前端匹配电路，其中上述收发开关为单刀双投的收发开关。

8.根据权利要求1所述的射频前端匹配电路，其中上述收发开关为双刀双投的收发开关。

9.一种射频前端匹配电路，应用于传输装置，该射频前端匹配电路包括：

收发开关，可选择性地导通第一信号传输路径以及第二信号传输路径；

发射单元；

接收单元；

射频前端装置；以及

匹配电路，选择性地设置于上述第一信号传输路径与上述第二信号传输路径上，当设置于上述第一信号传输路径上时，上述匹配电路耦接于上述收发开关及上述接收单元，当设置于上述第二信号传输路径上时，上述匹配电路耦接上述收发开关及上述发射单元，使得上述第一信号传输路径的阻抗及上述第二信号传输路径的阻抗与上述射频前端装置达到阻抗匹配，其中上述收发开关、发射单元、接收单元及匹配电路设置于同一芯片中。

10.根据权利要求9所述的射频前端匹配电路，其中上述收发开关藉由上述芯片的一接脚，耦接至上述射频前端装置。

11.根据权利要求9所述的射频前端匹配电路，其中上述射频前端装置设置于印刷电路板上。

12.根据权利要求10所述的射频前端匹配电路，其中当上述匹配电路耦接于上述第二信号传输路径上时，上述第二信号传输路径上的阻抗藉由上述匹配电路而与上述射频前端装置的输入/输出阻抗达到阻抗匹配。

13.根据权利要求12所述的射频前端匹配电路，其中上述第一信号传输路径上的阻抗与上述射频前端装置的输入/输出阻抗互相匹配。

14.根据权利要求10所述的射频前端匹配电路，其中当上述匹配电路设置于上述第一信号传输路径上时，上述第二信号传输路径上的阻抗藉由上述匹配电路与上述射频前端装置的输入/输出阻抗达到阻抗匹配。

15.根据权利要求14所述的射频前端匹配电路，其中上述第二信号传输路径上的阻抗与上述射频前端装置的输出/输入阻抗互相匹配。

16.根据权利要求10所述的射频前端匹配电路，其中上述射频前端装置包括天线装置以及外部匹配电路耦接于上述天线装置及上述连接端之间。

17.根据权利要求9所述的射频前端匹配电路，其中上述发射单元包括功率放大器。

18.根据权利要求9所述的射频前端匹配电路，其中上述接收单元包括低噪声放大器以及混频器。

19.根据权利要求9所述的射频前端匹配电路，其中上述收发开关为单刀双投的收发开关。

20.根据权利要求9所述的射频前端匹配电路，其中上述收发开关为双刀双投的收发开关。