CN100543986C - Led装置 - Google Patents
Led装置 Download PDFInfo
- Publication number
- CN100543986C CN100543986C CNB2007100900503A CN200710090050A CN100543986C CN 100543986 C CN100543986 C CN 100543986C CN B2007100900503 A CNB2007100900503 A CN B2007100900503A CN 200710090050 A CN200710090050 A CN 200710090050A CN 100543986 C CN100543986 C CN 100543986C
- Authority
- CN
- China
- Prior art keywords
- substrate
- zener diode
- led matrix
- those
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明是有关于一种LED装置,包含一基座、二支架、一基板、一齐纳二极管、二线架、二第一导线,以及一LED晶片。该基座具有一凹穴部,以及和凹穴部连通的二穿置孔。该些支架穿置于穿置孔中,并凸露于基座外周面。该基板设置于凹穴部中,并具有一上表面、一下表面及一凹槽,下表面接触于支架。该齐纳二极管设置于凹槽内。该些线架设置于基板上表面,且位于凹槽两侧。该些导线连接在线架与支架之间,以及齐纳二极管与支架之间。该LED晶片与该些线架连接,并位于凹槽上方。本发明藉由在硅基板上挖设有凹槽,以供埋设齐纳二极管,并将LED晶片安置于齐纳二极管与硅基板上方,故采用以面朝上的LED晶片使光源朝上散射,光源则不受导线或齐纳二极管遮蔽,因此可提高整体光效率。
Description
技术领域
本发明涉及一种LED装置,特别是涉及一种散射出的光源不被遮挡,可以提高整体效率的LED装置。
背景技术
请参阅图1所示,是为现有习知的LED装置的实体结构剖视图。现有习知的LED装置100的封装结构,包含由一基座101、二支架102、一LED晶片103、一齐纳二极管(Zener Diode)104,以及数个导线105所封装而成一体。
该侧向发光式的LED装置100,是采用一般面朝上(Face up)的LED晶片103。其缺点是,该LED晶片103上的一金属垫(Pad)106会挡住部分的光线,造成光衰现象。
此外,为了预防因极性接反而造成LED晶片103的损毁(Fail),因此,通常还会在LED装置100的封装体中,反向并联该齐纳二极管104,藉由该齐纳二极管104以获得防止瞬间电流烧毁该LED晶片103,达到保护LED装置100的功用。
但是,因为齐纳二极管104会吸收光源,造成光源二次损失,所以现有习知的LED装置100整体的光效率则大幅降低。
由此可见,上述现有的LED装置在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但是长久以来一直未见适用的设计被发展完成,而一般产品又没有适切结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的LED装置,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
有鉴于上述现有的LED装置存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新型结构的LED装置,能够改进一般现有的LED装置,使其更具有实用性。经过不断的研究、设计,并经过反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,提供一种新型结构的LED装置,所要解决的技术问题是使LED晶片所散射出的光源不被遮挡,而可以提高整体光效率,能够解决现有习知的LED装置存在的1LED晶片光源被遮蔽而造成光损耗的缺点,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种LED装置,其包含有:一基座,具有一凹穴部,与二穿置孔;二支架,穿置于该基座的穿置孔中,并且凸露于该基座的外周面;一基板,设置于该基座的凹穴部中,并具有一上表面、一下表面,以及一从该上表面朝该下表面延伸的凹槽,该下表面接触于该些支架;一齐纳二极管,设置于该基板的凹槽内部;二线架,设置于该基板的上表面,且位于该基板的凹槽两侧;多个导线,分别连接在该些线架与该些支架之间,以及连接在该齐纳二极管与该些支架的其中之一之间;以及一LED晶片,与该些线架连接,并位于该凹槽上方。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的LED装置,其中一个线架具有一延伸部,该延伸部是从该基板的上表面延伸至该凹槽中,该齐纳二极管的一第一极是连接于该延伸部,而该些导线的其中之一是连接在该齐纳二极管的一第二极与该些支架的其中之一之间。
前述的LED装置,其中所述的LED晶片为一面朝上(Face up)的晶片。
前述的LED装置,其中所述的LED晶片是以覆晶接合技术设置于该基板上。
前述的LED装置,其中所述的基板为硅基板、陶瓷基板的任一种。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知,为达到上述目的,根据本发明提出的一种LED装置,包含一基座、二支架、一基板、一齐纳二极管、二线架、二第一导线,以及一LED晶片。该基座,具有一凹穴部,与二穿置孔。每一个支架,穿置于该基座的穿置孔中,并且凸露于该基座的外周面。该基板,设置于该基座的凹穴部中,并具有一上表面、一下表面,以及一从该上表面朝该下表面延伸的凹槽,该下表面接触于该些支架。该齐纳二极管,设置于该基板的凹槽内部。该些线架,设置于该基板的上表面,且位于该基板的凹槽两侧。该些第一导线,分别连接在该些线架与该些支架之间,以及该齐纳二极管与其中一个支架之间。该LED晶片,与该些线架连接,并位于该凹槽上方。
借由上述的技术方案,本发明LED装置至少具有下列的优点及有益效果:本发明藉由在硅基板上挖设有凹槽,以供埋设齐纳二极管,并将LED晶片安置于齐纳二极管与硅基板的上方,故采用以面朝上(Face up)的LED晶片使光源朝上散射,光源则不受导线或齐纳二极管所遮蔽,因此,可以提高整体的光效率。
综上所述,本发明LED装置可使LED晶片所散射出的光源不被遮挡,而可以提高整体光效率,能够解决现有习知的LED装置存在的1LED晶片光源被遮蔽而造成光损耗的缺点。本发明具有上述诸多优点及实用价值,其不论在产品结构或功能上皆有较大改进,在技术上有显著的进步,并产生了好用及实用的效果,且较现有的LED装置具有增进的突出功效,从而更加适于实用,并具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是为现有习知的LED装置的实体结构剖视图。
图2是为本发明LED装置一实施例的组合结构剖视图。
图3是为本发明LED装置该实施例的俯视图。
100:LED装置 101:基座
102:支架 103:LED晶片
104:齐纳二极管 105:导线
106:金属垫 200:LED装置
210:基座 211:凹穴部
212:穿置孔 213:顶面
214:外周面 220:支架
230:基板 231:上表面
232:下表面 233:凹槽
240:齐纳二极管 241:第一极
242:第二极 250:线架
260:线架 261:延伸部
270:第一导线 280:第二导线
290:LED晶片
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的LED装置其具体实施方式、结构、特征及其功效,详细说明如后。
请参阅图2与图3所示,图2是为本发明LED装置一实施例的组合结构剖视图,图3是为本发明LED装置该实施例的俯视图。本发明的LED装置200,包含一基座210、二支架220、一基板230、一齐纳二极管240、二线架250、260、二第一导线270、一第二导线280,以及一LED晶片290。
该基座210,具有一凹穴部211,与二穿置孔212。该凹穴部211是从该基座210的一顶面213朝基座本体方向延伸。该些穿置孔212是分别从该基座210的一外周面214延伸连通至该凹穴部211。在本实施例中,该基座210是为矩型,所以两个穿置孔212是延伸穿出其中两个相对的外周面214。
该二支架220,其中每一个支架220是穿置于该基座210的穿置孔212中,并且延伸穿出于该基座210的外周面214。
该基板230,可为硅基板或是陶瓷基板,安置于该基座210的凹穴部211中,并具有一上表面231、一下表面232,以及一从该上表面231朝该下表面232延伸的凹槽233。该下表面232接触于该些支架220。
该齐纳二极管240,设置于该基板230的凹槽233内部。
该些线架250、260,设置于该基板230的上表面231,且位于该基板230的凹槽233两侧。
该些第一导线270,分别连接在该些线架250、260与该些支架220之间。其中一个线架260具有一延伸部261,该延伸部261是从该基板230的上表面231延伸至该凹槽233中。该齐纳二极管240的一第一极241是连接于该延伸部261,而该第二导线280是连接在该齐纳二极管240的一第二极242与其中一个支架220之间。
该LED晶片290,是以软膜覆晶接合技术(chip onflex;COF)组合于该基板230的上方,该LED晶片290是叠组于该些线架250的顶面,并位于该凹槽233的上方。
根据以上所述,本发明LED装置200,其整体封装的结构,借由该LED晶片290为一面朝上(Face up)的晶片,使其等导线270、280均位于该LED晶片290的底部,所以,光源朝上的结构,不会受到导线270、280遮蔽,因此,无光损失,故可以提升整体的光源效率。此外,在基板230上挖设有凹槽233,以供埋入齐纳二极管240,不但可以可节省支架220的空间,并且可以减少侧光遮蔽,进而能够降低光源损失(lose)。
归纳上述,相较于现有习知LED装置100的光源效率低的缺点,本发明LED装置200确实具有以下优点与功效:
一、在基板230上挖设有凹槽233,供埋入齐纳二极管240,可以节省支架220空间,以及减少光源损耗,而可以提高整体亮度。
二、本发明利用覆晶接合技术可以使原有打线接合的封装结构,二次提升整体的光源亮度。根据测试可以提升22.5%的整体亮度,非常适于实用。
三、利用基板230与支架220,可利用基板230的镀层(蒸镀)纯度比该些支架220镀层(电镀)的纯度还高的结构设计,能够三次提升整体光源亮度。根据测试可以提升33.4%的整体亮度,更加适于实用。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (9)
1、一种LED装置,其特征在于其包含有:
一基座,具有一凹穴部,与二穿置孔;
二支架,穿置于该基座的穿置孔中,并且凸露于该基座的外周面;
一基板,设置于该基座的凹穴部中,并具有一上表面、一下表面,及一从该上表面朝该下表面延伸的凹槽,该下表面接触于该些支架;
一齐纳二极管,设置于该基板的凹槽内部;
二线架,设置于该基板的上表面,且位于该基板的凹槽两侧;
多个导线,分别连接在该些线架与该些支架之间,及连接在该齐纳二极管与该些支架的其中之一之间;以及
一LED晶片,与该些线架连接,并位于该凹槽上方。
2、根据权利要求1所述的LED装置,其特征在于该些线架的其中之一具有一延伸部,该延伸部是从该基板的上表面延伸至该凹槽中,该齐纳二极管的一第一极是连接于该延伸部,而该些导线的其中之一是连接在该齐纳二极管的一第二极与该些支架的其中之一之间。
3、根据权利要求1或2所述的LED装置,其特征在于其中所述的LED晶片为一面朝上的晶片。
4、根据权利要求1或2所述的LED装置,其特征在于其中所述的LED晶片是以覆晶接合技术设置于该基板上。
5、根据权利要求3所述的LED装置,其特征在于其中所述的LED晶片是以覆晶接合技术设置于该基板上。
6、根据权利要求1或2所述的LED装置,其特征在于其中所述的基板为硅基板、陶瓷基板的任一种。
7、根据权利要求3所述的LED装置,其特征在于其中所述的基板为硅基板、陶瓷基板的任一种。
8、根据权利要求4所述的LED装置,其特征在于其中所述的基板为硅基板、陶瓷基板的任一种。
9、根据权利要求5所述的LED装置,其特征在于其中所述的基板为硅基板、陶瓷基板的任一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100900503A CN100543986C (zh) | 2007-03-21 | 2007-03-21 | Led装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100900503A CN100543986C (zh) | 2007-03-21 | 2007-03-21 | Led装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101271889A CN101271889A (zh) | 2008-09-24 |
CN100543986C true CN100543986C (zh) | 2009-09-23 |
Family
ID=40005709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100900503A Expired - Fee Related CN100543986C (zh) | 2007-03-21 | 2007-03-21 | Led装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100543986C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011147124A1 (zh) * | 2010-05-28 | 2011-12-01 | 深圳市聚飞光电股份有限公司 | 一种led路灯和大功率led器件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101771031B (zh) * | 2008-12-29 | 2011-09-07 | 展晶科技(深圳)有限公司 | 具有静电保护的光电元件的封装结构 |
CN102840998A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院新疆生态与地理研究所 | 用于采集生物结皮土壤磨片的装置及在野外的应用 |
CN102623593A (zh) * | 2012-04-19 | 2012-08-01 | 日月光半导体制造股份有限公司 | 半导体光源模块、其制造方法及其基板结构 |
TWI657597B (zh) * | 2015-03-18 | 2019-04-21 | 新世紀光電股份有限公司 | 側照式發光二極體結構及其製造方法 |
-
2007
- 2007-03-21 CN CNB2007100900503A patent/CN100543986C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011147124A1 (zh) * | 2010-05-28 | 2011-12-01 | 深圳市聚飞光电股份有限公司 | 一种led路灯和大功率led器件 |
Also Published As
Publication number | Publication date |
---|---|
CN101271889A (zh) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100543986C (zh) | Led装置 | |
US10032747B2 (en) | Light emitting diode package structure and manufacturing method thereof | |
CN101545615A (zh) | 发光二极管面光源装置 | |
TW201947736A (zh) | 微發光二極體顯示器之發光單元共平面結構 | |
CN207883721U (zh) | 一种具有良好散热性能的led灯条 | |
CN203721758U (zh) | 高密封性的led支架 | |
CN202564438U (zh) | 发光二极管封装结构 | |
CN208284479U (zh) | 微发光二极管显示器的发光单元共平面结构 | |
CN201303008Y (zh) | Led封装结构 | |
CN202796936U (zh) | 多晶广角发光二极管 | |
CN102487063A (zh) | 带有微结构硅胶透镜的led阵列封装结构 | |
TWI462345B (zh) | 發光二極體 | |
TW201407830A (zh) | 發光二極體封裝結構 | |
CN201103857Y (zh) | 一种集成led光源组件 | |
CN204857721U (zh) | 一种大功率led封装贴片 | |
CN102832330B (zh) | 一种圆片级led封装结构 | |
CN202721186U (zh) | 具有多层式结构的一体化高效率照明装置 | |
CN201576681U (zh) | 一种侧面发光led封装结构 | |
CN202307885U (zh) | 发光二极管及应用该发光二极管的显示屏 | |
CN211002489U (zh) | 一种便于拿取的固定集成电路摆放盒 | |
CN205810809U (zh) | Led灯的封装结构 | |
CN204045618U (zh) | 一种倒装led芯片封装元器件 | |
KR20130040477A (ko) | 씨오비 패키지를 이용한 조명 모듈 구현 방법 및 그 조명 모듈 | |
CN201985162U (zh) | 一种led封装固晶结构 | |
CN211670194U (zh) | 一种led发光器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090923 Termination date: 20190321 |
|
CF01 | Termination of patent right due to non-payment of annual fee |