CN100501686C - 在差错处理程序执行期间处理差错的方法、处理器及系统 - Google Patents

在差错处理程序执行期间处理差错的方法、处理器及系统 Download PDF

Info

Publication number
CN100501686C
CN100501686C CNB2005800423908A CN200580042390A CN100501686C CN 100501686 C CN100501686 C CN 100501686C CN B2005800423908 A CNB2005800423908 A CN B2005800423908A CN 200580042390 A CN200580042390 A CN 200580042390A CN 100501686 C CN100501686 C CN 100501686C
Authority
CN
China
Prior art keywords
processor
routine
mistake
error
handled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800423908A
Other languages
English (en)
Other versions
CN101076786A (zh
Inventor
T·福瑟姆
Y·沙盖
S·穆法杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101076786A publication Critical patent/CN101076786A/zh
Application granted granted Critical
Publication of CN100501686C publication Critical patent/CN100501686C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

一种在处理器响应于第一侧的的不可恢复差错(DUE)而进入软件差错处理例程之后避免由于第二DUE而影响软件差错处理例程的正确性方法。处理器的差错处理例程响应于所述处理器的第一测得的不可恢复差错(DUE)而执行，通过评估第二DUE对差错处理例程的正确性的影响而响应一第二DUE已经出现的指示。如果所述评估确定所述第二DUE对所述差错处理例程的正确性已经产生了影响则引发一系统终止进程，否则正常终止所述差错处理例程。该方案确保处理器的高度可靠性。

Description

在差错处理程序执行期间处理差错的方法、处理器及系统
背景
诸如来自宇宙射线的中子和来自半导体器件封装中的放射性痕量组分的α粒子之类的高能亚原子粒子在它们通过这一器件时会产生电子-空穴对。晶体管的源极和漏极端会收集这些电荷，并且最终足够的电荷累积会导致含有该晶体管的逻辑器件反转状态或翻转，从而将逻辑错误引入电路工作中。这些错误是瞬时的，因为它们不是器件的永久性故障，并且因此被称为软差错或瞬时差错。一种常见形式的软差错是构成存储器单元(诸如，高速缓存单元或寄存器单元)的一部分的晶体管内引起由这一单元表示的比特从其应有值翻转的差错。
软差错影响处理器或其他半导体器件的可能性取决于片上晶体管的个数。尤其是在处理器的情况下，片上晶体管的个数已经飞快地增加，因此由软差错引起的差错率也成比例地增加。因此，减轻软差错对处理器操作的影响的重要性增加。
图1为了清楚起见以流程图示出了在诸如寄存器或高速缓存等处理器存储器单元中的软差错的分类。当出现软差错时(110)，如果受影响的比特未被读取，则可认为该错误是良性的(120和140)。如果该比特被读取，但是诸如高速缓存线或寄存器组等受影响单元具有内置的差错保护(130)，则该差错是可恢复或者至少是可检测的。此类纠错是周知的，并且例如可包括奇偶校验和ECC方案。在一比特不具备差错保护并且该比特影响了处理器中任何正在进行的计算的正确性的情况下，认为无记载数据讹误(silent data corruption)已经出现(180)。这是处理器设计人员试图最小化其发生概率的不希望状态。
如果差错被检测到并能够被纠正(150)，则将该比特设置或将复位为其初始值，且处理器操作正常继续(190)。如果该差错无法被纠正，但已被检测到，则处理器因为这一差错被认为是不可恢复的而可采取额外的行动(170)。此类差错被称为测得的不可恢复差错或DUE。
DUE通常至少会导致正在执行的试图读取差错比特的进程因差错而终止，并且有时候还会导致在处理器上运行的整个操作系统因差错终止，从而导致机器停机或重启。当然，优选终止一进程而不是整个系统以将DUE的总体影响减到最小。在诸如关键用途服务器等高度可靠的系统中，设计人员试图确保系统终止DUE之间的平均时间非常高，例如25年。
当检测到DUE时，处理器进入软件差错处理例程。使用寄存器差错日志，该例程确定该DUE是否保证一进程或系统终止以及如何行进下去。在一种情况下，第二DUE会在用于第一DUE的差错处理例程的执行期间出现。虽然出现这种情况的可能性相对较小，但是高度可靠处理器的设计人员仍需考虑这一情况。
附图简述
图1以流程图描述了取决于检测、影响与缓和的软差错及各种结果的影响(现有技术)。
图2描述了一个实施例中的基于处理器的系统。
图3是一个实施例中在响应于第一DUE激活差错处理例程之后的可能状态的状态图。
图4是一个实施例中用于减轻第二DUE在第一DUE的差错处理期间出现的影响的基于软件的解决方案的流程图。
详细描述
图2描述了一个实施例中的基于处理器的系统。这一系统包括处理器210、以及包括用以存储数据与可由处理器执行程序的读-写随机存取存储器(RAM存储器)270、只读存储器(ROM存储器)290和诸如磁盘系统280等非易失性存储单元的存储子系统，它们由系统总线260互连并通过系统输入/输出(I/O)设备和外围设备250与外部网络接口。处理器可以包括为在处理器上执行的各个进程存储常用数据的一组通用寄存器220；指示处理器操作的各方面的状态的一组状态标志或比特240；以及允许各状态标志之间的交互的信令逻辑230。如所公知的，诸如高速缓存、逻辑单元、流水线等的许多其他组件也可作为处理器的组件存在，并且类似地在基于处理器的系统内也可以有其他的组件，但为清楚起见在此不做描述。
当诸如图2所述的处理器通常通过诸如奇偶校验或ECC之类的检错机制的操作而检测到一可检测不可恢复差错或DUE时，该处理器通常中断当前执行的进程并启动软件差错处理例程的执行。在一个实施例中，该差错处理例程被设计成最小程度地受到可能在差错处理例程本身的执行期间出现的第二或后续DUE的影响。例如，该例程可以在关闭高速缓存的情况下执行，以防止其暴露在高速缓冲存储器中的可能差错下。该例程可以被存储在受DUE影响要小于高速缓存或系统存储器中的RAM单元的ROM 290中。即使该例程无需使用诸如在高速缓存或寄存器中的RAM单元，它也可在修改用于存储的区域的内容之前转储清除该内容。然而通常情况下，差错处理例程难以在不读取易受DUE影响的某些存储器单元的情况下执行，无论是寄存器、高速缓存或是系统存储器，因此在从该例程写入存储器单元的时刻到它从该存储器单元中读取的时刻之间的执行期间，仍然存有出现DUE影响例程的正确性的可能性，虽然这种可能性很小。更具体地，差错处理程序很可能会在其执行中的某一点需要写入处理器的通用寄存器(通用寄存器220)中的至少一部分并在随后从中读取以执行其任务。
如果在第一DUE被处理之前检测到第二DUE，则该第二DUE会或不会在差错处理程序激活之后出现，这是因为在报告第一DUE的时刻与差错处理程序被实际激活的时刻之间可能会发生与该差错处理程序无关的多次存储器读取。确定该DUE是发生在例程被激活之前还是之后对限制对生成系统终止的需要而言是很有用的，该系统终止在该DUE的确出现在例程的激活之后的情况下是必须的，因为这意味着例程本身的可能讹误。
图3描述了与这一问题有关的系统的可能状态。当差错处理程序开始时，该差错处理程序或其调用机制通常会在其一开始执行时就将差错状态标志清零。另外，在某些实施例中可设置一用来指示该差错处理程序活动的标志。在310处示出了其中差错状态标志被清零而处理程序活动标志被置位的这一状态。处理器可以从这一状态移至与差错处理程序活动状态和差错状态有关的两个可能状态之一。在其中一种状态下，差错处理程序在没有另一DUE出现的情况下终止(差错状态标志仍被清零，且处理程序活动标志也被清零(330))，且可使用进程终止来处理该第一DUE。在另一种状态下，在320处出现其中差错处理程序活动且差错状态标志被置位(raised)以指示第二DUE的状态。这一状态可以指示该DUE的执行中的差错，并且无需更多的信息，用于处理差错的保守方法就会在检测到该状态时引起系统终止。
在一个实施例中，如上参考图2所述的信令逻辑230用于检测图3所示的状态320。例如，在
Figure C200580042390D00081
 Itanium处理器中，信令逻辑可以检测到其中指示“机器检验”(mc)差错处理例程的激活的PSR.mc比特被置位时硬件通用寄存器差错日志中的一标志被同时置位的条件，以指示其中该机器校验例程的正确性可能受到损害的状态。
虽然以上所述的解决方案能起作用，但是它可能过分地包括在其中第二DUE并未影响差错处理程序而只是影响被中断的进程的情况。在一个实施例中，差错处理例程在使用通用寄存器之前会将至少一部分通用寄存器保存到临时存储器区域。如果在例程执行期间报告了影响通用处理器的DUE，则确定该DUE是出现在该例程开始使用通用寄存器之前还是之后可用于将生成系统终止的需求仅限制在其中该通用寄存器仅在例程开始使用该寄存器之后受影响的情况。
图4描述了在一差错处理例程内的处理，该差错处理例程被设计成检测在当前正被处理的DUE差错之后出现的第二DUE差错，并进一步确定该差错是否有可能影响该例程的执行。在附图中，该例程在响应于第一DUE而被调用(405)之后以保存其可能要使用的任何通用寄存器的步骤(410)开始。该例程随后检验通用寄存器硬件差错日志(415)以查看在第一DUE之后是否有任何DUE被硬件标记。如果硬件指示一DUE被标记(420)，则它是影响被中断进程的DUE。该例程存储通用寄存器DUE信息以供随后处理(425)、清除GR差错日志(430)并在随后清除并使用这些通用寄存器(445)。在使用这些通用寄存器并完成对第一DUE的处理之后，该例程则再次检验通用寄存器差错日志(450)。如果在该状态下发现差错(455)，则很可能已经出现危及差错处理例程的正确性的差错并且可以启动一系统终止进程(435)。否则，该处理程序随后可正常终止(440)。
虽然已经描述并在附图中示出了某些示例性实施例，但是应该理解这些实施例仅是说明性的而非对本发明实施例的各广义方面所做出的限制，并且这些实施例不限于所示并描述的具体结构和安排，因为各种其他修改也是可能的。可以用硬件、可编程器件、固件、软件或其组合来实现这些实施例或其部分特征。
各实施例可以作为包括其上存储有数据的机器可读介质的计算机程序产品来提供，该数据在由机器访问时可使得该机器执行根据所要求保护的主题的过程。机器可读介质包括但不限于软盘、光盘、DVD-ROM盘、DVD-RAM盘、DVD-RW盘、DVD+RW盘、CD-R盘、CD-RW盘、CD-ROM盘、以及磁光盘、ROM、RAM、EPROM、EEPROM、磁卡或光卡、闪存、或者适用于存储电子指令的其他类型的媒体/机器可读介质。此外，各实施例还可以作为计算机程序产品被下载，其中该程序可经由通信链路(例如，调制解调器或网络连接)通过嵌入在载波或其他传播介质中的数据信号从远程计算机传送至请求计算机。
对多种方法用它们最基础的形式做出了描述，但是可以向上述方法任意添加步骤或从中删除步骤，并且可以向所述消息任意添加信息或从中删减信息，而不背离所要求保护的主题的基本范围。本领域普通技术人员显而易见的是可以做出多种进一步的修改和改编。具体实施例不是被提供来限制本发明而是用于解释本发明。所要求保护主题的范围不由上述特定示例所限定，而仅由所附权利要求书所限定。

Claims (21)

1.一种方法，包括：
在响应于处理器的第一测得的不可恢复差错而执行的所述处理器的差错处理例程中，通过评估第二不可恢复差错对所述差错处理例程的正确性的一种或多种影响而响应一第二不可恢复差错已经出现的指示；以及
如果所述评估确定所述第二不可恢复差错对所述差错处理例程的正确性已经产生了影响则引发一系统终止进程，否则正常终止所述差错处理例程。
2.如权利要求1所述的方法，其特征在于，还包括确定所述第二不可恢复差错是否出现在由所述差错处理例程使用的资源中；以及所述第二不可恢复差错已经出现的指示是否是在所述差错处理例程终止之前做出的。
3.如权利要求2所述的方法，其特征在于，指示所述第二不可恢复差错出现在由所述差错处理例程使用的资源中的指示包括所述处理器的一置位的差错状态标志。
4.如权利要求3所述的方法，其特征在于，还包括检测其中所述处理器的所述差错状态标志和指示所述差错处理例程的激活的标志都被置位的状态。
5.如权利要求4所述的方法，其特征在于，由所述差错处理例程使用的资源包括所述处理器的通用寄存器。
6.如权利要求1所述的方法，其特征在于，还包括：
所述差错处理例程将所述处理器的一组通用寄存器的内容保存到临时存储器区域；
在保存所述一组通用寄存器的内容之后，所述差错处理例程清除用于记录在所述处理器的通用寄存器内的不可恢复差错的通用寄存器差错日志。
7.如权利要求4所述的方法，其特征在于，如果检测到其中所述处理器的所述差错状态标志和指示所述差错处理例程的激活的标志都被置位的状态，则引发所述系统终止进程。
8.如权利要求6所述的方法，其特征在于，如果所述通用寄存器差错标志在所述差错处理例程的剩余操作期间被置位，则引发所述系统终止进程。
9.一种处理器，包括：
在所述处理器的资源中检测第一测得的不可恢复差错的检错系统；以及
响应于所述第一不可恢复差错执行一差错处理例程并通过评估第二不可恢复差错对所述差错处理例程的正确性的影响而响应来自所述差错检测系统的一第二不可恢复差错已经出现的指示的逻辑，其中如果所述评估确定所述第二不可恢复差错对所述差错处理例程的正确性已经产生了影响，则所述差错处理例程进一步引发一系统终止进程，否则正常终止所述差错处理例程。
10.如权利要求9所述的处理器，其特征在于，所述差错处理例程还确定：
所述第二不可恢复差错是否出现在由所述差错处理例程使用的处理器资源中；以及
所述第二不可恢复差错已经出现的指示是否是在所述差错处理例程的终止之前做出的。
11.如权利要求10所述的处理器，其特征在于：
指示所述第二不可恢复差错出现在由所述差错处理例程使用的资源中的所述指示包括所述处理器的一置位的差错状态标志。
12.如权利要求11所述的处理器，其特征在于，还包括检测其中所述处理器的所述差错状态标志和指示所述差错处理例程的激活的标志都被置位的状态。
13.如权利要求9所述的处理器，其特征在于，由所述差错处理例程使用的资源包括所述处理器的通用寄存器。
14.如权利要求9所述的处理器，其特征在于：
所述差错处理例程还将所述处理器的一组通用寄存器的内容保存到临时存储器区域；
在保存所述一组通用寄存器的内容之后，所述差错处理例程进一步地清除用于记录在所述处理器的所述通用寄存器内的不可恢复差错的通用寄存器差错日志。
15.如权利要求12所述的处理器，其特征在于，如果检测到其中所述处理器的所述差错状态标志和指示所述差错处理例程的激活的标志都被置位的状态，则所述差错处理例程引发一系统终止进程。
16.如权利要求14所述的处理器，其特征在于，还包括如果所述通用寄存器差错标志在所述差错处理例程的剩余操作期间被置位则引发一系统终止进程的逻辑。
17.一种包含一处理器的系统，所述处理器包括：
在所述处理器的资源中检测第一测得的不可恢复差错的检错系统；以及
响应于所述第一不可恢复差错执行一差错处理例程并通过评估第二不可恢复差错对所述差错处理例程的正确性的影响而响应来自所述差错检测系统的一第二不可恢复差错已经出现的指示的逻辑，其中如果检测到其中所述处理器的所述差错状态标志和指示所述差错处理例程的激活的标志都被置位的状态，则所述差错处理例程进一步引发一系统终止进程，否则正常终止所述差错处理例程。
18.如权利要求17所述的系统，其特征在于，所述差错处理例程还确定：
所述第二不可恢复差错是否出现在由所述差错处理例程使用的处理器资源中；以及
所述第二不可恢复差错已经出现的指示是否是在所述差错处理例程终止之前做出的。
19.如权利要求18所述的系统，其特征在于：
指示所述第二不可恢复差错出现在由所述差错处理例程使用的资源中的所述指示包括所述处理器的一置位的差错状态标志。
20.如权利要求19所述的系统，其特征在于，所述处理器还包括用于检测其中所述处理器的所述差错状态标志和指示所述差错处理例程的激活的标志都被置位的状态的逻辑。
21.如权利要求20所述的系统，其特征在于，由所述差错处理例程使用的资源包括所述处理器的通用寄存器。
CNB2005800423908A 2004-12-14 2005-12-09 在差错处理程序执行期间处理差错的方法、处理器及系统 Expired - Fee Related CN100501686C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/012,979 2004-12-14
US11/012,979 US7370231B2 (en) 2004-12-14 2004-12-14 Method of handling errors

Publications (2)

Publication Number Publication Date
CN101076786A CN101076786A (zh) 2007-11-21
CN100501686C true CN100501686C (zh) 2009-06-17

Family

ID=36215712

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800423908A Expired - Fee Related CN100501686C (zh) 2004-12-14 2005-12-09 在差错处理程序执行期间处理差错的方法、处理器及系统

Country Status (6)

Country Link
US (1) US7370231B2 (zh)
JP (1) JP4866366B2 (zh)
CN (1) CN100501686C (zh)
DE (1) DE112005002975T5 (zh)
TW (1) TWI310495B (zh)
WO (1) WO2006065687A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353433B2 (en) * 2003-12-08 2008-04-01 Intel Corporation Poisoned error signaling for proactive OS recovery
US7581152B2 (en) * 2004-12-22 2009-08-25 Intel Corporation Fault free store data path for software implementation of redundant multithreading environments
US20070250755A1 (en) * 2006-03-29 2007-10-25 Wayne Burleson Dormant error checker
US8127277B2 (en) * 2007-05-21 2012-02-28 International Business Machines Corporation Framework for conditionally executing code in an application using conditions in the framework and in the application
WO2014142852A1 (en) 2013-03-13 2014-09-18 Intel Corporation Vulnerability estimation for cache memory
US20160110277A1 (en) * 2014-10-16 2016-04-21 Siemens Aktiengesellshaft Method for Computer-Aided Analysis of an Automation System
US11341012B2 (en) * 2020-05-14 2022-05-24 EMC IP Holding Company LLC Test platform employing test-independent fault insertion

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438494A (en) * 1981-08-25 1984-03-20 Intel Corporation Apparatus of fault-handling in a multiprocessing system
EP0473806A1 (en) 1990-09-03 1992-03-11 International Business Machines Corporation Apparatus and method for error detection and fault isolation
US6691250B1 (en) * 2000-06-29 2004-02-10 Cisco Technology, Inc. Fault handling process for enabling recovery, diagnosis, and self-testing of computer systems
DE10135285B4 (de) * 2001-07-19 2005-08-04 Infineon Technologies Ag Speichereinrichtung und Verfahren zum Betreiben eines eine Speichereinrichtung enthaltenden Systems
US6948094B2 (en) * 2001-09-28 2005-09-20 Intel Corporation Method of correcting a machine check error
JP2004021936A (ja) * 2002-06-20 2004-01-22 Hitachi Ltd 情報処理装置の障害処理方法および情報処理装置
US7555703B2 (en) * 2004-06-17 2009-06-30 Intel Corporation Method and apparatus for reducing false error detection in a microprocessor
US7373558B2 (en) * 2004-09-23 2008-05-13 Intel Corporation Vectoring process-kill errors to an application program

Also Published As

Publication number Publication date
TW200634505A (en) 2006-10-01
CN101076786A (zh) 2007-11-21
WO2006065687A1 (en) 2006-06-22
US7370231B2 (en) 2008-05-06
DE112005002975T5 (de) 2007-10-31
JP4866366B2 (ja) 2012-02-01
JP2008523513A (ja) 2008-07-03
US20060156153A1 (en) 2006-07-13
TWI310495B (en) 2009-06-01

Similar Documents

Publication Publication Date Title
CN100501686C (zh) 在差错处理程序执行期间处理差错的方法、处理器及系统
US10198196B2 (en) Monitoring health condition of a hard disk
US8132157B2 (en) Method of automatic regression testing
CN100419695C (zh) 将进程删除错误引向应用程序
CN102135925B (zh) 用于检测错误检查和纠正内存的方法和装置
CN109684141A (zh) 一种磁盘故障诊断方法、装置、终端及可读存储介质
CN113409881B (zh) 闪存擦除中断恢复测试方法、装置、电子设备及存储介质
CN104685474A (zh) 包括不可纠正的错误的地址范围的通知
CN102968353A (zh) 一种失效地址处理方法及装置
US6842867B2 (en) System and method for identifying memory modules having a failing or defective address
CN114741225A (zh) 用于处理硬件错误的装置及方法
CN111045858B (zh) 一种坏道处理方法及系统
CN112270945B (zh) 记录是否有擦除时掉电的方法、装置、存储介质和终端
CN107480045A (zh) 一种电能表软件的检错纠错与轨迹跟踪方法
CN103390429B (zh) 一种硬盘的在线检测方法及服务器
CN103092713A (zh) 使用与非闪存存储嵌入式代码的方法
CN112346919A (zh) 一种ssd测试方法、系统及存储介质
CN107145422B (zh) 一种软件故障报警监测方法
CN111124729A (zh) 一种故障盘判定方法、装置、设备及计算机可读存储介质
US7895493B2 (en) Bus failure management method and system
CN117874772B (zh) 应用软件漏洞扫描方法及系统
Zhou et al. A verification method for power-off protection mechanism of embedded chip non-volatile memory
CN102541668A (zh) 闪存文件系统可靠性分析方法
Wilcox Focusing on NAND Flash SEFI Susceptibilities
CN106601303B (zh) 一种闪存的坏块管理方法、装置和一种存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20181209