CN100495567C - 外围电路平衡驱动的磁随机存取存储器 - Google Patents
外围电路平衡驱动的磁随机存取存储器 Download PDFInfo
- Publication number
- CN100495567C CN100495567C CNB2004100862194A CN200410086219A CN100495567C CN 100495567 C CN100495567 C CN 100495567C CN B2004100862194 A CNB2004100862194 A CN B2004100862194A CN 200410086219 A CN200410086219 A CN 200410086219A CN 100495567 C CN100495567 C CN 100495567C
- Authority
- CN
- China
- Prior art keywords
- word line
- write
- storage unit
- magnetic film
- film storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开了一种外围电路平衡驱动的磁随机存取存储器,包括:a)由外围电路构成的存储器控制单元,该控制单元独立于磁性薄膜存储单元构成的存储单元阵列,手动或自动地选择信息读取和写入的位置;b)由磁性薄膜存储单元构成的存储单元阵列;c)顶电极读字线和底电极写字线相互正交,磁性薄膜存储单元位于顶电极读字线与底电极写字线之间;d)顶电极读字线与底电极写字线的共用一对电极,通过读写转换开关控制读电流和写电流的通过。本发明不采用传统的与半导体CMOS匹配的方法,而直接采取简单的常规外围电路来实现信息的读取与写入,大大简化了存取存储器的结构,从而降低了存取存储器的生产成本。
Description
技术领域
本发明涉及一种由最近发展起来的磁电阻效应多层薄膜可构成随机存取存储器(RAM,Random Access Memory)中的记忆单元,这种RAM即是所谓的磁电阻随机存取存储器(Magnetoresistive RAM),简称MRAM,本发明还涉及一种实现MRAM中信息读写的方法。
背景技术
一、MRAM中的磁性存储单元
作为MRAM的存储单元,磁性薄膜中至少包含这样的一个薄膜结构:[F1/NF/F2]。其中F1和F2表示两个磁性材料层,NF表示非磁性材料层,NF层介于F1层和F2层之间。F1和F2中有且仅有一层的磁化方向被外界某层或数层的材料所固定(称为被钉扎层),因而不能在小的外磁场作用下随意变化;而另外一层为软磁层,其磁化方向可在小的外磁场作用下发生变化(称为自由层)。非磁性材料层的厚度很小,典型的厚度在0.5nm与3.0nm之间。以这样的磁性薄膜作为存储单元,当F1、F2的磁化方向相同时,磁性薄膜存储单元表现出低的电阻状态;而当F1、F2的磁化方向相反时,磁性薄膜存储单元则表现出高的电阻状态。
因此,磁性薄膜存储单元存在着两个稳定的电阻状态,通过改变磁性薄膜存储单元中自由层相对于被钉扎层的磁化方向,即可使之记录信息;而通过检测磁性薄膜存储单元的电阻状态,即可获取其保存的信息。
二、典型的MRAM单元结构
目前通常采用的磁性薄膜存储单元的结构如图1所示。该MRAM结构配置在半导体衬底上,共需要三个金属布线层M1、M2、M3和一个过渡金属层TM。除了读字线RWL,接地线GND、写字线WWL和位线BL分别处于不同的金属布线层中。磁性薄膜存储单元通过过渡金属层TM、金属布线层M2、M1以及相关接触孔与晶体管ATR的漏区相连接,而晶体管ATR的源区则和地线GND连接,晶体管ATR的栅极即为读字线RWL。
磁性薄膜存储单元中信息的写入由位线BL和写字线WWL来协同完成。当位线BL和写字线WWL以一定的时序关系通过写入工作电流时,两者的电流所产生的磁场的合成磁场将使磁性薄膜存储单元中自由层的磁化方向翻转到特定的方向,该磁化方向在撤销位线BL、写字线WWL的电流之后能够稳定在其两个稳定状态中被期望的一个状态。由此即实现了磁性薄膜存储单元中信息的写入并保存。
读取磁性薄膜存储单元中的信息则由读字线RWL来控制。在允许读取时,控制读字线RWL在一个合适的电平上,使得晶体管ATR导通。此时存在一个由位线BL(金属布线层M3)经磁性薄膜存储单元、过渡金属层TM、接触孔、金属布线层M2、接触孔、金属布线层M1、接触孔、晶体管ATR漏区、晶体管ATR源区而至地线GND的电气通路。因此,由位线BL给一个合适的读电流,即可提取磁性薄膜存储单元当前的电阻状态。由此即实现了磁性薄膜存储单元中信息的读出。
如上所述,该种结构的MRAM需要多达三个的金属布线层以及一个过渡金属层来形成其电气连接,使得MRAM的制造工艺复杂、成本高。另外,在制造磁性薄膜存储单元之前,衬底上已经经过了数次的沉积、布线、打孔、绝缘介质填埋等工艺操作,使得磁性薄膜存储单元制造面的表面平整性较差,必须进行特殊的表面抛平工艺处理(比如化学机械抛光CMP,Chemical-Mechanical Polishing)才能满足磁性薄膜存储薄膜对其衬底表面平整性的特殊要求,这也是一个增加工艺难度和制造成本的问题。
发明内容
针对现有技术中存在的问题,本发明的目的在于提供一种外围电路平衡驱动的磁随机存取存储器,该存取存储器不采用传统的与半导体CMOS匹配的方法,而直接采取简单的常规外围电路来实现信息的读取与写入。
为实现上述目的,本发明提供的一种外围电路平衡驱动的磁随机存取存储器它包括:
a)由外围电路构成的存储器控制单元,该控制单元独立于磁性薄膜存储单元构成的存储单元阵列,手动或自动地选择信息读取和写入的位置;
b)由磁性薄膜存储单元(MTJ)构成的存储单元阵列;
c)顶电极读字线(Read Line)和底电极写字线(Write Line)相互正交,磁性薄膜存储单元(MTJ)位于顶电极读字线与底电极写字线之间;
d)顶电极读字线与底电极写字线共用一对电极,通过读写转换开关控制读电流和写电流的通过。
进一步地,所述磁性薄膜存储单元的基本结构由两层磁性材料层以及介于两磁层之间的非磁性材料层构成,存储信息由磁性材料层的相对磁化状态来表示并保存。
进一步地,所述磁性薄膜存储单元的至少一个磁性材料层的易磁化方向沿所述顶电极读字线或底电极写字线的纵向方向。
进一步地,所述底电极写字线布置在所述磁性薄膜存储单元的正下方。
进一步地,所述顶电极读字线布置在所述底电极写字线的上方,即所述磁性薄膜存储单元的正上方,并且所述顶电极读字线与所述底电极写字线由绝缘掩埋介质隔离。
进一步地,所述写电流为两路有一定时序的脉冲电流构成,其脉冲宽度与脉冲强度均连续可调。
本发明不采用传统的与半导体CMOS匹配的方法,而直接采取简单的常规外围电路来实现信息的读取与写入,大大简化了存取存储器的结构,从而降低了存取存储器的生产成本。本发明也可单独使用,配上单片机就可以显示英语或者汉语内容,进行容量较小的信息存取,非常适宜于诸如户外可编辑广告牌等,具有很广泛的应用前景。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是现有技术的磁随机存取存储器MRAM单元结构的三维示意图。
图2是具有正交电极的信息存取单元阵列示意图。
图3是通过电位平衡来辅助实现阵列选址的示意图。
图4是写入电流时序示意图。
图5是本发明采用的外围电路总的原理示意图。
图6是信息读取示意图。
图7是信息写入示意图1(平行方向)。
图8是信息写入示意图2(反平行方向)。
具体实施方式:
本发明中所谓的外围电路平衡驱动指的是仅取磁性薄膜作为存储单元,不采用传统的与半导体CMOS匹配的方法,而直接采取简单的常规外围电路来实现信息的读取与写入。制备磁性薄膜时在其顶端和底端做两条相互正交的金属线分别作为读字线和写字线。我们采用350纳米厚10微米宽的铜金属线作为导电层,通过计算及随后的试验表明,其能够在额定的电流范围内提供足够的磁场来完成自由层的翻转,并且其热稳定性良好,在我们许可的范围之内,其产生的热量没有明显影响到磁性薄膜的电阻值。底电极写字线位于磁性薄膜存储单元的正下方,而顶电极读字线位于磁性薄膜存储单元的正上方。这样的单元可组成一个阵列,可以采取行线作为读字线,列线作为写字线的方法。这样不同的存储单元分别位于不同的读字线和写字线之间。制备磁性薄膜存储单元时让其易磁化方向沿所述顶电极读字线或底电极写字线的纵向方向,这样可以保证以尽可能小的磁场完成对自由层的翻转。顶电极读字线与底电极写字线之间由二氧化硅绝缘隔离。读字线和写字线之间设置电压跟随器以保证读电流或者写电流能全部从选中的磁性存储单元通过而不被分流。通过电位平衡可实现控制不同的存储单元,即所谓的寻址。信息读取时,电流由磁性薄膜顶端的读字线垂直流过磁性薄膜,由于磁性薄膜在磁矩平行状态与反平行状态时电阻高低不同,因此可以定义高电阻状态为1,定义低电阻状态为0。从而实现信息的读取。读电流0.05~10mA可调,设置一旁路预先调整其大小,步长为0.05mA。读电流过小会增大噪音,从而不能检测到良好的信号;读电流过大首先可能击穿磁性薄膜存储单元,其次会降低磁隧穿效应,从而导致区分1,0状态的难度增加。因此,应该首先根据磁性薄膜存储单元的具体性能确定读电流的大小和范围。信息写入时,读字线和写字线以一定的时序关系通过写入工作电流,两者的电流所产生的合成磁场将使磁性薄膜存储单元中自由层的磁化方向翻转到特定的方向,该磁化方向在撤销读字线、写字线的电流之后能够稳定在其两个稳定状态中被期望的一个状态。由此即实现了磁性薄膜存储单元中信息的写入并保存。写恒流源IR和IW为脉冲电流,脉冲强度1~200mA可调,脉冲宽度5~100微秒内可调,每秒1个脉冲,设置一旁路预先调整其大小,写入IB和IW脉冲电流有一定的时序关系,如图4所示,重叠部分在0~t之间可调。调整写电流的脉冲强度,脉冲宽度以及时序间隔以使写电流能按要求翻转自由层又不产生过多的热量。保持良好的热稳定性。图5是本发明采用的外围电路总的原理示意图。如图5所示,上半部分由电源、变压器、稳压电路构成一个恒流源。为整个电路提供5伏和12伏的电源。右边分别为一电压表和一电流表,用来显示读电流的大小以及磁性薄膜存储单元(MTJ)两侧的压降。下半部由电流源(读写)、选择开关、指示电路、驱动电路、缓存电路及磁性薄膜存储单元(MTJ)几部分组成。行选、列选及0/1选择开关均采用手动、自动两种模式。缓存电路只在系统采用自动模式时用来记录每个磁性薄膜存储单元(MTJ)的状态并把数据传给指示系统。为了保护磁性薄膜存储单元(MTJ)电路中设置了短路保护系统。读电流源提供0.05~10mA连续可调的衡流源,步长0.05mA。写电流为脉冲电流,分行写、列写两个。脉冲强度1~200mA可调,脉冲宽度5~100微秒内可调,每秒1个脉冲,设置一旁路预先调整其大小,行写、列写电流有一定的时序关系,且可调。
实施例1:
无论是信息的读取和写入第一步要首先确定位置,即所谓的寻址。如图2所示,MRAM存储器中的磁性薄膜存储单元阵列由大量的MRAM单元组合而成,在一个MRAM单元中,包括一个磁性薄膜存储单元MTJ、顶电极读字线(Read Line),底电极写字线(Write Line),磁性薄膜存储单元MTJ位于顶电极读字线(Read Line)的正下方且在底电极写字线(Write Line)的正上方。读字线和写字线相互正交。
信息读取时,预先设定好大小的读电流流经顶电极读字线中的其中一路(流经那一路是根据意愿事先设定好的)。底电极写字线中那一路与地接通,电流便由选中的顶电极与选中的底电极之间的磁性薄膜存储单元MTJ中流过,如图6所示,电流由顶电极读字线(RL)引入,流经磁性薄膜存储单元(MTJ),最后经底电极写字线(WL)流出。如前所述,磁性薄膜中至少包含这样的一个薄膜结构:[F1/NF/F2]。其中F1和F2表示两个磁性材料层,NF表示非磁性材料层,NF层介于F1层和F2层之间。F1和F2中有且仅有一层的磁化方向被外界某层或数层的材料所固定(称为被钉扎层),因而不能在小的外磁场作用下随意变化;而另外一层为软磁层,其磁化方向可在小的外磁场作用下发生变化(称为自由层)。这样两个磁性材料层之间就会形成磁距平行或者反平行状态。在这两种不同的状态下,电子从一个磁性材料层通过非磁性材料层隧穿到另一个磁性材料层的几率有很大的差别,可以表现为两种状态下有不同的电阻值,亦即在磁性薄膜存储单元两侧会有不同的电压值。若在电路中设置一电压表检测其电压变化,则可根据电压值的不同区分MTJ的两个状态,分别定义为1和0。如果单选中一路读字线和一路写字线,并不能保证所有的电流从选中的MTJ流过,会有部分电流从其他的MTJ流过,这样检测到得将是一个合成的压降。为了解决这个问题,如图3所示,在读字线上设置电压跟随器,这样就能保证读电流能全部从选中的磁性存储单元通过而不被分流。
信息写入时,如图5所示,首先把读写转换开关切换到写的位置,这样将只允许写电流通过,设置写电流IR和IW的脉冲强度和脉冲宽度以及先后次序,时间间隔t。选中所要写入的MTJ,根据要写入的是0还是1来确定电流的方向。如图7所示,顶电极读字线流过一脉冲电流时,电流将产生一磁场,这一磁场作用于MTJ自由层,将改变自由层的磁矩方向。脉冲电流通过后磁场消失,自由层的磁矩方向将恢复到原来的方向;同样底电极写字线流过一脉冲电流时,电流也将产生一磁场,这一磁场作用于MTJ自由层,也会改变自由层的磁矩方向。脉冲电流通过后磁场消失,自由层的磁矩方向将恢复到原来的方向。由此可见,无论是顶电极读字线还是底电极写字线单独通过一脉冲电流时,都不会彻底改变MTJ自由层的磁矩方向,电流通过后,磁场消失,MTJ自由层恢复原来磁矩方向。只有顶电极读字线与底电极写字线以一定的时序先后各通过一脉冲电流时,其合成磁场才能彻底改变MTJ自由层的磁矩方向,当电流通过,磁场消失时,MTJ自由层不能恢复到原来磁矩方向,而是转到了与原来磁矩相反的方向。这样自由层的磁矩方向在电流的驱动下可以改变方向,而钉扎层的磁矩方向不改变,便形成了平行与反平行状态,如图7和图8所示。无论是顶电极读字线还是底电极写字线,都联系着很多的MTJ,如前所述,单独置于顶电极读字线之下或者单独置于底电极写字线之上的MTJ虽然都会受到其上通过的脉冲电流所产生的磁场的影响,当磁场消失后,都会恢复到原来的状态;只有同时置于有电流经过的顶电极读字线之下和底电极写字线之上的MTJ其自由层磁矩方向才会彻底改变,磁场消失后也不能恢复到原来的状态。也就是说每次只改变一个MTJ的状态。
实施例2
本发明提供另外一种控制方式。在外围电路中设置有计数器及缓存。其余实施方式同实施例1。这样信息读取时,不再同实施例1一样手动寻址,而是有次序地读取每一个MTJ,由电路中的缓存记住每个MTJ的状态,并在显示器上显示出来,这样电路运行一次通过显示器就可以知道每个MTJ的状态。
同样,在信息写入时,事先根据定义可以确定每个MTJ的状态,据此可以确定写电流的方向。写电流依次通过每个MTJ,就可以得到想要的状态,这样电路运行一次就可以确定MTJ阵列中所有MTJ的状态。
本发明可以较好的帮助解决MRAM中与磁性存储单元(MTJ)有关的难题,由于其可以独立于半导体CMOS之外,所以所需资金投入较小。本发明也可单独使用,配上单片机就可以显示英语或者汉语内容,进行容量较小的信息存取,非常适宜于诸如户外可编辑广告牌等,具有很广泛的应用前景。
Claims (5)
1、一种外围电路平衡驱动的磁随机存取存储器,其特征在于,包括:
a)由外围电路构成的存储器控制单元,该控制单元独立于磁性薄膜存储单元构成的存储单元阵列,手动或自动地选择信息读取和写入的位置;
b)由磁性薄膜存储单元构成的存储单元阵列;
c)顶电极读字线和底电极写字线相互正交,磁性薄膜存储单元位于顶电极读字线与底电极写字线之间;
d)顶电极读字线与底电极写字线的共用一对电极,通过读写转换开关控制读电流和写电流的通过;
所述磁性薄膜存储单元的至少一个磁性材料层的易磁化方向沿所述顶电极读字线或底电极写字线的纵向方向,这样可保证以0.05~10mA的读电流和1~200mA的写电流来产生磁场,实现存储器的读和写。
2、如权利要求1所述的外围电路平衡驱动的磁随机存取存储器,其特征在于,所述磁性薄膜存储单元的基本结构由两层磁性材料层以及介于两磁层之间的非磁性材料层构成,存储信息由其中磁性材料层的相对磁化状态来表示并保存。
3、如权利要求1所述的外围电路平衡驱动的磁随机存取存储器,其特征在于,所述底电极写字线布置在所述磁性薄膜存储单元的正下方。
4、如权利要求3所述的外围电路平衡驱动的磁随机存取存储器,其特征在于,所述顶电极读字线布置在所述底电极写字线的上方,即所述磁性薄膜存储单元的正上方,并且所述顶电极读字线与所述底电极写字线由绝缘掩埋介质隔离。
5、如权利要求1所述的外围电路平衡驱动的磁随机存取存储器,其特征在于,所述写电流为两路有一定时序的脉冲电流构成,其脉冲宽度与脉冲强度均连续可调。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100862194A CN100495567C (zh) | 2004-10-28 | 2004-10-28 | 外围电路平衡驱动的磁随机存取存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100862194A CN100495567C (zh) | 2004-10-28 | 2004-10-28 | 外围电路平衡驱动的磁随机存取存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1604230A CN1604230A (zh) | 2005-04-06 |
CN100495567C true CN100495567C (zh) | 2009-06-03 |
Family
ID=34667083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100862194A Expired - Fee Related CN100495567C (zh) | 2004-10-28 | 2004-10-28 | 外围电路平衡驱动的磁随机存取存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100495567C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281043B1 (en) * | 2014-12-24 | 2016-03-08 | Intel Corporation | Resistive memory write circuitry with bit line drive strength based on storage cell line resistance |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1312943A (zh) * | 1998-08-12 | 2001-09-12 | 因芬尼昂技术股份公司 | 存储单元阵列及其制法 |
CN1379408A (zh) * | 2001-04-02 | 2002-11-13 | 惠普公司 | 用于运行中固定的软参考层的包围层读-写导体 |
JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
CN1483222A (zh) * | 2000-12-26 | 2004-03-17 | ���µ�����ҵ��ʽ���� | 磁阻存储元件 |
-
2004
- 2004-10-28 CN CNB2004100862194A patent/CN100495567C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1312943A (zh) * | 1998-08-12 | 2001-09-12 | 因芬尼昂技术股份公司 | 存储单元阵列及其制法 |
CN1483222A (zh) * | 2000-12-26 | 2004-03-17 | ���µ�����ҵ��ʽ���� | 磁阻存储元件 |
CN1379408A (zh) * | 2001-04-02 | 2002-11-13 | 惠普公司 | 用于运行中固定的软参考层的包围层读-写导体 |
JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1604230A (zh) | 2005-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100449814C (zh) | 磁致电阻效应元件、磁存储器以及磁头 | |
US5640343A (en) | Magnetic memory array using magnetic tunnel junction devices in the memory cells | |
US6462980B2 (en) | MRAM memory with drive logic arrangement | |
CN100592544C (zh) | 磁电阻元件和磁性存储器 | |
US8514605B2 (en) | MRAM diode array and access method | |
US7835210B2 (en) | Magnetic random access memory and data read method of the same | |
CN1329916C (zh) | 用于运行中固定的软参考层的包围层读-写导体 | |
US6909129B2 (en) | Magnetic random access memory | |
TW200304230A (en) | Magneto resistive storage device having a double tunnel junction | |
US20020000597A1 (en) | Nonvolatile semiconductor memory device and method for recording information | |
KR20000017086A (ko) | 비휘발성 자기 메모리 셀 및 디바이스 | |
CN101097987A (zh) | 磁性记录元件和磁性存储器 | |
US6392924B1 (en) | Array for forming magnetoresistive random access memory with pseudo spin valve | |
EP1193778A2 (en) | Magnetization reversal methods for magnetic film, magnetoresistive films, and magnetic memories using them | |
US8526215B2 (en) | Spatial correlation of reference cells in resistive memory array | |
CN109166962B (zh) | 一种互补型磁性存储单元 | |
CN101937686A (zh) | 非易失性存储器及其记录方法 | |
KR20030078766A (ko) | 고체 자기 소자 및 고체 자기 소자 어레이 | |
US7755936B2 (en) | Integrated circuits, cell, cell arrangement, method of reading a cell, memory module | |
CN1207719C (zh) | Mram存储单元 | |
CN1909109B (zh) | 用于转换具低电流的磁阻式随机存取存储器的磁矩的方法 | |
KR100448853B1 (ko) | 마그네틱 램 | |
WO2011081051A1 (ja) | 磁気メモリセル及び磁気メモリ | |
CN100429721C (zh) | 一种基于垂直电流写入的磁随机存取存储器及其控制方法 | |
KR20170064982A (ko) | 자기 저항 랜덤 액세스 메모리 내에서 자기-참조 읽기를 수행하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090603 Termination date: 20131028 |