CN100470524C - 一种小容量fifo存储器的数据搬移触发装置和方法 - Google Patents
一种小容量fifo存储器的数据搬移触发装置和方法 Download PDFInfo
- Publication number
- CN100470524C CN100470524C CNB2006100801397A CN200610080139A CN100470524C CN 100470524 C CN100470524 C CN 100470524C CN B2006100801397 A CNB2006100801397 A CN B2006100801397A CN 200610080139 A CN200610080139 A CN 200610080139A CN 100470524 C CN100470524 C CN 100470524C
- Authority
- CN
- China
- Prior art keywords
- small
- data
- fifo storage
- condition
- capacity fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种小容量FIFO存储器的数据搬移触发装置和方法，该装置用于产生中断源并发送到处理器，包括：判断装置，用于判断第一条件是否成立；该中断源用于在第一条件成立时产生触发数据搬移的中断，所述第一条件为所述小容量FIFO存储器中至少有相当于所述小容量FIFO存储器的一半深度的新数据写入。本发明的小容量FIFO存储器的数据搬移触发装置和方法，只有在小容量FIFO存储器写入了至少相当于其深度一半的新的数据时才触发DMA数据搬移，因此，每次DMA数据搬移的触发都是有效的，避免了现有技术中由于误触发导致的数据错误，提高了系统的稳定性和可靠性，同时，逻辑量很小，实现简单。
Description
技术领域
本发明涉及FIFO(First Input First Output，先入先出)存储器，特别是小容量FIFO存储器的数据缓冲搬移技术。
背景技术
在实时信号处理系统中，使用小容量FIFO存储器，配合相应逻辑，利用事件触发DMA(Direct Memory Access，直接存储器存储)机制，将数据搬移到处理器子系统中的高速存储器中(可以是片外或者片内存储器)。在本文件中提到的小容量FIFO存储器为容量小于一个完整数据块的大小的小容量FIFO存储器，同时，为方便描述，在本文件中，将该完整数据块称为一帧数据。
由于处理器每次仅搬移数据块大小等于小容量FIFO存储器容量的一半，因此一帧数据需要多次搬移实现。
上述方式可以用于终端及Node B(基站)、RNC(Radio NetworkController，无线网络控制器)、CN(Core Network，核心网)及其他系统中的处理器数据接收及发送数据场合，也可以在SoC(System on a Chip，片上系统)系统中实现。
如图1所示，现有基于小容量FIFO存储器的DMA数据搬移技术中，小容量FIFO存储器100的容量小于一帧数据的大小，处理器每次搬移数据块大小等于小容量FIFO存储器容量的一半。
如图1所示，其中，fifo_wdata、fifo_wen(高有效)、fifo_wclk分别是小容量FIFO存储器100的写入数据总线、写使能及写时钟，由数据源200控制写入数据；fifo_rdata、fifo_ren(高有效)、fifo_rclk分别是小容量FIFO存储器100的读数据总线、读使能及读时钟，由处理器300控制读出数据；reset是系统复位信号；fifo_hf是小容量FIFO存储器100的半满标志，低有效，是发送到处理器的触发DMA数据搬移的中断源，配置为下降沿有效，当小容量FIFO存储器100中存储等于或大于一半深度的数据时，处于有效状态，触发处理器启动一次数据块大小等于小容量FIFO存储器一半容量的DMA数据搬移。
然而，DMA数据搬移的优先级较低，搬移过程可能被打断，并随后续传。因此存在这种可能：在DMA数据搬移过程中，在数据源下一块大小为小容量FIFO存储器一半容量的数据还没有搬移完成时，小容量FIFO存储器半满标志由高电平的无效状态变为低电平的有效状态，因此造成一次DMA数据搬移的误触发，导致数据错误。
上述缺点可以从图2的仿真波形明确看到，图2中假定小容量FIFO存储器的深度为32，fifo_read_counter对每次处理器DMA数据搬移进行计数。在第一次fifo_hf下降沿的触发下，处理器启动DMA开始搬移16个数据(小容量FIFO存储器深度的一半)。在处理器搬移数据的同时，数据源仍有数据写入。在DMA中间的暂停期间，小容量FIFO存储器出现了等于或超过半满情况，即fifo_hf出现了第二次下降沿。此时，并没有等于或超过小容量FIFO存储器一半深度数量的新的数据写入，因此此时触发的DMA数据搬移中断将会导致错误。真正表明等于小容量FIFO存储器一半深度数量的新的数据写入的时刻应当是fifo_hf第三个下降沿。
发明内容
本发明的目的在于提供一种小容量FIFO存储器的数据搬移触发装置和方法，使小容量FIFO存储器的数据搬移只有在小容量FIFO存储器写入了至少相当于其深度一半的新的数据时才执行DMA数据搬移，避免现有技术中的误触发导致的数据错误，提高系统的稳定性和可靠性。
为了实现上述目的，本发明提供了一种小容量FIFO存储器的数据搬移触发装置，用于产生中断源并发送到处理器，其中，包括：判断装置，用于判断第一条件是否成立；所述中断源用于在第一条件成立时产生触发数据搬移的中断，所述第一条件为所述小容量FIFO存储器中至少有相当于所述小容量FIFO存储器的一半深度的新数据写入。
上述的装置，其中，所述数据搬移为直接存储器存储数据搬移。
上述的装置，其中，所述数据搬移触发装置还包括第一中断产生装置；
所述判断装置具体为写入数据判断装置，用于根据写使能信号及写时钟信号判断第一条件是否成立；
所述第一中断产生装置，用于产生所述中断源并发送到所述处理器，所述中断源用于在所述写入数据判断装置判断出所述第一条件成立时，产生所述中断。
上述的装置，其中，所述写入数据判断装置为计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器写访问操作时，所述计数器跳转到下一个状态，所述计数器从最后一个状态跳转到第一个状态时判断所述第一条件成立。
上述的装置，其中，第二条件和第三条件同时成立时，所述第一条件成立；所述第二条件为：系统复位后，所述处理器没有从所述小容量FIFO存储器中读取数据，或上一次触发完成之后，所述处理器从所述小容量FIFO存储器中读取了所述小容量FIFO存储器深度的一半的数据，所述第三条件为所述小容量FIFO存储器的半满标志有效。
上述的装置，其中，所述数据搬移触发装置还包括第二中断产生装置；所述判断装置具体为数据读写判断装置，用于判断第二条件和第三条件是否同时成立；
所述第二中断产生装置，用于产生所述中断源并发送到所述处理器，所述中断源用于在所述数据读写判断装置判断出所述第二条件和第三条件同时成立时产生所述中断。
上述的装置，其中，所述数据读写判断装置包括一计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器读访问操作时，所述计数器跳转到下一个状态，所述计数器处于第一个状态时判断所述第二条件成立。
为了更好的实现上述目的，本发明还提供了一种小容量FIFO存储器的数据搬移触发方法，由小容量FIFO存储器的数据搬移触发装置产生中断源并发送到处理器，其中，包括：判断第一条件是否成立；所述中断源在第一条件成立时产生触发数据搬移的中断，所述第一条件为所述小容量FIFO存储器中至少有相当于所述小容量FIFO存储器的一半深度的新数据写入。
上述的方法，其中，所述数据搬移为直接存储器存储数据搬移。
上述的方法，其中，所述小容量FIFO存储器的数据搬移触发装置包括一计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器读访问操作时，所述计数器跳转到下一个状态，所述计数器处于第一个状态时判断所述第二条件成立。
上述的方法，其中，所述处理器从所述小容量FIFO存储器中读取了所述小容量FIFO存储器深度的一半或0倍的数据，且所述小容量FIFO存储器的半满标志有效时，所述第一条件成立。
上述的方法，其中，第二条件和第三条件同时成立时，所述第一条件成立；所述第二条件为：系统复位后，所述处理器没有从所述小容量FIFO存储器中读取数据，或上一次触发完成之后，所述处理器从所述小容量FIFO存储器中读取了所述小容量FIFO存储器深度的一半的数据，所述第三条件为所述小容量FIFO存储器的半满标志有效。
上述的方法，其中，所述小容量FIFO存储器的数据搬移触发装置包括一计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器读访问操作时，所述计数器跳转到下一个状态，所述计数器处于第一个状态时判断所述第二条件成立。
本发明的小容量FIFO存储器的数据搬移触发装置和方法，通过设置条件，只有在小容量FIFO存储器写入了至少相当于其深度一半的新的数据时才触发DMA数据搬移，因此，每次DMA数据搬移的触发都是有效的，避免了现有技术中由于误触发导致的数据错误，提高了系统的稳定性和可靠性，同时，逻辑量很小，实现简单。
附图说明
图1为小容量FIFO存储器的示意图；
图2为现有小容量FIFO存储器的DMA数据搬移出错的仿真示意图；
图3为本发明的DMA数据搬移触发装置的第一实施例的示意图；
图4为本发明的DMA数据搬移触发装置的第二实施例的示意图；
图5为利用本发明后的FIFO存储器的DMA数据搬移的仿真示意图。
具体实施方式
本发明的小容量FIFO存储器的DMA数据搬移触发装置和方法中，只有在小容量FIFO存储器中至少有相当于小容量FIFO存储器的深度的一半的新数据写入时才触发DMA数据搬移。
本发明的小容量FIFO存储器的DMA数据搬移触发装置的第一实施例如图3所示，小容量FIFO存储器100作为数据源200和处理器300之间的数据缓存，DMA数据搬移触发装置400用于根据数据源写入的数据产生触发DMA数据搬移的中断。
在本发明的第一实施例中，DMA数据搬移触发装置400包括一写入数据判断装置和一中断产生装置，其中：
写入数据判断装置，用于判断是否有相当于小容量FIFO存储器的深度的一半的新数据写入小容量FIFO存储器；
中断产生装置，用于产生中断源并发送到处理器，该中断源在写入数据判断装置判断出有相当于小容量FIFO存储器的深度的一半的新数据写入小容量FIFO存储器时，会产生触发DMA数据搬移的中断；
如图3所示，在本发明的第一实施例中，DMA数据搬移触发装置400的输入为fifo_wclk、fifo_wen和reset，输出为发送到处理器300的中断源Int2processor，该中断源Int2processor在有相当于小容量FIFO存储器的深度的一半的新数据写入小容量FIFO存储器时，会产生触发DMA数据搬移的中断。
上述实施例对应的小容量FIFO存储器数据搬移触发方法包括如下步骤：
步骤11，系统复位，小容量FIFO存储器开始接收数据源发送的数据；
步骤12，写入数据判断装置判断是否有相当于小容量FIFO存储器的深度的一半的新数据写入，如果是进入步骤13，否则返回步骤12继续判断；
步骤13，中断产生装置产生触发DMA数据搬移的中断，并发送到处理器，返回步骤12。
由于处理器300将中断产生装置产生的中断设定为事件触发的DMA数据搬移的中断，因此在接收到该中断后触发DMA数据搬移，从小容量FIFO存储器搬移相当于小容量FIFO存储器100一半深度的数据。
如图3所示，fifo_wdata、fifo_wen(高有效)、fifo_wclk分别是小容量FIFO存储器100的写入数据总线、写使能及写时钟，由数据源200控制写入数据；fifo_rdata、fifo_ren(高有效)、fifo_rclk分别是小容量FIFO存储器100的读数据总线、读使能及读时钟，由处理器300控制读出数据；reset是系统复位信号；Int2processor是发送到处理器300的触发DMA数据搬移的中断的中断源。
上述的写入数据判断装置可以是计数器，其具备个数为小容量FIFO存储器100的深度的一半的循环跳转的状态，如小容量FIFO存储器的深度为2N+1，则计数器具备2N个循环跳转的状态，如计数器目前状态为第一个状态，下一个跳转状态标记为第二个状态，依此类推，直到最后一个状态，即第2N个状态；
同时，在系统复位信号有效时，该计数器为第一个状态，在复位状态无效时，下一个跳转状态标记为第二个状态，该复位状态是唯一的状态，与其他状态不同，该计数器根据fifo_wclk、fifo_wen判断是否有新的数据写入，在fifo_wclk的上升沿，如果fifo_wen为高电平有效状态，表明有一个有效的小容量FIFO存储器100写访问操作，计数器跳转到下一个状态，当小容量FIFO存储器100中收到相当于小容量FIFO存储器100一半深度的新数据时，计数器从第2N个状态跳转到第一个状态；
中断产生装置在计数器从第2N个状态跳转到第一个状态时产生触发DMA数据搬移的中断，并发送到处理器300。
由于处理器300将中断产生装置产生的中断设定为事件触发的DMA数据搬移的中断，因此在接收到该中断后触发DMA数据搬移，从小容量FIFO存储器搬移相当于小容量FIFO存储器100一半深度的数据。
如图3所示，该中断产生装置产生一Int2processor，同时该Int2processor当且仅当计数器从第2N个状态变化到第一个状态时，Int2processor为“1”，其他情况下，Int2processor为“0”。同时在处理器配置中将Int2processor设置为中断源，同时设定上升沿有效，因此每当计数器从第2N个状态变化到第一个状态时，Int2processor从“0”跳转到“1”，产生中断，因此处理器会相应触发DMA数据搬移，从小容量FIFO存储器搬移相当于小容量FIFO存储器100一半深度的数据。
当然，Int2processor也可以是当且仅当计数器从第2N个状态变化到第一个状态时，Int2processor为“0”，其他情况下，Int2processor为“1”，但此时处理器配置中应该是下降沿有效。
本发明的小容量FIFO存储器的DMA数据搬移触发装置的第二实施例如图4所示，小容量FIFO存储器100作为数据源200和处理器300之间的数据缓存，DMA数据搬移触发装置400’用于根据处理器读取的数据和fifo_hf产生触发DMA数据搬移的中断。
如图4所示，在本发明的第二实施例中，DMA数据搬移触发装置400’的输入为fifo_rclk、fifo_ren、fifo_hf和reset，输出为发送到处理器300触发DMA数据搬移的中断源Int2processor。
在本发明的第二实施例中，DMA数据搬移触发装置400’包括一数据读写判断装置和一中断产生装置，其中：
读取数据判断装置，用于判断以下两种情况是否成立：
系统复位后，处理器没有从小容量FIFO存储器中读取数据，同时fifo_hf有效；
在上一次触发完成之后，处理器从小容量FIFO存储器中读取了为小容量FIFO存储器深度的一半的数据，同时fifo_hf有效。
中断产生装置，用于产生中断源并发送到处理器，该中断源在读取数据判断装置判断出有任何一种情况成立时，会产生触发DMA数据搬移的中断。
当系统复位后，小容量FIFO存储器100处于全空状态，数据源开始以较慢速率(相对于处理器的工作频率)发送数据，当fifo_hf有效时，但处理器没有读取数据，表明小容量FIFO存储器中至少有相当于小容量FIFO存储器的深度的一半的新数据，需要生成一个中断给处理器300触发DMA数据搬移；
在上一次触发完成之后，如果处理器300从小容量FIFO存储器100读取了相当于小容量FIFO存储器100的深度的一半的数据后，fifo_hf还有效，也表明小容量FIFO存储器中至少有相当于小容量FIFO存储器100的深度的一半的新数据，因此此时也需要生成一个中断给处理器300触发DMA数据搬移。
如图4所示，在本发明的第二实施例中，DMA数据搬移触发装置400’的输入为fifo_ren、fifo_rclk、fifo_hf和reset，输出为发送到处理器300的中断源Int2processor，该中断源Int2processor在读取数据判断装置判断出以下情况成立时产生触发DMA数据搬移的中断：
系统复位后，处理器从小容量FIFO存储器中读取了为小容量FIFO存储器深度的0倍的数据，同时fifo_hf有效；
在上一次触发完成之后，处理器从小容量FIFO存储器中读取了为小容量FIFO存储器深度的一半的数据，同时fifo_hf有效。
第二实施例的对应的数据搬移触发装置对应的小容量FIFO存储器的数据搬移触发方法包括如下步骤：
步骤21，系统复位，小容量FIFO存储器开始接收数据源发送的数据；
步骤22，读取数据判断装置判断是否有上面提到的两种情况中的任何一种发生，如果是进入步骤23，否则返回步骤22；
步骤23，中断产生装置产生触发DMA数据搬移的中断，并发送到处理器，返回步骤22。
如图4所示，fifo_wdata、fifo_wen(高有效)、fifo_wclk分别是小容量FIFO存储器100的写入数据总线、写使能及写时钟，由数据源200控制写入数据；fifo_rdata、fifo_ren(高有效)、fifo_rclk分别是小容量FIFO存储器100的读数据总线、读使能及读时钟，由处理器300控制读出数据；fifo_hf是小容量FIFO存储器100的半满标志；reset是系统复位信号；Int2processor是发送到处理器300的触发DMA数据搬移的中断的中断源，在处理器中Int2processor被设定为DMA数据搬移中断源，且上升沿有效。
上述的读取数据判断装置可以是计数器，其具备个数为小容量FIFO存储器100的深度的一半的循环跳转的状态，如小容量FIFO存储器的深度为2N+1，则计数器具备2N个循环跳转的状态，如计数器目前状态为第一个状态，下一个跳转状态标记为第二个状态，依此类推，直到最后一个状态，即第2N个状态；
在系统复位信号有效时，该计数器为第一个状态，在复位状态无效时，下一个跳转状态标记为第二个状态，该复位状态是唯一的状态，与其他状态不同，该计数器根据fifo_rclk、fifo_ren判断是否有一个有效小容量FIFO存储器读访问操作，在fifo_rclk的上升沿，如果fifo_ren为高电平有效状态，表明有一个有效小容量FIFO存储器读访问操作，计数器跳转到下一状态，当处理器从小容量FIFO存储器100中读取相当于小容量FIFO存储器100一半深度的数据时，计数器从第2N个状态跳转到第一个状态；
中断产生装置只有在计数器处于第一个状态，且fifo_hf标志有效时，产生触发DMA数据搬移的中断，并发送到处理器300。
由于处理器300将中断产生装置产生的中断设定为事件触发的DMA数据搬移的中断源，因此在接收到该中断后触发DMA数据搬移，从小容量FIFO存储器搬移相当于小容量FIFO存储器100一半深度的数据。
如图4所示，该中断产生装置产生一Int2processor，同时该Int2processor当且仅当计数器处于第一个状态，且fifo_hf有效时，Int2processor为“1”，其他情况下，Int2processor为“0”。同时在处理器配置中将Int2processor设置为中断源，同时设定上升沿有效，因此每当计数器处于第一个状态，且fifo_hf有效时，Int2processor从“0”跳转到“1”，产生中断，因此处理器会相应触发DMA数据搬移，从小容量FIFO存储器搬移相当于小容量FIFO存储器100一半深度的数据。
当然，int2process也可以是当且仅当计数器处于第一个状态，且fifo_hf有效时，Int2processor为“0”，其他情况下，Int2processor为“1”，但此时处理器配置中应该是下降沿有效。
图5为本发明第二实施例的数据搬移的仿真示意图，如图5所示，图中fifo_hf有3次下降沿，按现有方法，在3次下降沿都会触发DMA数据搬移，但只有fifo_hf的第一次下降沿和第三次下降沿发生的时刻是真正期望能够触发处理器DMA数据搬移的时刻，而第二次下降沿是需要屏蔽的虚假的中断源。如图5所示，在本发明中，数据搬移触发装置利用控制逻辑有效的屏蔽了虚假中断，Int2processor在正确的时刻，提供了两次上升沿作为处理器DMA数据搬移的中断。
上述的实施例均以数据源向处理器发送数据为例进行说明，但FIFO读写端口互换后，也可以应用于处理器向数据源的数据发送，或是应用于其他类型的第一数据源向第二数据源发送数据的情景。
上述装置可使用分立的器件实现，也可以在FPGA(Field ProgrammableGate Array，现场可编程门阵列)或ASIC(application specific integrated circuit，专用集成电路)中实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种小容量FIFO存储器的数据搬移触发装置，用于产生中断源并发送到处理器，其特征在于，包括：
判断装置，用于判断第一条件是否成立；
所述中断源用于在第一条件成立时产生触发数据搬移的中断，所述第一条件为所述小容量FIFO存储器中至少有相当于所述小容量FIFO存储器的一半深度的新数据写入。
2.根据权利要求1所述的装置，其特征在于，所述数据搬移为直接存储器存储数据搬移。
3.根据权利要求1或2所述的装置，其特征在于：
所述数据搬移触发装置还包括第一中断产生装置；
所述判断装置具体为写入数据判断装置，用于根据写使能信号及写时钟信号判断第一条件是否成立；
所述第一中断产生装置，用于产生所述中断源并发送到所述处理器，所述中断源用于在所述写入数据判断装置判断出所述第一条件成立时，产生所述中断。
4.根据权利要求3所述的装置，其特征在于，所述写入数据判断装置为计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器写访问操作时，所述计数器跳转到下一个状态，所述计数器从最后一个状态跳转到第一个状态时判断所述第一条件成立。
5.根据权利要求4所述的装置，其特征在于，所述计数器根据写使能及写时钟判断有效的小容量FIFO存储器写访问操作。
6.根据权利要求1或2所述的装置，其特征在于，第二条件和第三条件同时成立时，所述第一条件成立；所述第二条件为：系统复位后，所述处理器没有从所述小容量FIFO存储器中读取数据，或上一次触发完成之后，所述处理器从所述小容量FIFO存储器中读取了所述小容量FIFO存储器深度的一半的数据，所述第三条件为所述小容量FIFO存储器的半满标志有效。
7.根据权利要求6所述的装置，其特征在于：
所述数据搬移触发装置还包括第二中断产生装置；
所述判断装置具体为数据读写判断装置，用于根据读时钟信号、读使能信号、半满标识信号和复位信号判断第二条件和第三条件是否同时成立；
所述第二中断产生装置，用于产生所述中断源并发送到所述处理器，所述中断源用于在所述数据读写判断装置判断出所述第二条件和第三条件同时成立时产生所述中断。
8.根据权利要求7所述的装置，其特征在于，所述数据读写判断装置包括一计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器读访问操作时，所述计数器跳转到下一个状态，所述计数器处于第一个状态时判断所述第二条件成立。
9.根据权利要求8所述的装置，其特征在于，所述计数器根据读使能及读时钟判断有效的小容量FIFO存储器读访问操作。
10.一种小容量FIFO存储器的数据搬移触发方法，由小容量FIFO存储器的数据搬移触发装置产生中断源并发送到处理器，其特征在于，包括：
判断第一条件是否成立；
所述中断源在第一条件成立时产生触发数据搬移的中断，所述第一条件为所述小容量FIFO存储器中至少有相当于所述小容量FIFO存储器的一半深度的新数据写入。
11.根据权利要求10所述的方法，其特征在于，所述数据搬移为直接存储器存储数据搬移。
12.根据权利要求10或11所述的方法，其特征在于，所述小容量FIFO存储器的数据搬移触发装置包括一计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器写访问操作时，所述计数器跳转到下一个状态，所述计数器从最后一个状态跳转到第一个状态时判断所述第一条件成立。
13.根据权利要求10或11所述的方法，其特征在于，第二条件和第三条件同时成立时，所述第一条件成立；所述第二条件为：系统复位后，所述处理器没有从所述小容量FIFO存储器中读取数据，或上一次触发完成之后，所述处理器从所述小容量FIFO存储器中读取了所述小容量FIFO存储器深度的一半的数据，所述第三条件为所述小容量FIFO存储器的半满标志有效。
14.根据权利要求13所述的方法，其特征在于，所述小容量FIFO存储器的数据搬移触发装置包括一计数器，所述计数器具备个数为所述小容量FIFO存储器的深度值的一半的循环跳转的状态，当有一个有效的小容量FIFO存储器读访问操作时，所述计数器跳转到下一个状态，所述计数器处于第一个状态时判断所述第二条件成立。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100801397A CN100470524C (zh) | 2006-05-09 | 2006-05-09 | 一种小容量fifo存储器的数据搬移触发装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100801397A CN100470524C (zh) | 2006-05-09 | 2006-05-09 | 一种小容量fifo存储器的数据搬移触发装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101071404A CN101071404A (zh) | 2007-11-14 |
| CN100470524C true CN100470524C (zh) | 2009-03-18 |
Family
ID=38898634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100801397A Active CN100470524C (zh) | 2006-05-09 | 2006-05-09 | 一种小容量fifo存储器的数据搬移触发装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100470524C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103345377A (zh) * | 2013-07-23 | 2013-10-09 | 盛科网络（苏州）有限公司 | Fifo存储器控制方法及装置 |
| CN104503928A (zh) * | 2014-12-05 | 2015-04-08 | 中国航空工业集团公司第六三一研究所 | 一种基于队列管理的可随机存储电路 |
| US20180224923A1 (en) * | 2017-02-08 | 2018-08-09 | Intel Corporation | Low power key phrase detection |
| CN111294117B (zh) * | 2019-11-26 | 2022-04-29 | 北京航天长征飞行器研究所 | 一种相位编码信号处理方法、装置及设备 |
| CN111294116B (zh) * | 2019-11-26 | 2022-04-12 | 北京航天长征飞行器研究所 | 一种线性调频信号处理方法、装置及设备 |
| CN113064847A (zh) * | 2021-03-25 | 2021-07-02 | 浙江清华柔性电子技术研究院 | 数据传输方法、系统、处理器及dma控制器 |
-
2006
- 2006-05-09 CN CNB2006100801397A patent/CN100470524C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101071404A (zh) | 2007-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1764703B1 (en) | A system for providing access to multiple data buffers of a data retaining and processing device | |
| CN100470524C (zh) | 一种小容量fifo存储器的数据搬移触发装置和方法 | |
| CN103366794A (zh) | 用于减少接脚数内存总线接口的装置及方法 | |
| WO1980001521A1 (en) | Data processing system | |
| US6167032A (en) | System and method for avoiding host transmit underruns in a communication network | |
| CN100511207C (zh) | 一种双处理器间的通讯方法 | |
| US20240020246A1 (en) | Method for Generating Information Based on FIFO Memory and Apparatus, Device and Medium | |
| US20120079338A1 (en) | Memory system capable of increasing data transfer efficiency | |
| US20150154093A1 (en) | Debug circuitry | |
| CN110648234B (zh) | 一种区块生成方法及装置 | |
| EP3599554B1 (en) | Improving read performance on a sata storage device behind a host bus adapter | |
| CN105264608A (zh) | 存储数据的方法、内存控制器和中央处理器 | |
| CN109710187A (zh) | NVMe SSD主控芯片的读命令加速方法、装置、计算机设备及存储介质 | |
| KR101334111B1 (ko) | 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법 | |
| CN111158339B (zh) | Can总线模拟监控系统 | |
| CN111208892B (zh) | 一种用串行i2c信号对芯片系统实现复位的方法 | |
| CN105446863A (zh) | 具有记录能力的电子装置与电路状态记录方法 | |
| CN113296899A (zh) | 基于分布式系统的事务主机、事务从机及事务处理方法 | |
| CN113177012A (zh) | Pcie-srio数据交互处理方法 | |
| CN110659236A (zh) | 可自主回复写应答的axi总线传输装置 | |
| CN106445842B (zh) | 一种数据缓存器和数据缓存方法 | |
| KR0176096B1 (ko) | 동기 버스간의 고속 데이터 전송장치 | |
| US20060075184A1 (en) | Synchronous\asynchronous memory device with single port memory unit | |
| JPH03147157A (ja) | 情報処理装置 | |
| CN107463520A (zh) | 一种基于可编程逻辑的双口ram防冲突方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |