CN100470343C - 液晶显示器结构及其驱动方法 - Google Patents

Abstract

本发明藉由将一像素区隔成两次像素，而在每一次像素中均具有各自的晶体管、液晶电容与储存电容。且两次像素中的晶体管分别耦接至不同的扫描线，且其中的一晶体管通过其他晶体管耦接至数据线，藉以于一像素中产生两种不同的像素电压。

Description

液晶显示器结构及其驱动方法

技术领域

本发明涉及一种像素单元，特别是与一液晶显示器的具改善视角的像素单元有关。

背景技术

液晶显示器已被广泛的使用在各种电子产品中，例如点子手表或计算机中。为了提供广视角，富士通(Fujitsu)公司于1997年提出一种，像素分割垂直配向(Multi-Domain Vertical Alignment，MVA)技术。MVA技术可以获得160度的视角，而且，也可提供高对比及快速响应的优秀表现。然而，MVA技术有一个极大的缺点，即是当斜视时对人的皮肤颜色，尤其是亚洲人皮肤颜色，产生色偏(clor shift)。

图1示出了一使用MVA技术的液晶分子的灰阶电压与穿透率的关系图，其中横轴表示液晶分子的灰阶电压，单位为伏特(V)，以及纵轴表示穿透率。当人眼正视此液晶显示器时，其透射率与电压的关系曲线是以实线101表示，当所施加的灰阶电压增加时，其透射率随的改变。而当人眼以一倾斜角度斜视此液晶显示器，其透射率与电压的关系曲线是以虚线102表示，虽然施加电压增加其透射率亦随之改变，但在区域100中，其其透射率的变化并未随着施加电压的增加而增加，反而下降此为造成色偏的主要原因。

传统上解决上述问题的方法，是藉由在一像素中形成两组可产生不同透射率与灰阶电压关系曲线的次像素来补偿斜视时的透射率与灰阶电压的关系曲线。参阅图2所示，其中的虚线为原本的透射率与灰阶电压的关系曲线，而细的实线则为同一像素中的另一次像素所产生的透射率与灰阶电压的关系曲线。藉由虚线201与细实线202两者间的光学特性的混合，可获至一较平滑的透射率与灰阶电压的关系曲线，如图2中的粗实线203所示。

因此，如何在一像素中产生两个次像素，且在同一驱动波形下可形成不同电压，成为追求的目标。

发明内容

因此，本发明的主要目的是提供一种具有两次像素的像素。

本发明的另一目的是提供一种在同一驱动波形下具不同像素电压的一像素。

本发明的再一目的是提供一种具有两个次像素的像素，在同一驱动波形下此两次像素可分别形成不同的像素电压。

鉴于上述目的，本发明提出一种液晶显示器结构，至少包含：多条彼此平行数据线；多条彼此平行的扫描线，交差横跨所述数据线，其中所述扫描线被分成第一群与第二群，且该第一群扫描线与该第二群扫描线彼此交错排列；多个第一切换元件形成于所述数据线与该第二群扫描线的交叉点邻近处，其中所述第一切换元件排列在第一次像素区中；多个第二切换元件形成于所述数据线与该第一群扫描线的交叉点邻近处，其中所述第二切换元件排列在第二次像素中；以及多个像素电极分别连接所述切换元件。

根据另一实施例，还包括多个第三切换元件形成于所述数据线与该第二群扫描线的交叉点邻近处，其中所述第三切换元件排列在第一次像素区中，并通过第一切换元件与对数据线耦接。

根据另一实施例，本发明提出一种驱动方法，用以驱动一液晶显示器包含：依序提供一脉冲信号给扫描线，其中相邻两扫描线的脉冲信号部分重叠；以及依序提供一二阶信号给所述数据线，其中该二阶信号包含第一电压信号与第二电压信号，其中当形成一像素区域的第一与第二扫描线同时受到该脉冲信号驱动时，该第一电压信号经由该第一晶体管写入第一次像素区，而当第一扫描线没受脉冲信号驱动，而第二扫描线与相邻像素区的第一扫描线受该脉冲信号驱动时，该第二电压信号经由该相邻像素的第一晶体管与该第二晶体管写入第二次像素。

根据一实施例，第一电压信号为一脉冲信号，第二电压信号为一时钟信号。

根据一实施例，第一电压信号和第二电压信号均为脉冲信号。

由于本发明的每一像素区被分隔成两次像素，且在每一次像素中均具有各自的晶体管、液晶电容与储存电容。而两次像素中的晶体管分别耦接至不同的扫描线，且其中的一晶体管通过另一晶体管耦接至数据线，因此可于一像素中产生两种不同的像素电压。

附图说明

为使本发明的上述和其他目的、特征、和优点能更明显易懂，结合附图详细说明如下：

图1与图2示出了液晶分子的驱动电压与穿透率的关系图。

图3所示为本发明第一实施例的液晶显示器结构上视图。

图4A所示为用以驱动本发明第一实施例液晶显示器结构的驱动波形图示。

图4B所示为用以驱动本发明第一实施例液晶显示器结构的另一驱动波形图示。

图5所示为本发明第二实施例的液晶显示器结构上视图。

图6所示为用以驱动本发明第二实施例液晶显示器结构的驱动波形图示。

附图符号说明

100  区域

101  实线

102和201  虚线

202  细实线

203  粗实线

501和701  驱动集成电路

502和702  驱动集成电路

503和703  像素

5031、5032、5033、5034、7030、7031、7032和7033  次像素

D₁、D₂、D₃...D_n  数据线

G₁(A)、G₂(A)、G₃(A)...G_n(A)  群组A的扫描线

G₂(B)、G₃(B)、G₄(B)...G_n-1(B)

V_com共同电极

具体实施方式

请参照图3，为根据本发明第一实施例的液晶显示器结构的上视图，其中该液晶显示器是由数据线D₁、D₂、D₃...D_n、以及群组A的扫描线G₁(A)、G₂(A)、G₃(A)...G_n(A)和群组B的扫描线G₂(B)、G₃(B)、G₄(B)...G_n-1(B)共同所组成。而扫描线G₁(A)、G₂(A)、G₃(A)...G_n(A)和扫描线G₂(B)、G₃(B)、G₄(B)...G_n-1(B)以彼此平行且交错排列的方式形成于液晶显示器的基板(未显示于图中)上。一数据线驱动集成电路501控制数据线D₁、D₂、D₃...D_n，一扫描线驱动集成电路502控制扫描线G₁(A)、G₂(A)、G₃(A)...G_n(A)以及扫描线G₂(B)、G₃(B)、G₄(B)...G_n-1(B)。其中数据线与扫描线彼此垂直交叉，相邻的两数据线以及相邻的群组A扫描线和群组B扫描线所围绕出的区域被称为一像素，在每一像素中包含一平行于扫描线的共同电极Vcom。而根据本发明，相邻两像素间的群组B扫描线，耦接两晶体管，藉以分别控制此两像素是否接受对应数据线所传送的像素电压数据。

根据本发明，一像素被分隔成两次像素，藉以呈现不同的像素电压，来和缓一像素内的色偏现像。以像素503为例，其由数据线D_n-2和D_n-1以及扫描线G_n-2(B)和G_n-1(A)共同围出，而一平行于扫描线的共同电极V_com排列于扫描线G_n-2(B)和G_n-1(A)中。像素503被分隔成两次像素，其中次像素5031位于扫描线G_n-2(B)和共同电极V_com间，而次像素5032则位于扫描线G_n-1(A)和共同电极V_com间。次像素5031包含二晶体管Q₁和Q₂，两晶体管Q₁和Q₂的栅极均耦接于扫描线G_n-2(B)，而晶体管Q₁的第一源/漏极耦接于对应的数据线D_n-1，而第二源/漏极则耦接于晶体管Q₂的第一源/漏极。晶体管Q₂的第二源/漏极则耦接于像素电极P₁，其中像素电极P₁和共同电极Vcom结构而成储存电容C_st1，像素电极P₁和上基板导电电极结构而成液晶电容C_Lc1。换言之，晶体管Q₂通过晶体管Q₁耦接于对应的数据线D_n-1。次像素5032中亦包含一晶体管Q₃，其栅极耦接于扫描线G_n-1(A)，第一源/漏极则耦接于次像素5033二串接晶体管Q₅和Q₆的串接点，而第二源/漏极连接于像素电极P₂，像素电极P₂和共同电极Vcom结构而成储存电容C_st2，像素电极P₂和上基板导电电极结构而成液晶电容C_Lc2。换言之，晶体管Q₃通过晶体管Q₅耦接于对应的数据线D_n-1。依此类推。

其中晶体管Q₁和Q₂就好似一开关，共同控制次像素5031，当一扫描电压施加于晶体管Q₁和Q₂的栅极时，此时数据线上所载的数据电压经由晶体管Q₁和Q₂传送至第二源/漏极，并施加在和第二源/漏极相接的储存电容C_st1和液晶电容上C_Lc1。换言之，次像素5031是否呈现的数据线所载的像素电压，是受晶体管Q₁和Q₂的共同控制。而次像素5032是受晶体管Q₅和Q₃的共同控制，当一扫描电压施加于晶体管Q₅和Q₃的栅极时，此时数据线上所载的数据电压经由晶体管Q₅传送至晶体管Q₃第二源/漏极，并施加在和第二源/漏极相接的储存电容C_st2和液晶电容C_Lc2上。换言之，次像素5032是否呈现的数据线所载的像素电压，是受晶体管Q₅和Q₃的共同控制。

参阅图4A所示为根据本发明一实施例用以驱动本发明像素的驱动波形及相邻四次像素的对应电压。其中各扫描线的驱动波形均为脉冲形式，并以相差半波形时间差的方式循序输出来驱动各扫描线。因此，任相邻两条扫描线，在半波形的时间周期内同时受扫描信号所扫描，因此，在此时间周期内，与此两扫描线耦接的晶体管同时被导通。此外本发明数据线的驱动波形采用二阶式驱动方法，其正驱动脉冲包含两驱动电压Va与Vb，负驱动脉冲中亦包含两驱动电位-Va与-Vb，其中驱动电压Va的绝对值大于驱动电压Vb的绝对值。

请同时参阅图3与图4A。于周期t1时，扫描线G_n-2(A)与G_n-2(B)均处于一高电平状态，而扫描线G_n-1(A)与G_n-1(B)为低电平状态，因此晶体管Q₁、Q₂和Q₄将被导通而晶体管Q₃、Q₅和Q₆被关闭。此时数据线D_n-1上所传送的电压信号-Vb，经由晶体管Q₁和Q₄对液晶电容C_LC0与储存电容C_St0进行充电使得次像素5030呈现-Vb的像素电压。此外，数据线D_n-1上所传送的电压信号-Vb，亦经由晶体管Q₁和Q₂对液晶电容C_LC1与储存电容C_St1进行充电次像素5031呈现-Vb的像素电压。而晶体管Q₃、Q₅和Q₆被关闭，因此次像素5032和次像素5033保持在上一像素电压状态，于本实施例中，假设次像素5032的上一像素电压为-Vb，而次像素5033的上一像素电压为Va。

于周期t2时，扫描线G_n-2(B)与G_n-1(A)均处于一高电平状态，而扫描线G_n-2(A)与G_n-1(B)为低电平状态，因此晶体管Q₁、Q₃和Q₂将被导通而晶体管Q₄、Q₅和Q₆被关闭。此时数据线D_n-1上所传送的电压信号Va，经由晶体管Q₁和Q₂对液晶电容C_LC1与储存电容C_St1进行充电，使得次像素5031呈现Va的像素电压。而晶体管Q₄、Q₅和Q₆被关闭，因此由晶体管Q₄所控制的次像素5030、由晶体管Q₃和Q₅所控制的次像素5032和由晶体管Q₅和Q₆所控制的次像素5033均保持在上一像素电压状态。因此，次像素5030呈现-Vb的像素电压，次像素5032呈现-Vb的像素电压，而次像素5033呈现Va像素电压。

于周期t3时，扫描线G_n-1(A)与G_n-1(B)均处于一高电平状态，而扫描线G_n-2(A)与G_n-2(B)为低电平状态，因此晶体管Q₃、Q₅和Q₆将被导通而晶体管Q₁、Q₂和Q₄被关闭。此时数据线D_n-1上所传送的电压信号Vb，经由晶体管Q₃和Q₅对液晶电容C_LC2与储存电容C_St2进行充电使得次像素5032呈现Vb的像素电压。此外，数据线D_n-1上所传送的电压信号Vb，亦经由晶体管Q₅和Q₆对液晶电容C_LC3与储存电容C_St3进行充电次像素5033呈现Vb的像素电压。而晶体管Q₁、Q₂和Q₄被关闭，因此由晶体管Q₁和Q₄所控制的次像素5030和晶体管Q₁和Q₂所控制的次像素5031均保持在上一像素电压状态。因此，次像素5030呈现-Vb的像素电压，次像素5031呈现Va的像素电压。

于周期t4时，扫描线G_n-1(B)处于一高电平状态，而扫描线G_n-1(A)、G_n-2(A)与G_n-2(B)为低电平状态，因此晶体管Q₅和Q₆将被导通而晶体管Q₁、Q₂、Q₃和Q₄被关闭。此时数据线D_n-1上所传送的电压信号-Va，经由晶体管Q₅和Q₆对液晶电容C_LC3与储存电容C_St3进行充电使得次像素5033呈现-Va的像素电压。而晶体管Q₁、Q₂、Q₃和Q₄被关闭，因此由晶体管Q₁和Q₄所控制的次像素5030、由晶体管Q₁和Q₂所控制的次像素5031和晶体管Q₃和Q₅所控制的次像素5032均保持在上一像素电压状态。因此，次像素5030呈现-Vb的像素电压，次像素5031呈现Va的像素电压，次像素5032呈现Vb的像素电压。

换言之，在像素503中，从周期t1至t4，其次像素3031和3032具有至少两种不同的像素电压，Vb和Va，藉此两种不同像素电压所形成的不同光学特性的互相补偿与平均，可和缓一像素内的色偏现像。

参阅图4B所示为根据本发明另一实施例用以驱动本发明像素的驱动波形及相邻四次像素的对应电压。其中本发明群组A中各扫描线的驱动波形均为时钟形式，而群组B中各扫描线的驱动波形则为脉冲形式，并以循序输出方式来分别驱动群组B中的各扫描线。其中，群组B驱动波形的宽度等于群组A的一时钟周期。因此，任相邻两条扫描线，在半时钟周期内同时受扫描信号所扫描，因此，在此时间周期内，与此两扫描线耦接的晶体管同时被导通。此外本发明数据线的驱动波形采用二阶式驱动方法，其正驱动脉冲包含两驱动电压Va与Vb，负驱动脉冲中亦包含两驱动电位-Va与-Vb，其中驱动电压Va的绝对值大于驱动电压Vb的绝对值。

请同时参阅图3与图4B。于周期t1时，扫描线G_n-2(A)、G_n-1(A)与G_n-2(B)均处于一高电平状态，而扫描线G_n-1(B)为低电平状态，因此晶体管Q₁、Q₂、Q₃和Q₄将被导通而晶体管Q₅和Q₆被关闭。此时数据线D_n-1上所传送的电压信号-Vb，经由晶体管Q₁和Q₄对液晶电容C_LC0与储存电容C_St0进行充电使得次像素5030呈现-Vb的像素电压。此外，数据线D_n-1上所传送的电压信号-Vb，亦经由晶体管Q₁和Q₂对液晶电容C_LC1与储存电容C_St1进行充电次像素5031呈现-Vb的像素电压。而晶体管Q₅和Q₆被关闭，因此由晶体管Q₅和Q₃所控制的次像素5032和由晶体管Q₅和Q₆所控制的次像素5033保持在上一像素电压状态，于本实施例中，假设次像素5032的上一像素电压为-Vb，而次像素5033的上一像素电压为Va。

于周期t2时，扫描线G_n-2(B)处于一高电平状态，而扫描线G_n-2(A)、G_n-1(A)与G_n-1(B)为低电平状态，因此晶体管Q₁和Q₂将被导通而晶体管Q₃、Q₄、Q₅和Q₆被关闭。此时数据线D_n-1上所传送的电压信号Va，经由晶体管Q₁和Q₂对液晶电容C_LC1与储存电容C_St1进行充电，使得次像素5031呈现Va的像素电压。而晶体管Q₃、Q₄、Q₅和Q₆被关闭，因此由晶体管Q₁和Q₄所控制的次像素5030、由晶体管Q₃和Q₅所控制的次像素5032和由晶体管Q₅和Q₆所控制的次像素5033均保持在上一像素电压状态。因此，次像素5030呈现-Vb的像素电压，次像素5032呈现-Vb的像素电压，而次像素5033呈现Va像素电压。

于周期t3时，扫描线G_n-1(A)、G_n-2(A)与G_n-1(B)均处于一高电平状态，而扫描线G_n-2(B)为低电平状态，因此晶体管Q₃、Q₄、Q₅和Q₆将被导通而晶体管Q₁和Q₂被关闭。此时数据线D_n-1上所传送的电压信号Vb，经由晶体管Q₃和Q₅对液晶电容C_LC2与储存电容C_St2进行充电使得次像素5032呈现Vb的像素电压。此外，数据线D_n-1上所传送的电压信号Vb，亦经由晶体管Q₅和Q₆对液晶电容C_LC3与储存电容C_St3进行充电次像素5033呈现Vb的像素电压。而晶体管Q₁和Q₂被关闭，因此由晶体管Q₁和Q₄所控制的次像素5030和晶体管Q₁和Q₂所控制的次像素5031均保持在上一像素电压状态。因此，次像素5030呈现-Vb的像素电压，次像素5031呈现Va的像素电压。

于周期t4时，扫描线G_n-1(B)处于一高电平状态，而扫描线G_n-1(A)、G_n-2(A)与G_n-2(B)为低电平状态，因此晶体管Q₅和Q₆将被导通而晶体管Q₁、Q₂、Q₃和Q₄被关闭。此时数据线D_n-1上所传送的电压信号-Vb，经由晶体管Q₅和Q₆对液晶电容C_LC3与储存电容C_St3进行充电使得次像素5033呈现-Vb的像素电压。而晶体管Q₁、Q₂、Q₃和Q₄被关闭，因此由晶体管Q₁和Q₄所控制的次像素5030、由晶体管Q₁和Q₂所控制的次像素5031和晶体管Q₃和Q₅所控制的次像素5031均保持在上一像素电压状态。因此，次像素5030呈现-Vb的像素电压，次像素5031呈现Va的像素电压，次像素5032呈现Vb的像素电压。

换言之，在像素503中，从周期t1至t4，其次像素5031和5032具有至少两种不同的像素电压，Vb和Va，藉此两种不同像素电压所形成的不同光学特性的互相补偿与平均，可和缓一像素内的色偏现像。

请参照图5，为根据本发明第二实施例的液晶显示器结构的上视图，其中该液晶显示器是由数据线D₁、D₂、D₃...D_n、以及群组A的扫描线G₁(A)、G₂(A)、G₃(A)...G_n(A)和群组B的扫描线G₂(B)、G₃(B)、G₄(B)...G_n-1(B)共同所组成。而扫描线G₁(A)、G₂(A)、G₃(A)...G_n(A)和扫描线G₂(B)、G₃(B)、G₄(B)...G_n-1(B)以彼此平行且交错排列的方式形成于液晶显示器的基板(未显示于图中)上。一数据线驱动集成电路701控制数据线D₁、D₂、D₃...D_n，一扫描线驱动集成电路702控制扫描线G₁(A)、G₂(A)、G₃(A)...G_n(A)以及扫描线G₂(B)、G₃(B)、G₄(B)...G_n-1(B)。其中数据线与扫描线彼此垂直交叉，相邻的两数据线以及相邻的群组A扫描线和群组B扫描线所围绕出的区域被称为一像素，在每一像素中包含一平行于扫描线的共同电极Vcom。

根据本发明，一像素被分隔成两次像素，藉以呈现不同的像素电压，来和缓一像素内的色偏现像。以像素703为例，其由数据线D_n-2和D_n-1以及扫描线G_n-2(B)和G_n-1(A)共同围出，而一平行于扫描线的共同电极V_com排列于扫描线G_n-2(B)和G_n-1(A)中。像素703被分隔成两次像素，其中次像素7031位于扫描线G_n-2(B)和共同电极V_com间，而次像素7032则位于扫描线G_n-1(A)和共同电极V_com间。次像素7031包含一晶体管Q₁，晶体管Q₁的栅极耦接于扫描线G_n-2(B)，而晶体管Q₁的第一源/漏极耦接于对应的数据线D_n-1，而第二源/漏极则耦接于像素电极P₁，其中像素电极P₁和共同电极Vcom结构而成储存电容C_st1，像素电极P₁和上基板导电电极结构而成液晶电容C_Lc1。次像素7032中亦包含一晶体管Q₂，其栅极耦接于扫描线G_n-1(A)，第一源/漏极则耦接于位于次像素7033中的晶体管Q₄，而第二源/漏极连接于像素电极P₂，像素电极P₂和共同电极Vcom结构而成储存电容C_st2，像素电极P₂和上基板导电电极结构而成液晶电容C_Lc2。换言之，晶体管Q₂通过晶体管Q₄耦接于对应的数据线D_n-1。其余的像素区域可依此类推。

其中晶体管Q₁就好似一开关，用以控制次像素7031所呈现的像素电压，当一扫描电压施加于晶体管Q₁的栅极时，此时数据线上所载的数据电压经由晶体管Q₁传送至第二源/漏极，并施加在和第二源/漏极相接的储存电容C_st1和液晶电容上C_Lc1。换言之，次像素7031是否呈现数据线所载的像素电压，受晶体管Q₁控制。而次像素7032受晶体管Q₂和Q₄的共同控制，当扫描电压同时施加于晶体管Q₂和Q₄的栅极时，此时数据线上所载的数据电压经由晶体管Q₄传送至晶体管Q₂第二源/漏极，并施加在和第二源/漏极相接的储存电容C_st2和液晶电容C_Lc2上。换言之，次像素7032是否呈现的数据线所载的像素电压，是受晶体管Q₂和Q₄的共同控制。

参阅图6所示为根据本发明一实施例用以驱动本发明像素的驱动波形及相邻四次像素的对应电压。其中各扫描线的驱动波形均为脉冲形式，并以相差半波形时间差的方式循序输出来驱动各扫描线。因此，任相邻两条扫描线，在半波形的时间周期内同时受扫描信号所扫描，因此，在此时间周期内，与此两扫描线耦接的晶体管同时被导通。此外本发明数据线的驱动波形是采用二阶式驱动方法，其正驱动脉冲包含两驱动电压Va与Vb，负驱动脉冲中亦包含两驱动电位-Va与-Vb，其中驱动电压Va的绝对值大于驱动电压Vb的绝对值。

请同时参阅图5与图6。于周期t1时，扫描线G_n-2(A)与G_n-2(B)均处于一高电平状态，而扫描线G_n-1(A)与G_n-1(B)为低电平状态，因此晶体管Q₁和Q₃将被导通而晶体管Q₂和Q₄被关闭。此时数据线D_n-1上所传送的电压信号-Vb，经由晶体管Q₁和Q₃对液晶电容C_LC0与储存电容C_St0进行充电使得次像素7030呈现-Vb的像素电压。此外，数据线D_n-1上所传送的电压信号-Vb，亦经由晶体管Q₁对液晶电容C_LC1与储存电容C_St1进行充电次像素7031呈现-Vb的像素电压。而晶体管Q₂和Q₄被关闭，因此次像素7032和次像素7033保持在上一像素电压状态，于本实施例中，假设次像素7032的上一像素电压为-Vb，而次像素7033的上一像素电压为Va。

于周期t2时，扫描线G_n-2(B)与G_n-1(A)均处于一高电平状态，而扫描线G_n-2(A)与G_n-1(B)为低电平状态，因此晶体管Q₁和Q₂将被导通而晶体管Q₃和Q₄被关闭。此时数据线D_n-1上所传送的电压信号Va，经由晶体管Q₁对液晶电容C_LC1与储存电容C_St1进行充电，使得次像素7031呈现Va的像素电压。而晶体管Q₃和Q₄被关闭，因此由晶体管Q₃所控制的次像素7030、由晶体管Q₂和Q₄所控制的次像素7032和由晶体管Q₄所控制的次像素7033均保持在上一像素电压状态。因此，次像素7030呈现-Vb的像素电压，次像素7032呈现-Vb的像素电压，而次像素7033呈现Va像素电压。

于周期t3时，扫描线G_n-1(A)与G_n-1(B)均处于一高电平状态，而扫描线G_n-2(A)与G_n-2(B)为低电平状态，因此晶体管Q₂和Q₄将被导通而晶体管Q₁和Q₃被关闭。此时数据线D_n-1上所传送的电压信号Vb，经由晶体管Q₄和Q₂对液晶电容C_LC2与储存电容C_St2进行充电使得次像素7032呈现Vb的像素电压。此外，数据线D_n-1上所传送的电压信号Vb，亦经由晶体管Q₄对液晶电容C_LC3与储存电容C_St3进行充电次像素7033呈现Vb的像素电压。而晶体管Q₁和Q₃被关闭，因此由晶体管Q₁和Q₃所控制的次像素7030和晶体管Q₁所控制的次像素7031均保持在上一像素电压状态。因此，次像素7030呈现-Vb的像素电压，次像素7031呈现Va的像素电压。

于周期t4时，扫描线G_n-1(B)处于一高电平状态，而扫描线G_n-1(A)、G_n-2(A)与G_n-2(B)为低电平状态，因此晶体管Q₄将被导通而晶体管Q₁、Q₂和Q₃被关闭。此时数据线D_n-1上所传送的电压信号-Va，经由晶体管Q₄对液晶电容C_LC3与储存电容C_St3进行充电使得次像素7033呈现-Va的像素电压。而晶体管Q₁、Q₂和Q₃被关闭，因此由晶体管Q₁和Q₃所控制的次像素7030、由晶体管Q₁所控制的次像素7031和晶体管Q₄和Q₂所控制的次像素7032均保持在上一像素电压状态。因此，次像素7030呈现-Vb的像素电压，次像素7031呈现Va的像素电压，次像素7032呈现Vb的像素电压。

换言之，在像素703中，从周期t1至t4，其次像素7031和7032具有至少两种不同的像素电压，Vb和Va，藉此两种不同像素电压所形成的不同光学特性的互相补偿与平均，可和缓一像素内的色偏现像。

综上所述，本发明藉由将一像素区隔成两次像素，而在每一次像素中均具有各自的晶体管、液晶电容与储存电容。且两次像素中的晶体管分别耦接至不同的扫描线，且其中的一晶体管通过另一晶体管耦接至数据线，因此除非两晶体管同时开启，否则一像素中，将同时具有两种不同的像素电压。藉此两种不同像素电压所形成的不同光学特性的互相补偿与平均，可和缓一像素内的色偏现像。

此外一不等宽的双脉冲扫描信号与二阶式数据信号被用以驱动本发明的像素，使得两次像素分别呈现此两种数据信号的像素电压。

虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (30)

1.一种液晶显示器结构，形成于一基板上，该液晶显示器结构至少包含：

多条数据线，排列于该基板上，并以互相平行方式排列在第一方向上；

多条扫描线，平行排列于第二方向上，并与所述数据线交叉，其中所述扫描线被分成第一群与第二群，且该第一群扫描线与该第二群扫描线彼此交错排列，其中任相邻的两条数据线、与一第一群扫描线和相应的一第二群扫描线共同围出一像素区域；

多条共同电极线，排列于第二方向上，并分别位于每一像素区域中，而将每一像素区域分隔成一第一次像素区与一第二次像素区；

多个第一切换元件形成于所述数据线与该第二群扫描线的交叉点邻近处，其中所述第一切换元件排列在对应像素区域的第一次像素区中；

多个第二切换元件形成于所述数据线与该第一群扫描线的交叉点邻近处，其中所述第二切换元件排列在对应像素区域的第二次像素区中，其中所述第二切换元件通过相邻像素区域中的所述第一切换元件与对应数据线相接；以及

多个像素电极分别连接所述切换元件。

2.如权利要求1所述的液晶显示器结构，还包括多个第三切换元件形成于所述数据线与该第二群扫描线的交叉点邻近处，其中所述第三切换元件是以沿第二方向延伸的方式分别排列在对应像素区域的第一次像素区中，且所述第三切换元件分别通过对应的该第一切换元件与对应的数据线耦接。

3.如权利要求2所述的液晶显示器结构，其中所述第二切换元件耦接于相邻像素区域中的所述第一切换元件与所述第三切换元件的共同接点上。

4.如权利要求1所述的液晶显示器结构，其中该切换元件为晶体管。

5.如权利要求1所述的液晶显示器结构，其中连接共同电极线的共同电极与对应的像素电极形成一储存电容。

6.如权利要求1所述的液晶显示器结构，其中该第一方向与该第二方向实质上垂直。

7.如权利要求1所述的液晶显示器结构，其中该结构还包含一数据线驱动集成电路用以传送像素电压给所述数据线。

8.如权利要求1所述的液晶显示器结构，其中该结构还包含一扫描线驱动集成电路用以传送扫描讯号至所述扫描线。

9.一种液晶显示器结构，形成于一基板上，该液晶显示器结构至少包含：

多条数据线，排列于该基板上，并以互相平行方式排列在第一方向上；

多条扫描线，平行排列于第二方向上，并与所述数据线交叉，其中任相邻的两条数据线，分别为第一与第二，与一第一群扫描线中的一第一扫描线和相应的一第二群扫描线中的一第二扫描线共同围出一像素区域，其中每一像素区域至少包括：

第一像素电极；

第二像素电极；

一共同电极，排列于第二方向上，其中该共同电极与该第一像素电极构成第一次像素区，而该共同电极与该第二像素电极构成第二次像素区；

一第一晶体管，位于该第一次像素区，该第一晶体管的栅极端耦接至该第一扫描线，该第一晶体管的第一源/漏极端耦接于该第一数据线，该第一晶体管的第二源/漏极端耦接于该第一像素电极；以及

一第二晶体管，位于该第二次像素区，该第二晶体管的栅极端耦接至该第二扫描线，该第二晶体管的第一源/漏极端耦接于相邻像素中第一晶体管的第二源/漏极端，使得该第二晶体管通过该相邻像素中第一晶体管连接于该第一数据线，而该第二晶体管的第二源/漏极端则耦接于该第二像素电极。

10.如权利要求9所述的液晶显示器结构，还包括一第三晶体管，位于该第一次像素区，该第三晶体管的栅极端耦接至该第一扫描线，该第三晶体管的第一源/漏极端耦接于该第一晶体管的第二源/漏极端，使得该第三晶体管通过该第一晶体管连接于该第一数据线，而该第三晶体管的第二源/漏极端则耦接于该第一像素电极，从而导致所述第一晶体管的第二源/漏极端间接通过第三晶体管的第二源/漏极端连接于第一像素电极。

11.如权利要求10所述的液晶显示器结构，其中所述第二晶体管耦接于相邻像素区域中的该第一晶体管与该第三晶体管的共同接点上。

12.如权利要求9所述的液晶显示器结构，其中该共同电极与对应的像素电极形成一储存电容。

13.如权利要求9所述的液晶显示器结构，其中该第一方向与该第二方向实质上垂直。

14.如权利要求9所述的液晶显示器结构，其中该结构还包含一数据线驱动集成电路用以传送像素电压给所述数据线。

15.如权利要求9所述的液晶显示器结构，其中该结构还包含一扫描线驱动集成电路用以传送扫描讯号至所述扫描线。

16.一种液晶显示器结构，形成于一基板上，该液晶显示器结构至少包含：

多条数据线，排列于该基板上，并以互相平行方式排列在第一方向上；

多条扫描线，平行排列于第二方向上，并与所述数据线交叉，其中任相邻的两条数据线，分别为第一与第二，与一第一群扫描线中的一第一扫描线和相应的一第二群扫描线中的一第二扫描线共同围出一像素区域，其中每一像素区域至少包括：

第一像素电极；

第二像素电极；

一共同电极，排列于第二方向上，其中该共同电极与该第一像素电极构成第一次像素区，而该共同电极与该第二像素电极构成第二次像素区；

一第一晶体管，位于该第一次像素区，该第一晶体管的栅极端耦接至该第一扫描线，该第一晶体管的第一源/漏极端耦接于该第一数据线，该第一晶体管的第二源/漏极端耦接于该第一像素电极；

一第二晶体管，位于该第一次像素区，该第二晶体管的栅极端耦接至该第一扫描线，该第二晶体管的第一源/漏极端耦接于该第一晶体管的第二源/漏极端，使得该第二晶体管通过该第一晶体管连接于该第一数据线，而该第二晶体管的第二源/漏极端则耦接于该第一像素电极，从而导致所述第一晶体管的第二源/漏极端间接通过第二晶体管的第二源/漏极端连接于第一像素电极；以及

一第三晶体管，位于该第二次像素区，该第三晶体管的栅极端耦接至该第二扫描线，该第三晶体管的第一源/漏极端耦接于相邻像素中第一晶体管与第二晶体管的共同接点上，使得该第三晶体管通过该相邻像素中第一晶体管连接于该第一数据线，而该第三晶体管的第二源/漏极端则耦接于该第二像素电极。

17.如权利要求16所述的液晶显示器结构，其中该共同电极与对应的像素电极形成一储存电容。

18.如权利要求16所述的液晶显示器结构，其中该第一方向与该第二方向实质上垂直。

19.如权利要求16所述的液晶显示器结构，其中该结构还包含一数据线驱动集成电路用以传送像素电压给所述数据线。

20.如权利要求16所述的液晶显示器结构，其中该结构还包含一扫描线驱动集成电路用以传送扫描讯号至所述扫描线。

21.一种驱动方法，用以驱动权利要求9所述的液晶显示器结构，该方法包含：

依序提供一脉冲信号给所述扫描线，其中相邻两扫描线的脉冲信号部分重叠；以及

依序提供一二阶信号给所述数据线，其中该二阶信号包含第一电压信号与第二电压信号，其中当形成一像素区域的第一与第二扫描线同时受到该脉冲信号驱动时，该第一电压信号经由该第一晶体管写入第一次像素区，而当第一扫描线没受脉冲信号驱动，而第二扫描线与相邻像素区的第一扫描线受该脉冲信号驱动时，该第二电压信号经由该相邻像素区的第一晶体管与该第二晶体管写入第二次像素区，使得该像素区域呈现两种不同电压信号。

22.如权利要求21所述的驱动方法，其中相邻两扫描线的脉冲信号重叠部分为脉冲宽度的一半。

23.如权利要求21所述的驱动方法，其中该第一电压信号大于该第二电压信号。

24.一种驱动方法，用以驱动权利要求16所述的液晶显示器结构，该方法包含：

提供一第一信号给第一扫描线；

提供一第二信号给第二扫描线，其中该第一信号与该第二信号部分重叠；以及

依序提供一二阶信号给所述数据线，其中该二阶信号包含第一电压信号与第二电压信号，其中当形成一像素区域的第一扫描线受到该第一信号驱动时，该第一电压信号经由该第一晶体管和该第二晶体管写入第一次像素区，而当第一扫描线没受该第一信号驱动，而第二扫描线受第二信号驱动且相邻像素区的第一扫描线受第一信号驱动时，该第二电压信号经由该相邻像素区的第一晶体管与该第三晶体管写入第二次像素区，使得该像素区域呈现两种不同电压信号。

25.如权利要求24所述的驱动方法，其中该第一信号与该第二信号部重叠部分的宽度为该第一信号宽度的一半。

26.如权利要求24所述的驱动方法，其中该第一信号与该第二信号均为脉冲信号。

27.如权利要求26所述的驱动方法，其中当形成一像素区域的第一扫描线受到脉冲信号驱动时，还包括第二扫描线亦受到脉冲信号驱动。

28.如权利要求24所述的驱动方法，其中该第一信号为一脉冲信号，该第二信号为一时钟信号。

29.如权利要求28所述的驱动方法，其中当形成一像素区域的第一扫描线受到该脉冲信号驱动时，还包括形成一像素区域的第二扫描线未受到该时钟信号驱动。

30.如权利要求24所述的驱动方法，其中该第一电压信号大于该第二电压信号。

Images