CN100413214C - 包含用于减少由共模电压或电流所引起干扰的装置的电子设备的差分输入级 - Google Patents

包含用于减少由共模电压或电流所引起干扰的装置的电子设备的差分输入级 Download PDF

Info

Publication number
CN100413214C
CN100413214C CNB03802683XA CN03802683A CN100413214C CN 100413214 C CN100413214 C CN 100413214C CN B03802683X A CNB03802683X A CN B03802683XA CN 03802683 A CN03802683 A CN 03802683A CN 100413214 C CN100413214 C CN 100413214C
Authority
CN
China
Prior art keywords
voltage
input
circuit
feedback voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03802683XA
Other languages
English (en)
Other versions
CN1623276A (zh
Inventor
让-皮埃尔·布齐迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel SA filed Critical Alcatel SA
Publication of CN1623276A publication Critical patent/CN1623276A/zh
Application granted granted Critical
Publication of CN100413214C publication Critical patent/CN100413214C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937Measuring at the loading circuit of the differential amplifier
    • H03F3/45941Controlling the input circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Logic Circuits (AREA)
  • Devices For Supply Of Signal Current (AREA)

Abstract

根据本发明,用于减小由共模电压或电流引起的干扰的装置包括在每条电路上的加法器,用于将第一反馈电压加入每个电路的电压,用于提供所述第一反馈电压的桥和反相器,前述第一反馈电压等于各输入端处电压和的一半,且符号相反。根据本发明,可以降低由反相器引起的延迟,因此所述级还包括用于将第二反馈电压加入每个电路的输入电压的装置,以及用于提供第二反馈电压的装置,前述第二反馈电压是与每个电路输入端处的电压相比,具有相反符号以及具有等于用于提供第一反馈电压的装置的部件所引起的延迟的电压与在输入端处的电压的和的一半的和。

Description

包含用于减少由共模电压或电流所引起干扰的装置的电子设备的差分输入级
技术领域
本发明涉及一种电子设备的差分输入级,包括用于减少由施加在该级的两个输入端的共模电压或电流所引起的干扰的装置。更具体地说,本发明涉及在电话交换机中使用的用户卡和用户终端。用户卡通过线路连接到用户终端,所述线路包括至少两根导线,用于在两个方向上传送话音或数据信号,以及DC电压,向终端提供远程电源馈送。这些信号以差分模式传送,也就是以两根导线之间的电压差的形式传送。
背景技术
用户卡或用户终端的电路易于受到不希望出现的共模信号的干扰。该共模干扰以用户线路两根导线上电压和等值电流的形式出现。这些电压和电流的成因很多。接近中等电压和高压的供电线路以及当火车通过时,电力火车的架空电力线上的开关都会导致产生共模干扰。更为一般地说,任何在用户线路中感应电流的电子设备都会在线路中产生共模电压和电流。
如果用户卡或终端对共模电压和电流敏感,在想要的差分信号中就会引入干扰,并因此可能降低想要的信号的传输质量。对数字电话线路而言,该问题尤其严重,因为干扰可能会严重降低呼叫的质量,甚至中断呼叫。为了防止出现这种干扰,交换机上的用户卡以及用户端的终端中都提供了保护装置。
为了减少这种干扰,传统的方法是在用户卡中使用变压器和感应器。该感应器大大降低了向远程供电发生器传输由共模电压和电流所引起的干扰。变压器阻塞远程供电电流的DC分量,大大降低了向处理话音和数据信号的电子电路传输由共模电压和电流所引起的干扰。有了变压器,可以容易地将共模干扰衰减60分贝。因为使用了电磁电路,这类设备具有体积大和重量重的缺陷,排除了集成这些部件的任何可能。
美国专利4612417描述了适合于在电话交换机中使用的用户卡的一种差分输出级,其中它与用户线路相连。这种差分输出级包括用于减少施加在用户线路的由共模电压和电流所引起的干扰的装置。它包括两个电路,每一个连接该级的一个输入到该级的一个输出。为了减少干扰,每个电路包括将反馈电压加入相关电路的输入电压的装置,以及提供该反馈电压的装置,前述反馈电压等于各个输出端处电压和的一半,且符号相反。当反馈电压正好等于各输出端电压和的一半,并且符号相反时,干扰被完全抵消。实际上,反转该电压的反相器会导致一些相位延迟,这会影响反馈的效果。
发明内容
本发明的目的是提出一种用于减少共模干扰的高效差分输入级,并且不需要使用变压器或感应器。
本发明包括电子设备的差分输入级,包括用于减少施加在该级的两个输入的由共模电压或电流所引起的干扰的装置;该级包括两个电路,每个电路连接一个输入到一个输出,每个电路包括用于减小干扰的第一装置,这些第一装置包括将第一反馈电压加入每个电路的输入电压的装置,以及提供第一反馈电压的装置,前述第一反馈电压等于各输出端处电压和的一半,且符号相反;
其特征在于,为了减小由用于提供第一反馈电压的装置的部件所引起的延迟,该级还包括用于进一步将第二反馈电压加入每个电路的输入电压的装置,以及提供第二反馈电压的装置,前述第二反馈电压是与每个电路输入端处的电压相比,具有相反符号以及具有等于用于提供第一反馈电压的装置的部件所引起的延迟的电压与在输入端处的电压的和的一半的和。
该级很有效地减小了各个电路的共模干扰,因为第二反馈电压补偿了用于提供第一反馈电压的装置的部件所引起的延迟。
本发明的差分级的另一实施方式还包括,在用于减小干扰的第一装置的上游侧,用于减小共模干扰的第二装置,在每个电路上,包括用于将第三反馈电压加入每个电路的输入电压的装置,以及用于提供第三反馈电压的装置,前述第三反馈电压等于该差分级各输入端处的电压和的一半的k倍,符号相反;k是小于或等于1的正整数。
与前一实施方式相比,该实施方式减少了电功率消耗,因为:
-用于减小干扰的第二装置减小了施加在第一减小装置(在其下游侧)上的共模电压,使得第一装置接收的供应电压可以远小于第二实施方式中的供应电压;以及
-用于减小干扰的第二装置自身不会导致增加任何重大的消耗,因为用于加入所述反馈电压的装置包括:
-两个加法器,该加法器可以只包括无源部件,以及
-单个反相器,对相同的供应电压而言,该反相器消耗的功率比第二实施方式中用于提供第二反馈电压的装置(一般包括三个反相器)要少。
如果k远小于1,可以减小该单个反相器的消耗。
附图说明
通过下面的描述和附图,可以对本发明有更好的理解,并且本发明的其他特征会更加明显:
图1给出了一种差分输入级的一个实施方式的电路,该电路包括与美国专利4612417中描述的,用于减小施加在用户线路上的由共模电压或电流所引起的干扰的装置相似的装置。
图2给出了按照本发明,能够更好地减小共模干扰的差分级的第一实施方式的电路。
图3给出了按照本发明,比图2所给出的实施方式电功率消耗要少得多的差分级的第二实施方式的电路。
具体实施方式
图1给出的实施方式用于用户卡输入-输出级。它包括:
两个电路接头A和B,可连接到用户线路;
两个输出电路接头a和b,连接到用户卡上各放大器AMP2和AMP3的输入端;
两个输入电路接头c和d,连接到用户卡上各放大器AMP1和AMP4的输出端,并且分别连接到输入-输出电路接头A和B;
在电路接头A和B之间包括两个等阻抗电阻R1和R2的桥;
反相器I3,其输入连接到桥R1R2的中点;
加法器S3,其一个输入连接到电路接头c和A,一个输入连接到反相器I3的输出,输出连接到输出电路接头a;以及
加法器S4,其一个输入连接到电路接头d和B,一个输入连接到反相器I3的输出,输出连接到输出电路接头b。
输入-输出电路接头A和B的两个电压VA和VB分别是:
VA=VdA+Vmc
VB=VdB+Vmc
其中
VdA=-VdB
VdA是电路接头A的差分信号电压;
VdB是电路接头B的差分信号电压;以及
Vmc是电路接头A和B的共模电压。
桥R1R2的中点提供的电压(VA+VB)/2等于施加在用户线路上的共模电压Vmc。如果反相器I3是理想的反相器,输入信号和输出信号之间没有延迟,那么它的转换函数就是-1。反相器I3的输出提供了反馈电压V1=-(VA+VB)/2=-Vmc。
加法器S3把V1加入输入电压VA,以消除共模电压Vmc。因此,它在输出电路接头a上提供了电压:
Va=VdA
类似地,加法器S3的输出在输出电路接头b上提供了电压:
Vb=VdB
如果部件R1、R2、I3是理想的,施加在放大器AMP2上的差分信号的电压Va与共模电压Vmc无关。因此包括该共模电压的干扰被消除。同样,电压Vb施加在放大器AMP3上。从而,该差分级消除了共模电压Vmc所引起的干扰。
实际上,反相器从来不可能是理想的,会在反相信号中引入相位延迟。该延迟降低了消除由共模电压所引起的干扰的效果。考虑非零延迟的情况:反相器I3在频域中的转换函数成为
Figure C0380268300071
其中
Figure C0380268300072
代表了由反相器所引入的相位延迟。
在频域中,表示在电路接头A、B、a、b的电压的方程是:
VA=VdA+Vmc
VB=VdB+Vmc
Figure C0380268300074
这些方程显示了电压Va和Vb与共模电压Vmc相关。因此,并不能完全地消除干扰。
图2给出了第一实施方式的电路,在反相器I3不是理想的反相器时,它能够更好地降低共模干扰。该第二个例子包括与构成前一实施方式的装置相同的装置,除了加法器S3和S4的输出不再分别直接连接到电路接头a和b。因此,它包括:
两个电路接头A和B,可连接到用户线路;
两个输出电路接头a和b,分别连接到用户电路上各放大器AMP2和AMP3的输入端;
两个输入电路接头c和d,分别连接到各放大器AMP1和AMP4的输出端,并且分别连接到输入-输出电路接头A和B;
在电路接头A和B之间包括两个等阻抗电阻R1和R2的桥;
反相器I3,其输入连接到桥R1R2的中点;
加法器S3,其一个输入连接到电路接头c和A,一个输入连接到反相器I3的输出,和输出a2;以及
加法器S4,其一个输入连接到电路接头d和B,一个输入连接到反相器I3的输出,和输出b2。
它还包括如下装置:
反相器I1,其输入连接到电路接头A和c,以及输出;
反相器I2,其输入连接到电路接头B和d,以及输出;
加法器S1,其具有两个分别与桥R1R2的中点和反相器I1的输出相连接的输入,以及输出a1;
加法器S2,其具有两个分别与桥R1R2的中点和反相器I2的输出相连接的输入,以及输出a2;
加法器S5,其具有与加法电路S1的输出a1相连接的反相输入,与加法器S3的输出a2相连接的非反相输入,以及与输出电路接头a相连接的输出;以及
加法器S6,其具有与加法电路S2的输出b1相连接的反相输入,与加法器S4的输出b2相连接的非反相输入,以及与输出电路接头b相连接的输出。
反相器I1、I2、I3具有各自的转换函数:
Figure C0380268300081
对设备的改进还包括在每个电路的输入电压中加入第二反馈电压,它抵消残余干扰,该电压等于。该第二反馈电压具体可以通过第二反相器,反转该电路的相应的输入电压来得到,且由该第二反相器导致的延迟与第一反相器I3所引起的延迟相同。
输入-输出电路接头A和B的电压是:
VA=VdA+Vmc
VB=VdB+Vmc
Figure C0380268300083
加法器S1输出a1的电压是:
Figure C0380268300084
加法器S2输出b1的电压是:
Figure C0380268300085
加法器S3输出a2的电压是:
加法器S4输出b2的电压是:
Figure C0380268300092
加法器S5输出a的电压是:
Figure C0380268300093
加法器S6输出b的电压是:
反相器I1、I2、I3具有相同的电子电路,对于第一近似可以认为它们的转换函数都等于
Figure C0380268300095
。这样:
Figure C0380268300096
Figure C0380268300097
注意到尽管反相器的延迟非零,电压Va和Vb与共模电压Vmc的值无关。这样,消除了由共模电压Vmc所引起的干扰。同样地,也消除了由共模电流所引起的干扰。通过此第二实施方式,共模电压和电流的衰减可以达到50分贝。
图3给出了按照本发明的差分级的第二实施方式电路,与图1所给的实施方式相比,它能更好地减小干扰,并且与图2给出的实施方式相比,电功率的消耗要少得多。除了电路节点A和B不再是差分级的输入-输出电路节点,它具体包括与图2所给的实施方式相同的电路D2。电路节点A’和B’是输入-输出电路节点,并分别连接到差分级的输入电路节点c和d,以及附加的干扰减小设备。该附加设备位于电路D2的上游侧,其结构类似于图1给出的差分级的结构,用来第一次减小共模电压。该附加设备包括:
两个电路节点A’和B’,可连接到用户线路;
两个输出电路节点,分别连接到电路D2的输入A和B;
两个输入电路节点c和d,分别连接到用户卡上两个放大器AMP1和AMP4的输出端,并且分别连接到输入-输出电路节点A’和B’;
在电路节点A’和B’之间包括两个等阻抗电阻R1’和R2’的桥;
反相器I3’,其输入连接到桥R1’R2’的中点;
加法器S3’,其一个输入连接到电路节点c和A’,一个输入连接到反相器I3’的输出,输出连接到电路节点A;以及
加法器S4’,其一个输入连接到电路节点d和B’,一个输入连接到反相器I3’的输出,输出连接到电路节点B。
输入-输出电路节点A’和B’处的两个电压VA’和VB’分别是:
VA’=VdA’+Vmc
VB’=VdB’+Vmc
其中
VdA’=-VdB’
VdA’是电路节点A’处的差分信号电压;
VdB’是电路节点B’处的差分信号电压;以及
Vmc是电路节点A’和B’处的共模电压。
桥R1’R2’的中点提供的电压(VA’+VB’)/2等于施加在用户线路上的共模电压Vmc。如果反相器I3’是理想的反相器,输入信号和输出信号之间没有延迟,那么它的转换函数就是-1。反相器I3’的输出提供了反馈电压V3=-(VA’+VB’)/2=-Vmc。
加法器S3’在输入电压VA’中加入V3,以消除共模电压Vmc。因此,它在输出电路节点A处提供了电压:
VA=VdA’
类似地,加法器S4’的输出在电路节点B处提供了电压:
VB=VdB’
如果部件R1’、R2’、I3’是理想的,施加在电路D2上的差分信号的电压VA与共模电压Vmc无关。因此消除(或至少减小)了包括该共模电压的干扰。这种情况同样适用于电压VB。这样,该附加设备第一次减小了由共模电压Vmc所引起的干扰;但是,它还设计了电路D2,以消耗较少的电功率。
这是因为,由于电路节点A和B处的共模电压被消除(或者至少被大大减小),施加在反相器I1、I2、I3输入端的电压被减小。这样,可以以较低的电压来供电,而不用考虑饱和。但是,反相器I3’必须能够在高共模电压下工作。因此,需要较高的供应电压。总的来讲,能够节省能源,因为反相器I3’是唯一一个需要供应高电压的设备,而在图2给出的实施方式中,反相器I1、I2、I3必须供以高电压。
可以对第二实施方式进行改进,以减小反相器I3’的消耗。这种改进包括采用增益k大于0而小于1的反相器I3’。
这样:
VA=VdA+Vmc.(1-k)
VB=VdB+Vmc.(1-k)
因此,该反相器I3’对共模电压Vmc的抵消并不完全,在包含反相器I1、I2、I3的下一级将完全抵消共模电压。另一方面,反相器I3’需要的供应电压较低,这降低了反相器I3’的电功率消耗。K值的选取应当考虑共模电压和电流的振幅情况,以及要求的总的功率消耗。

Claims (3)

1. 一种电子设备的差分输入级(1),包括用于减少由施加在该级的两个输入(A;B)的共模电压或电流所引起的干扰的装置;该级包括两个电路,每个电路连接一个输入(A;B)到一个输出(a、b);每个电路包括用于减小干扰的第一装置,这些第一装置包括,在每个电路中,用于将第一反馈电压(V1)加入每个电路的输入电压的装置(S3;S4),以及用于提供第一反馈电压的装置(R1、R2、I3),前述第一反馈电压等于各输入端(A;B)处电压(VA;VB)和的一半,且符号相反;
其特征在于,为了减小由用于提供第一反馈电压(V1)的装置(R1、R2、I3)的部件所引起的延迟,该级还包括用于进一步将第二反馈电压(Va1;Vb1)加入每个电路的输入电压的装置(S5;S6),以及用于提供第二反馈电压(Va1;Vb1)的装置(R1、R2;I1、S1;I2、S2),前述第二反馈电压(Va1;Vb1)是与每个电路输入端处的电压(VA;VB)相比,具有相反符号以及具有等于用于提供第一反馈电压(V1)的装置(R1、R2、I3)的部件所引起的延迟的电压与在输入端处的电压的和的一半的和。
2. 根据权利要求1的差分输入级,其特征在于,它还包括,在用于减小干扰的第一装置的上游侧,用于减小共模干扰的第二装置,包括在每个电路上,用于将第三反馈电压(V3)加入每个电路的输入电压的装置(S3’;S4’),以及用于提供第三反馈电压的装置(R1’、R2’、I3’),前述第三反馈电压等于该差分级各输入端处(A’;B’)的电压(VA’;VB’)和的一半的k倍,符号相反;k是小于或等于1的正整数。
3. 根据权利要求2的差分输入级,其特征在于,用于提供第三反馈电压(V3)的装置(R1’、R2’、I3’)包括两个电阻(R1’、R2’)的桥,该桥连接到差分级的输入(A’、B’),以及包括反相器(I3’),该反相器的输入连接到桥的中点,输出提供第三反馈电压(V3)。
CNB03802683XA 2002-01-24 2003-01-14 包含用于减少由共模电压或电流所引起干扰的装置的电子设备的差分输入级 Expired - Fee Related CN100413214C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR02/00858 2002-01-24
FR0200858A FR2835121B1 (fr) 2002-01-24 2002-01-24 Etage differentiel d'entree d'equipement electronique, comportant des moyens pour reduire les perturbations causees par une tension ou un courant en mode commun

Publications (2)

Publication Number Publication Date
CN1623276A CN1623276A (zh) 2005-06-01
CN100413214C true CN100413214C (zh) 2008-08-20

Family

ID=8871393

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03802683XA Expired - Fee Related CN100413214C (zh) 2002-01-24 2003-01-14 包含用于减少由共模电压或电流所引起干扰的装置的电子设备的差分输入级

Country Status (8)

Country Link
US (1) US7054439B2 (zh)
EP (1) EP1331731B1 (zh)
JP (1) JP2005516449A (zh)
CN (1) CN100413214C (zh)
AT (1) ATE308157T1 (zh)
DE (1) DE60301973T2 (zh)
FR (1) FR2835121B1 (zh)
WO (1) WO2003063343A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562860B1 (ko) * 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
FR2982674B1 (fr) * 2011-11-10 2015-01-16 Renault Sas Procede et systeme de mesure de courant electrique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612417A (en) * 1984-07-27 1986-09-16 At&T Bell Laboratories Electronic battery feed circuit for telephone systems
EP0396351A2 (en) * 1989-05-01 1990-11-07 Audio Teknology Incorporated Balanced output circuit
CN1175126A (zh) * 1996-07-16 1998-03-04 精工爱普生株式会社 为防止共模振荡和输入滞后的差分延迟元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516005A (en) * 1968-05-06 1970-06-02 Teledyne Geotech Amplifier for enhancing differential input signals
US3761831A (en) * 1972-02-28 1973-09-25 Bunker Ramo Common mode rejection means for differential circuits
US5329585A (en) * 1992-11-30 1994-07-12 Motorola, Inc. Subscriber line interface circuit for controlling AC and DC output impedance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612417A (en) * 1984-07-27 1986-09-16 At&T Bell Laboratories Electronic battery feed circuit for telephone systems
EP0396351A2 (en) * 1989-05-01 1990-11-07 Audio Teknology Incorporated Balanced output circuit
CN1175126A (zh) * 1996-07-16 1998-03-04 精工爱普生株式会社 为防止共模振荡和输入滞后的差分延迟元件

Also Published As

Publication number Publication date
JP2005516449A (ja) 2005-06-02
WO2003063343A1 (fr) 2003-07-31
DE60301973T2 (de) 2006-07-27
ATE308157T1 (de) 2005-11-15
EP1331731A1 (fr) 2003-07-30
FR2835121B1 (fr) 2004-06-04
FR2835121A1 (fr) 2003-07-25
CN1623276A (zh) 2005-06-01
EP1331731B1 (fr) 2005-10-26
US7054439B2 (en) 2006-05-30
DE60301973D1 (de) 2005-12-01
US20050063537A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US7884648B2 (en) Pseudo-differential interfacing device having a switching circuit
US20040239374A1 (en) Differential signal receiving device and differential signal transmission system
WO2001071897B1 (en) An improved electrical substation
KR20040036615A (ko) 다른 쌍들에 누화 보상을 배치함으로써 야기되는 근단누화 불평형 교정
US7804904B1 (en) Active replica transformer hybrid
EP3041134A1 (en) Power amplifiers coupled in series
JPH0622340B2 (ja) 回線インタフェース装置
US5479504A (en) Low voltage balanced hybrid circuit with operational amplifiers
US4571554A (en) Balanced amplifier device
CN100413214C (zh) 包含用于减少由共模电压或电流所引起干扰的装置的电子设备的差分输入级
KR20090114629A (ko) 반도체 소자
US4677669A (en) Battery feed circuit for a pair of subscriber lines
JPH0671343B2 (ja) 2線式伝送路中の縦及び横方向電流測定回路
US5038375A (en) Circuit arrangement for preventing gain from responding to frequency variation despite the presence of an isolation transformer
EP1122923B1 (en) Line driver with transformer coupling and impedance control
US7054372B2 (en) Digital transmission line tap circuit
CN103427875A (zh) 同轴电缆宽带接入的模拟前端系统
CN107786185A (zh) 相位内插器
US3920925A (en) Ground isolating circuit
NO20001054L (no) Fremgangsmåte og anordning for kompensering av nettspenningsforvrengninger i et nett
JP2004328614A (ja) 不平衡信号補正方法
US20210058078A1 (en) Crosstalk cancellation circuit, transmitter, and transmission and reception system
JPS6126740B2 (zh)
JP2690647B2 (ja) 誤差補償型変圧器
JPH03153112A (ja) バイアスシフト回路およびバイアスシフト方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20200114