CN100405848C - 一种用于视频图像编码过程中的量化方法 - Google Patents

Abstract

本发明公开了一种用于视频图像编码过程中的量化方法，残差块信号D_n经整数变换的核心变换后，其输出信号W再经系数调整与量化处理|Z_ij|＝(|W_ij|·MF_ij[Q_m]+f)＞＞qbits，sign(Z_ij)＝sign(W_ij)，得到量化输出信号Z，特点是在量化处理的过程中，首先变换量化器乘法因子，使MF_ij[Q_m]＝MF′_ij[Q_m]·2ⁿ，n为1到13之间的整数，根据四舍五入取整数的原则确定MF′_ij[Q_m]的值，然后用加法器对变换输出信号W进行系数调整与量化处理，与原H.264量化方法相比，优点在于以率失真性能的微小下降为代价，换取量化过程复杂度和功耗的大幅降低，软件算法实现时可节省92%以上运算时间；硬件电路实现时，在相同CMOS工艺下，各量化单元资源面积和功耗平均节省75.2%和76.3%；绝对平均率失真误差小于0.0315dB。

Description

一种用于视频图像编码过程中的量化方法

技术领域

本发明涉及一种数字视频编码压缩的方法，尤其是涉及一种用于视频图像编码过程中的量化方法。

背景技术

视频信息的表示形式是视频信号，这种信号通过网络传送至终端用户，并在屏幕上显示。视频传输与通信在影视娱乐、远程教育、医疗、监控等领域有广泛的应用。一般而言，视频信号信息量大，传输网络所需要的带宽相对较宽。例如，一路可视电话或会议电视信号，由于其活动内容较少，所需带宽相对较窄，但要达到良好质量，不经压缩则每秒约需若干兆比特(Mbit/s)，而压缩后则只需384kbit/s；又如，一路高清晰度电视信号，由于其信息量相当巨大，如不压缩则需要1Gbit/s，而利用MPEG-2压缩后仍需20Mbit/s。可见，视频信息虽然具有直观性、确定性、高效性等优越性能，但要传送包含视频信息的信号却需要较高的网络带宽。视频编码压缩技术的目的就是节省视频信号传送的带宽和存储的空间。视频编码压缩技术有两个基本要求：一是视频编码应具有足够高的压缩比，二是解压缩后的视频信号质量应足够高。

H.264视频编码标准是由ITU和ISO组成的联合视频专家组负责制定并于2003年3月正式获得通过的新一代视频编码国际标准，其编码器结构如图1所示。H.264编码器所采用的仍然是变换和预测的混合编码法。在图1中，输入信号帧F_n被分割成宏块，并以此为单位按帧内或帧间预测编码的方式进行处理。如果采用帧内预测编码(帧F_n作为I帧处理)，其预测值P按所选择的预测模式由当前帧中已编码块的一些像素值进行预测；如果采用帧间预测编码(帧F_n作为P帧或B帧处理)，则预测值P由参考图像F′_n-1经运动估计与补偿后得到。预测值P和当前块原始值相减后，产生一个残差块信号D_n。该残差块信号经整数变换、量化处理后产生一组量化后的变换系数Z，再经熵编码，与解码所需的一些信息(如预测模式、量化参数、运动矢量等)一起组成一个压缩后的码流，经网络自适应层供传输和存储用。

H.264标准在编码性能上有了很大的提高，与以前的H.263及MPEG-4(simpleprofile)相比，在保证相同编码质量的前提下，H.264可以使输出码率降低50％；对于网络，特别是IP和无线网络具有良好的亲和性。这源于H.264采用了许多新技术，如基于4×4块整数变换与量化、RDO、可变宏块尺寸、多参考帧、CABAC等技术。然而，H.264压缩性能的提高是以巨大的编解码复杂度为代价的，而编解码的复杂度决定了新标准在数字电视、网络电视、无线视频系统等领域中应用的可能性和代价。因此，优化编码算法、降低编解码复杂度是学术界研究和多媒体行业研发的热点。

与以往的视频编码标准所不同，H.264标准采用整数变换技术、分级量化的方法以及新的量化表和量化公式。在量化过程中，没有除法和浮点数运算，同时量化过程与整数变换的系数调整整合在一起，从而减少了乘法操作。整数变换的核心变换部分只需采用加法和移位运算，结构非常适合于集成电路设计，但在量化过程中仍存在乘法操作，需消耗大量的硬件资源；另一方面，大延时的量化电路将影响核心变换的性能。因此，有效的量化技术是降低H.264编码器计算复杂度、减少编码器所需的集成电路资源、降低硬件电路系统功耗的重要途径，这对移动视频终端等电池能量有限的环境尤为重要。

H.264的整数变换与量化处理的实现过程如下：

1、对于输入的4×4残差块信号D_n，进行整数变换的核心变换，得到变换输出信号W：

$W={\mathrm{CD}}_n{C}^T=\left[\begin{array}{cccc}1& 1& 1& 1\\ 2& 1& -1& -2\\ 1& -1& -1& 1\\ 1& -2& 2& -1\end{array}\right]D_n\left[\begin{array}{cccc}1& 2& 1& 1\\ 1& 1& -1& -2\\ 1& -1& -1& 2\\ 1& -2& 1& -1\end{array}\right]$

2、对变换输出信号W进行系数调整与量化处理，得到量化输出信号Z：

$Z_{\mathrm{ij}}=\mathrm{round}\left(\frac{W_{\mathrm{ij}}\·{\mathrm{MF}}_{\mathrm{ij}}\left[Q_m\right]+f}{2^{\mathrm{qbits}}}\right)$

其中，round()为取整函数，其输出为与输入实数最接近的整数；W_ij是W＝CD_nC^T的变换系数；MF_ij[Q_m]如表1所示为量化器乘法因子，表中的(i，j)代表了4×4矩阵中的数据位置；Q_m＝QP mod 6，mod为模运算，QP是量化参数，为0～51之间的整数，决定了编码器的编码压缩率及图像精度；qbits＝15+floor(QP/6)，floor()为取整函数，其输出值为不大于输入实数的最大整数；f＝2^qbits/k，为补偿系数，其作用是改善恢复图像的视觉效果，对于帧内预测图像块k＝3，对于帧间预测图像块k＝6。

该步骤可进一步用移位运算来实现，表示为|Z_ij|＝(|W_ij|·MF_ij[Q_m]+f)＞＞qbits和sign(Z_ij)＝sign(W_ij)，式中|Z_ij|代表Z_ij的幅值，“＞＞”为右移运算，sign()为符号函数。

在整数变换与量化处理的实现过程中，虽然整数变换的核心部分W＝CD_nC^T是低复杂度的加法和移位运算，很适合于集成电路设计与一般硬件实现，但量化部分的乘法运算会消耗大量的硬件资源或专用乘法器资源，同时也牺牲核心变换的性能，从而局限了整数变换的应用；另一方面，乘法运算增加了软件实现整数变换和量化处理的时耗。

表1H.264的乘法因子MF_ij[Q_m]

由H.264的量化公式|Z_ij|＝(|W_ij|·MF_ij[Q_m]+f)＞＞qbits可知，在H.264整数变换与量化过程中，计算复杂度最高的是|W_ij|·MF_ij[Q_m]乘法运算，同时，它也是资源消耗最多的运算。从软件算法实现上讲，由于CPU执行1条乘法指令需128～154个时钟周期，而执行1条加法或移位指令分别只需3个和2个时钟周期，因此在一定条件下以加法和移位运算代替乘法运算可大大节省指令执行时间；在集成电路设计中，硬件实现乘法运算一般需要使用乘法器来进行，或者将乘法运算转化为加法和移位运算后，用若干个加法器来替代原来的乘法器。使用乘法器时，因实现乘法需要消耗大量资源，所以可考虑选择后一种方案。而对于上述量化处理过程中的乘法因子MF_ij[Q_m]，由于其本身具有数值大、位宽大的数据特点，需要较多的加(减)法和移位运算以代替原有的乘法操作。例如当MF_ij[0]＝13107时，转化为二进制数为11001100110011B，如果简单地由加法和移位运算替换原来的乘法操作，则需要移位和加法运算各7次，在电路设计中，就需要7个加法器。而一般乘法器消耗面积为相同比特输入的加法器的8～10倍左右，所以简单地由加法和移位运算代替该乘法运算的方案复杂度减少十分有限。

发明内容

本发明所要解决的技术问题是提供一种用于H.264视频编码的量化方法，简化H.264原量化处理过程，用较少数量的加法器替代乘法器，以少量简单的加法和移位操作取代量化过程中计算复杂度高的乘法操作，以率失真性能的微小下降为代价，换取量化过程复杂度和功耗的较大下降，并使整数变换与量化模块整体流水线速度得到提升。

本发明解决上述技术问题所采用的技术方案为：一种用于视频图像编码过程中的量化方法，处理步骤如下：

1)对于输入的4×4残差块信号D_n，进行整数变换的核心变换，得到变换输出信号W：

$W={\mathrm{CD}}_n{C}^T=\left[\begin{array}{cccc}1& 1& 1& 1\\ 2& 1& -1& -2\\ 1& -1& -1& 1\\ 1& -2& 2& -1\end{array}\right]D_n\left[\begin{array}{cccc}1& 2& 1& 1\\ 1& 1& -1& -2\\ 1& -1& -1& 2\\ 1& -2& 1& -1\end{array}\right],$

2)对变换输出信号W进行整数变换的系数调整与量化处理过程中，首先变换量化器乘法因子MF_ij[Q_m]，使MF_ij[Q_m]＝MF′_ij[Q_m]·2ⁿ，n为1到13之间的整数，根据四舍五入取整数的原则确定MF′_ij[Q_m]的值，然后用加法器对变换输出信号W进行系数调整与量化处理，得到量化输出信号Z：

|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′和sign(Z_ij)＝sign(W_ij)

其中，|Z_ij|为量化输出信号Z_ij的幅值，sign(Z_ij)则代表其符号，W_ij是W＝CD_nC^T的变换系数，sign(W_ij)则代表其符号，qbits′＝15-n+floor(QP/6)，f′＝2^qbits′/k，为改善恢复图像视觉效果的补偿系数，对于帧内预测图像块k＝3，对于帧间预测图像块k＝6，QP是量化参数，为0～51之间的整数，floor()为取整函数，其输出值为不大于输入实数的最大整数。

本发明解决上述技术问题所采用的最佳技术方案为：所述的n＝9，对于每个量化单元，所述的加法器个数不多于3个，所述的加法器的数据位宽不多于19位。

与现有技术相比，本发明的优点在于通过对量化器乘法因子MF_ij[Q_m]及相应的qbits和f的改变，从而可以用较少数量的加法器替代乘法器来实现整数变换的核心变换系数W_ij和新乘法因子MF′_ij[Q_m]之间的乘法运算，从而降低系数调整与量化处理过程的计算复杂度；与此同时，随着MF_ij[Q_m]及相应的qbits和f的位宽的降低，硬件电路实现时所需的资源及功耗消耗也相应降低。

本发明为优化硬件资源和减少CPU执行时间，以率失真性能的微小下降为代价，换取量化过程复杂度和功耗的明显下降，从高层次进行低复杂度和低功耗的集成电路优化设计，同时使得整数变换与量化模块整体流水线速度得到提升；与原H.264量化方法相比，软件算法实现时，每个量化单元可以节省92％以上的运算时间；硬件电路实现时，在相同CMOS工艺下，各量化单元平均节省资源面积75.2％，功耗平均节省76.3％；对多种不同图像纹理特征和运动复杂度的标准测试序列的实验表明，与原H.264标准相比，相同码率下本发明方法的绝对平均率失真误差小于0.0315dB。

附图说明

图1为H.264编码器结构；

图2为原H.264量化单元电路结构图(使用通用乘法器实现位置(0，0)、(2，0)、(2，2)、(0，2)的量化过程)；

图3为本发明的量化单元电路结构图(使用通用乘法器实现位置(0，0)、(2，0)、(2，2)、(0，2)的量化过程)；

图4为原H.264量化单元电路结构图(使用加法器代替乘法器)；

图5为本发明的量化单元电路结构图(使用加法器代替乘法器)；

图6为本发明方法与原H.264方法的率失真性能比较。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

一种用于视频图像编码过程中的量化方法，其处理步骤如下：

1)对于输入的4×4残差块信号D_n，进行整数变换的核心变换，得到变换输出信号W：

$W={\mathrm{CD}}_n{C}^T=\left[\begin{array}{cccc}1& 1& 1& 1\\ 2& 1& -1& -2\\ 1& -1& -1& 1\\ 1& -2& 2& -1\end{array}\right]D_n\left[\begin{array}{cccc}1& 2& 1& 1\\ 1& 1& -1& -2\\ 1& -1& -1& 2\\ 1& -2& 1& -1\end{array}\right]$

2)对变换输出信号W进行整数变换的系数调整与量化处理，得到量化输出信号Z：

|Z_ij|＝(|W_ij|·MF_ij[Q_m]+f)＞＞qbits和sign(Z_ij)＝sign(W_ij)

其中，W_ij是W＝CD_nC^T的变换系数，MF_ij[Q_m]为量化器乘法因子，qbits＝15+floor(QP/6)，f＝2^qbits/k，为改善恢复图像视觉效果的补偿系数。其特征在于在对变换输出信号W进行整数变换的系数调整与量化处理过程中，首先变换量化器乘法因子，使MF_ij[Q_m]＝MF′_ij[Q_m]·2⁹，根据四舍五入取整数的原则确定MF′_ij[Q_m]的值，然后对于每个量化单元用数量不多于3个、位宽不多于19位的加法器对变换输出信号W进行系数调整与量化处理，得到量化输出信号Z：

|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′和sign(Z_ij)＝sign(W_ij)

其中，qbits′＝6+floor(QP/6)，f′＝2^qbits′/k。

由于新量化器乘法因子MF′_ij[Q_m]、f′和qbits′的数值小、位宽低，系数调整与量化处理过程可采用较少数量的加法和移位运算来实现，彻底避免乘法器的使用。

从有利于将|W_ij|·MF′_ij[Q_m]转化为移位和加法(减法)运算的角度考虑，所选择的乘法因子可以加1或减1来使所需的移位和加法(减法)运算次数尽可能的少，以降低计算复杂度和资源消耗。表2即为本实施例的新乘法因子，定义新参数相对于原参数的误差 $\mathrm{\δ}=\frac{{\mathrm{MF}}_{\mathrm{ij}}\left[Q_m\right]}{2^{15}}/\frac{{{\mathrm{MF}}^{\′}}_{\mathrm{ij}}\left[Q_m\right]}{2^6}-1,$ 如表3所示。从表3中可以看出，新参数与原H.264的对应参数相比，最大误差不超过6.39％。

表2  本发明的一组

表3 $\mathrm{\δ}=\frac{{\mathrm{MF}}_{\mathrm{ij}}\left[Q_m\right]}{2^{15}}/\frac{{{\mathrm{MF}}^{\′}}_{\mathrm{ij}}\left[Q_m\right]}{2^6}-1$

从软件算法上描述量化过程|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′的实现方法：

由于

、f′和qbits′的数据位宽较小，上述量化过程中的乘法运算可以用少量的加法(减法)和移位运算来代替，从而实现CPU执行时间的优化。以下为软件指令的执行时钟周期：

乘法：128～154个时钟周期(这里以140进行计算)

加法：3个时钟周期

移位：2个时钟周期

改进前，完成一个4×4块共16个变换系数的|Z_ij|＝(|W_ij|·MF_ij[Q_m]+f)＞＞qbits系数调整与量化过程需要16次乘法、16次加法和16次移位运算，所需的CPU指令执行周期数为16×(140+3+2)2320。而以Q_m＝0为例，采用表2所示的一组新乘法因子 $\frac{{{\mathrm{MF}}^{\′}}_{\mathrm{ij}}\left[Q_m\right]}{2^6}=\{\frac{13}{2^5},\frac{5}{2^5},\frac{1}{2^2}\},$ 对于(0，0)、(2，0)、(2，2)、(0，2)位置的量化单元，其系数调整与量化过程为|Z_ij|＝(|W_ij|×13+2^{5+floor(QP/6)}/k)＞＞(5+floor(QP/6))，由于13的二进制数表示为1101B，实现|W_ij|×13需2次移位和2次加法，而后|W_ij|×13与2^{5+floor(QP/6)}/k相加需要1次加法，其和右移5+floor(QP/6)位也需1次移位操作，这样，这4个位置系数的量化共需3次加法和3次移位运算；对于(1，1)、(1，3)、(3，1)、(3，3)位置的量化单元，其系数调整与量化过程为|Z_ij|＝(|W_ij|×5+2^{5+floor(QP/6)}/k)＞＞(5+floor(QP/6))，由于5的二进制数为101B，实现|W_ij|×5需1次移位和1次加法，与前面相似，其后尚需1次加法和1次移位操作，因此这4个位置系数的量化共需2次加法和2次移位运算；对于其它位置的8个|W_ij|系数，其系数调整与量化过程为|Z_ij|＝(|W_ij|×1+2^{2+floor(QP/6)}/k)＞＞(2+floor(QP/6))，其量化只需要1次加法和1次移位操作即可。因此当Q_m＝0时，本发明方法仅需要3×4+2×4+1×8＝28次移位和3×4+2×4+1×8＝28次加法，所需的指令执行周期数为28×2+28×3＝140，只相当于原H.264量化执行时间2320的6.03％。其它量化参数所对应的CPU指令执行时间节省情况如表4所示。表中，移位(或加法)运算次数的计算公式为(0，0)、(2，0)、(2，2)、(0，2)位置的移位(或加法)次数×4+(1，1)、(1，3)、(3，1)、(3，3)位置的移位(或加法)次数×4+其它位置的移位(或加法)次数×8。由于本发明方法和原H.264方法的存储器访问时间相当，而且量较小，因此这里只比较算术运算的消耗时间，而不考虑对寄存器和存储器的访问时间。并且改进前后f和f′本身的计算由于可采取预置查表的方式获得，因此未计入表4的指令执行时间中。表4中的省时百分比＝1-改进后指令执行时钟周期/改进前指令执行时钟周期。由表4可见，采用本发明的量化方法后，软件指令执行时间较原H.264方法节省了92％以上的运算时间。

表4软件算法实现时量化器改进前后的指令执行时间对比    单位：时钟周期

从硬件电路上描述量化过程|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′的实现方法，其实现方案分为2种：其一是采用通用乘法器实现量化过程的方案，其二是进一步利用数量较少的加法器代替通用乘法器实现量化过程的方案。通过QuartusII 4.1平台，在Altera公司Stratix系列的EP1S10F484C5芯片上进行上述两方案的功能仿真；在Synopsys(TYPICAL.DB库)上进行量化电路的综合与验证，并与原H.264量化电路进行资源、功耗等性能的比较。

1)采用通用乘法器实现量化单元电路

对于原H.264量化处理过程|Z_ij|＝(|W_ij|·MF_ij[Q_m]+f)＞＞qbits，可以采用如图2所示的量化单元电路来实现，图中直接采用通用乘法器实现|W_ij|·MF_ij[Q_m]。图2为(0，0)、(2，0)、(2，2)、(0，2)位置的量化单元电路，其变换输出信号W_ij的位宽为13bit，表示为W[12..0]，MF_ij[Q_m]位宽为14bit，表示为MF[13..0]，该量化单元电路实际元件消耗总面积＝1806(通用加法器)+15581(通用乘法器)+53.22×12(寄存器)＝18026。对于(1，1)、(1，3)、(3，1)、(3，3)位置的量化单元电路，W_ij的位宽为15bit，MF_ij[Q_m]位宽为13bit，而其它位置的量化单元电路W_ij的位宽为14bit，MF_ij[Q_m]位宽为13bit，其量化单元电路结构与图2结构相同，只是数据位宽有所区别。

对于本发明的量化处理过程|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′同样可以采用通用乘法器来实现。先将表2中(0，0)、(2，0)、(2，2)、(0，2)位置，(1，1)、(1，3)、(3，1)、(3，3)位置和其它位置的参数

分别变换为以2⁵、2⁶和2⁶为分母的等值参数，此时这三类位置上该参数分子部分的位宽分别减小为4bit、4bit和5bit，而量化器中各个位置上的变换输出信号W_ij的位宽不变。图3为(0，0)、(2，0)、(2，2)、(0，2)位置的量化单元电路，其结构与图2相同，但数据位宽由图2的27位下降到17位，实际元件消耗总面积＝1041(通用加法器)+4899.79(通用乘法器)+53.22×12(寄存器)＝6580。

当采用通用乘法器实现量化过程时，各量化单元通过VHDL描述，在Synopsys(TYPICAL.DB库)综合编译后，本发明方法和原H.264量化方法所需资源和功耗消耗情况对比分别如表5和表6所示。表5中量化单元资源面积为元件消耗总面积和内部连接消耗面积二部分之和，资源节省百分比＝1-改进后面积/改进前面积；表6中功耗节省百分比＝1-改进后功耗/改进前功耗。由表5和表6可见，采用通用乘法器实现量化单元电路时，由于MF′_ij[Q_m]比特位宽的大幅下降，本发明的量化电路与原H.264方法相比其资源消耗面积和功耗都大幅下降。

表5改进前后量化单元资源消耗情况对比(采用通用乘法器实现量化电路)

4×4矩阵中位置	改进前面积	改进后面积	资源节省百分比
				(0，0)、(2，0)、(2，2)、(0，2)	18,032	6,582	63.5％
(1，1)、(1，3)、(3，1)、(3，3)	2,0310	7,574	62.7％
				其它位置	1,8092	8,083	55.3％

表6  改进前后量化单元动态功耗情况对比(采用通用乘法器实现量化电路)

4×4矩阵中位置	改进前功耗(mW)	改进后功耗(mW)	功耗节省百分比
				(0，0)、(2，0)、(2，2)、(0，2)	30.19	10.15	66.3％
(1，1)、(1，3)、(3，1)、(3，3)	34.34	11.94	65.2％
				其它位置	30.32	12.81	57.8％

2)采用加法器实现量化单元电路

这里，首先以(0，0)、(2，0)、(2，2)、(0，2)位置的MF_ij[0]为例，说明改进前后采用加法器实现量化电路的性能对比。改进前，该量化单元(MF＝13107，qbits＝15+floor(QP/6)，f＝2^qbits/3或f＝2^qbits/6)具有13bit输入信号W[12..0]和12bit输出信号Z[11:0]，其量化单元结构如图4所示。其中，|W_ij|·MF_ij[Q_m]+f右移15+floor(QP/6)位中的floor(QP/6)放到后续选择输出，例如当floor(QP/6)＝2时，选择Z[11:2]输出。改进前的量化电路其主要资源消耗在大比特位宽和多个加法器上。实际元件消耗总面积＝10218.7(加法器实现的乘法)+1806.2(加法器)+12×53.2(寄存器DFF)＝12663.6。而根据表2所示的新参数得到 $\frac{{{\mathrm{MF}}^{\′}}_{\mathrm{ij}}\left[0\right]}{2^6}=\frac{13}{2^5},$ 其量化单元电路如图5所示，只需要3个加法器。同样的，最后右移5+floor(QP/6)位中的floor(QP/6)放到后续选择输出。改进后的实际元件消耗总面积＝3×1051(加法器平均面积)+12×53.2(寄存器DFF)＝3791.4。由此可见，如果采用加法器实现量化单元电路，由于MF′_ij[Q_m]比特位宽的大幅下降，使得Q_m＝0时的(0，0)、(2，0)、(2，2)、(0，2)位置的量化单元可以用3个17位加法器取代原来的8个27位加法器来实现量化，从而节省了资源消耗和功耗，其元件消耗面积和功耗仅为图4方案的29.94％和29.28％。

采用加法器实现量化单元电路时，改进前后各量化单元所需资源面积和功耗消耗情况如表7和表8所示。由于

、f′和qbits′比特位宽的大幅下降，各个量化单元相对于同样采用加法器实现量化单元电路的原H.264量化方法在集成电路设计的硬件资源上平均节省面积75.2％，功耗平均节省76.3％。而且采用本发明方法实现整数变换和量化时，整数变换与量化处理过程中的算术运算均采用加法(减法)操作，基本不影响整数变换核心变换部分的速度。

表7  改进前后量化单元资源消耗情况对比(使用加法器代替乘法器)

表8  改进前后量化单元动态功耗情况对比(使用加法器代替乘法器)

对于补偿系数f生成电路，由于本发明的f′＝2^qbits′/k的位宽远小于原H.264量化电路中补偿系数f＝2^qbits/k的位宽，从而节省了资源。改进前后，补偿系数f生成电路消耗的资源面积分别为2005.82和1160.91，节省42.12％。

上述量化器的改进对H.264编码器编码信号的率失真性能的影响如下：

图6为六组视频信号采用本发明方法和原H.264方法编码所得到的亮度率失真曲线。图6所采用的“foreman”、“mother and daughter”、“coastguard”、“Sign_Irene”、“missa”和“carphone”六组视频信号是具有不同运动特点、纹理特征和尺寸的标准测试视频信号。本发明和原H.264方法(JM8.5、baseline)的对比实验条件如下：每个序列各110帧，采用I-P-P-P模式，帧率为30帧/秒，每10个P帧插入1个I帧。由图6中可见，对每个视频序列，其H.264方法和本发明方法的亮度率失真曲线都几乎重叠，表明本发明方法的亮度率失真与原H.264方法近乎相等。

表9给出了本发明方法与原H.264编码器相比在相同码率下的峰值信噪比PSNR之差，即本发明方法相对于原H.264方法的率失真误差。针对量化参数QP≥18的实际应用系统，与原H.264编码器相比，在相同码率下，本发明方法的绝对平均率失真误差在0.0315dB以内；总体来说，本发明方法与原H.264方法的率失真性能相当。

表9  与原H.264方法相比本发明方法的率失真误差  单位：dB

综上所述，与原H.264量化器相比，在本发明方法中，由于量化器参数的数据位宽的大幅降低，以综合性能较优的n＝9时所获得的表2所列新参数为例，量化器参数的数据位宽由原乘法因子MF_ij[Q_m]的11～14位降低到新乘法因子MF′_ij[Q_m]的1～4位，由原qbits的15～23位降低到新qbits′的2～14位，从而使得系数调整与量化过程中的|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′可以采用数量较少的加法和移位运算来实现，避免了乘法运算。与原H.264量化器相比，当采用软件算法实现时，本发明量化方法的指令执行时间节省了92％以上；采用硬件电路实现时，相同CMOS工艺下，本发明的量化方法在硬件资源上平均节省面积75.2％，功耗平均节省76.3％；而本发明方法与原H.264方法的编码器率失真性能相当。

上述实施例中，n的数值也可以是1～13中的任意整数，但实际应用中我们发现，尽管随着n的增加，新参数的数据位宽将大幅降低，有利于用较少数量的移位和加法(减法)运算代替量化过程中的乘法运算，但与此同时新参数相对于原参数的误差也会随n的增加而增加，例如当n＝10时，按本发明原则修正得到的一组

与原H.264对应参数的误差δ最大将达到11.3％，这势必引起编码器率失真性能的明显下降；相反，较小数值的n虽然可以减小由于参数修正所带来的编码器率失真性能的下降，但由于相关参数的数据位宽的降低有限，量化过程的计算复杂度和量化器硬件电路的资源和功耗下降也将十分有限。参数修正的目的在于降低乘法因子MF_ij[Q_m]及其它相关参数qbits和f的数据位宽，使得能够以少量的加法器替代乘法器来实现整数变换的核心变换系数和乘法因子之间的乘法运算，从而降低H.264量化过程的计算复杂度，并降低整个量化器硬件电路所需资源和功耗。因此，综合考虑量化过程复杂度的降低幅度及相应的编码器率失真性能的代价大小，n选择上述实施例的9最为合适。

Claims (2)

1.一种用于视频图像编码过程中的量化方法，其特征在于处理步骤如下：

1)对于输入的4×4残差块信号D_n，进行整数变换的核心变换，得到变换输出信号W：

$W={\mathrm{CD}}_n{C}^T=\left[\begin{array}{cccc}1& 1& 1& 1\\ 2& 1& -1& -2\\ 1& -1& -1& 1\\ 1& -2& 2& -1\end{array}\right]D_n\left[\begin{array}{cccc}1& 2& 1& 1\\ 1& 1& -1& -2\\ 1& -1& -1& 2\\ 1& -2& 1& -1\end{array}\right],$

2)对变换输出信号W进行整数变换的系数调整与量化处理过程中，首先变换量化器乘法因子MF_ij[Q_m]，使MF_ij[Q_m]＝MF′_ij[Q_m]·2ⁿ，n为1到13之间的整数，根据四舍五入取整数的原则确定MF′_ij[Q_m]的值，然后用加法器对变换输出信号W进行系数调整与量化处理，得到量化输出信号Z：

|Z_ij|＝(|W_ij|·MF′_ij[Q_m]+f′)＞＞qbits′和sign(Z_ij)＝sign(W_ij)

其中，|Z_ij|为量化输出信号Z_ij的幅值，sign(Z_ij)则代表其符号，W_ij是W＝CD_nC^T的变换系数，sign(W_ij)则代表其符号，qbits′＝15-n+floor(QP/6)，f′＝2^qbits′/k，为改善恢复图像视觉效果的补偿系数，对于帧内预测图像块k＝3，对于帧间预测图像块k＝6，QP是量化参数，为0～51之间的整数，floor()为取整函数，其输出值为不大于输入实数的最大整数。

2.如权利要求1所述的一种用于视频图像编码过程中的量化方法，其特征在于所述的n＝9，对于每个量化单元，所述的加法器个数不多于3个，所述的加法器的数据位宽不多于19位。

Images