CN100392987C - 解码装置、网格处理器及方法 - Google Patents

解码装置、网格处理器及方法 Download PDF

Info

Publication number
CN100392987C
CN100392987C CNB2004100330898A CN200410033089A CN100392987C CN 100392987 C CN100392987 C CN 100392987C CN B2004100330898 A CNB2004100330898 A CN B2004100330898A CN 200410033089 A CN200410033089 A CN 200410033089A CN 100392987 C CN100392987 C CN 100392987C
Authority
CN
China
Prior art keywords
decoding
data path
turbo
decoding device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100330898A
Other languages
English (en)
Other versions
CN1531212A (zh
Inventor
布克哈德·贝克尔
延斯·贝尔克曼
托马斯·亨德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1531212A publication Critical patent/CN1531212A/zh
Application granted granted Critical
Publication of CN100392987C publication Critical patent/CN100392987C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种具有针对Turbo解码和维特比解码的至少一个解码器的解码装置，具有针对卷积码的维特比解码的至少一个第一数据路径，并具有针对Turbo码的解码的至少一个第二数据路径，具有公共存储器，其具有多个单独存储区域，其能够在维特比模式下通过第一数据路径，而且在Turbo模式下通过第二数据路径分配至少一个存储区域。本发明也涉及一种网格处理器。本发明还涉及这样的解码装置：其中针对Turbo解码和维特比解码，可以能共同使用第一数据路径的至少一部分与第二数据路径的至少一部分。

Description

解码装置、网格处理器及方法
技术领域
本发明涉及一种在具有针对Turbo解码和维特比(Viterbi)解码的解码器的解码装置、一种网格处理器(trellis processor)及一种用于操作该解码装置的方法。
背景技术
在通信系统中，例如，在移动无线电系统中，在达到要求之后，在发送端对要发送的信号进行信道编码。信道编码的目的是给要发送的信号增加冗余码，该冗余码可用作尽可能没有任何错误地恢复通过受到了干扰的信道所传送的信号。在这种情况下，通过有目的地将冗余码导入要发送的信号来实现对有效的差错防护。
有多种编码/解码方法用于编码和解码要发送的信号：
传统的卷积编码器和卷积解码器(维特比解码器)
在传统的卷积解码器中，在码元估计器与序列估计器之间存在差别(distinction)，该码元估计器根据码元方向(symbolwise)算法进行操作。码元估计器的具体形式是所谓的MAP码元估计器(MAP＝最大后验值)，其根据所谓的MAP算法进行操作。MAP码元估计器具有能实现最低可能的误码率的优点。
均衡器(或者瑞克(rake)接收器)提供已传送码元或比特的估计值，将其作为软输入值(符号位加可靠信息项)提供到解码器。然后，软输入值仍包括冗余码，从其中解码器可试图恢复不带冗余码的原始未编码值。在这种情况下，可以提供硬解码决定值(硬输出)，该值由最大似然路径的比特序列产生。另外，也可以提供软解码决定值(软输出)，在其中最大似然路径的比特序列与其他可能存在竞争路径有关。还具有基于码元估计器并相应地考虑到竞争转移而得到的软解码决定值。
Turbo编码器：
一种近些年发展起来并被使用的信道编码方法采用了二进制、链接递归系统卷积码，对其已建立了标记“Turbo码”。特别是当传送具有超过1000位(码元)的相当大的数据块时，相对于通常使用的传统编码器，Turbo编码器能提供显著改进的差错防护。
为了解码这种Turbo码，在接收器端使用迭代Turbo码解码器--在下文中标记为Turbo解码器。Turbo解码器包括以反馈形式彼此交织在一起的至少两个二进制循环卷积解码器的级联。为了尽可能没有任何错误地恢复通过受到了干扰的传播路径传送的系统信息，Turbo解码器反转Turbo编码并采用外加在系统信息上的冗余码值。
例如，在被认为是最接近的现有技术的、作者是Peter Jung的书：“analysis und Entwurf digitaler Mobilfunksysteme”[“Analysis andDesign of Digital Mobile Radio Systems”]，Stuttgart，B.G.
Figure C20041003308900061
1997，特别是在第343页至第368页中描述了上述Turbo解码器的精确结构和精确功能。
Turbo码具有如下优点：
1、Turbo码即使对于短数据块也允许很高的传输质量，并因此特别适用于语音传输。
2、借助于Turbo码，当传输很大的数据量时，能实现对差错防护的显著改进。
3、Turbo码特别适用于那些必须灵活提供多种不同服务和应用的通信系统，如数字蜂窝移动无线电系统的情况。
然而，Turbo码相比于传统的编码器有以下不利之处：
1、Turbo码的解码比在其解码中不执行递归迭代步骤的传统卷积码的解码要复杂的多。
2、在按照(log)MAP原理(MAP＝最大后验值)设计单个卷积解码器的Turbo解码方法中，为了能实现预期的传输质量，
必须绝对知道或者足够精确地估计接收信号的可能的时间变化幅度和干扰信号的可能的时间变化。对于最大logMAP解码器，仅相对地了解这些数值是必要的，尽管伴随着性能的损失。为了实现预期的解码质量，Turbo解码器必须知道通常由干扰分布的合成白噪声的幅度和变化。由于移动无线电信道的时间变化，这在移动无线电中通常是不可能的。然而，如果不能精确地知道该幅度和变化，将显著地减少与传统的卷积码相比、使用Turbo码所能达到的解码质量的提高。
由于上述原因，现代移动无线电系统中的解码装置应该能解码Turbo码和传统的卷积码。
迄今，通过为每种不同的解码分别提供相应的解码器已经解决了此问题。这些解码器中的每一个都有自己的数据路径，在该数据路径中排列该解码器的元件，还具有专用存储器，在各种情况下其只能被此解码器精确地分配。除了这些元件，相应的解码器显示了分配给它的专用数据输入，并也典型地显示了专用数据输出。最后，在彼此分离的各种情况下，也提供了解码器的其他功能的元件。
然而，现在的和未来的移动无线电系统要满足于在更小的空间中具有更强大的功能性的集成系统的需求，以便从而提供一种成本有效的系统。这是由成本压力的事实所产生的，特别是在移动无线电系统中，在彼此间的功能基本相同以及在质量上也相同的系统中，该成本压力在商业上已成为决定性的因素。由于这个原因，提供一种其中由于针对不同的数据信道出现了功能性相同的单元的事实而引起了不必要的冗余的系统是达不到预期目的和日益不再被接受的。特别是在传送很大数据量的情况下，由于不得不给这些存储器提供很大尺寸，在存储器方面的情况特别严重。从而，在半导体芯片上，这种存储器是芯片面积的决定因素。因此，需要至少部分地共同利用这些芯片面积确定功能块。
发明内容
因此，本发明的目的在于提供一种在电路方面简化了的解码装置，以及提供一种用于操作此解码装置的方法。
按照本发明，提供了：
-一种具有针对Turbo解码和维特比解码的至少一个解码器的解码装置，包括：针对卷积码的维特比解码的至少一个第一数据路径，和针对Turbo码的解码的至少一个第二数据路径，针对Turbo解码和维特比解码，其能够共同利用第一数据路径与第二数据路径中的至少一部分，提供具有多个单独存储区域的公共存储器，其能够在维特比模式下通过第一数据路径、而且在Turbo模式下通过第二数据路径分配至少一个存储区域。
-一种网格处理器，用在按照本发明的解码装置中，其中该网格处理器可以在针对卷积码的维特比解码模式下和针对Turbo码的解码模式下进行操作，并且在不同的操作模式下，该网格处理器至少部分地共同使用数据路径和存储区域。
-一种用于操作这种解码装置的方法，包括以下步骤：提供按照本发明的解码装置；采用精确维特比算法实现至少一个第一解码；和/或采用MAP算法或Turbo码实现至少一个第二解码。
可以从参照附图的描述中得到本发明的有益的改进和发展。
本发明所基于的思想是允许在公共的局部存储区域上操作所有不同的解码器功能。另外，或作为可选形式，也可以提供共同地利用不同操作模式的多种解码器功能的至少一部分。本发明是基于这样的理解，多种解码器功能是冗余的，也就是说在不同的解码模式下是双重出现的。
另外，在解码装置中，通常只有一个解码模式是有效的，以致于有必要精确的为有效操作模式提供单个的存储器。因此，能避免为多种解码操作模式提供两个或多个单独的存储器。仅仅有必要保证根据最大需求存储器尺寸来设计存储器尺寸，典型地是针对Turbo解码的存储器尺寸。
另外，提供了一种控制装置，其用于设计相对于各种操作解码模式的存储空间占用率。特别是，在这种情况下，必须将为不同的解码功能而特别提供的存储区域分配给各个解码模式。除了使用了解码装置的公共存储器以外，从而能够共同使用无论如何都将出现的硬件数据路径，例如，对于Turbo解码和维特比解码的ACS单元(ACS＝Add-Compare-Select加-比较-选择)和针对转换量度确定的单元，其在高并行实现的情况下，能有效地减少芯片面积。
在一种有利的改进中，特别地，以硬布线逻辑形成该解码器的数据路径区域。然而，也可以想象不同的改进，例如，通过程序控制单元来实现这些元件。
将第一数据路径设计用于维特比解码，并将第二数据路径设计用于Turbo解码。
在第一种改进中，可将第一数据路径设计用于所谓的硬输出维特比算法解码。在一种特殊的有利改进中，可以在此情况下提供精确硬输出维特比算法，因此在所述算法的情况下，不执行基于窗口的解码。在第二种改进中，可将第一数据路径设计用于软输出维特比算法解码。因此，可将SOVA和HDVA理解为维特比解码的特定形式。
在一种改进中，可在logMAX模式或在MAX log MAP模式下将第二数据路径作为部分Turbo解码来操作。MAP解码模式包括前向和后向递归，在这里码元方向的估计是有效的。因此，MAP解码模式是Turbo解码器的一部分，其位于两个MAP步骤之间，另外也执行Turbo块交织或Turbo块解交织。因此，可将MAP、log MAP与MAX log MAP理解为Turbo码解码的特定形式。
例如，解码装置的数据路径的共同使用的元件可以是ACS单元或BM单元(BM＝Branch Metric分支量度)，其用于转换量度确定。例如，在Turbo解码模式下和维特比解码模式下使用的共同使用的存储区域可以是用于存储软输入数据、转换量度数据和所谓的log似然比率数据的存储区域。另外，当然也能想象到不同的存储区域分配。
在本发明的一种改进中，将公共存储器的存储区域设计用于存储追溯(traceback)值。在一种有利的改进中，在其中存储整个格子图的追溯值，以使得在BTFD情况下(隐蔽(Blind)传送格式检测；关于BTFD，见3GPP TS 25.212下的3GPP规格，“多路复用与信道编码(Multiplexing and channel coding)”，特别在第10页)，仅有可能从格子图中的不同起始瞬间来实现追溯步骤。仅需执行一次带有新状态量度的确定的前向递归。
在本发明的一种改进中，提供了一种控制装置，其限定解码器的操作模式。因此，由存储装置来执行针对各个操作模式而预先限定的存储器分配。典型地，所述存储器分配是由从控制装置向各个存储器馈送的控制信号来实现的。另外，由控制装置定义解码器的各个操作模式。为此目的，控制装置和/或存储器包含多路复用器或者具有多路复用器的功能。借助于该多路复用器，能按照依赖于各个操作模式的方式将存储器分配成各种存储器分配。特别地，但非必要的，多路复用器可以按照硬布线逻辑的方式形成，并且是解码器的一部分。
在一种可选的改进中，可以在作为程序控制单元而形成的控制装置中执行多路复用器的功能。例如，这样的程序控制单元可以是微控制器、微处理器、信号处理器或其他同类元件。
在一种有利的改进中，通过控制装置固定地指定存储器的存储区域占用率以用于各个数据路径并从而用于各个操作模式。
在一种特别有利的改进中，至少部分地，有利地，甚至完全地以硬件形成按照本发明的解码装置。
在另外一种特别有利的改进中，由于按照本发明的解码装置，有可能实现精确维特比算法，其存储整个格子图的所谓的追溯信息项，而不会超出有限的存储器尺寸。使用这种精确的、即不是基于窗口的维特比算法具有如下优点：
-基于最大似然序列，该序列是在传统硬件确定维特比算法的帮助下得到的，其可在通过状态表(格子图)的另外路径中得到可靠的信息项--所谓的软输出信息项。与原始的、基于窗口的软输出维特比算法相比较，在这种情况下仅仅有必要沿着最大似然数据路径的惟一竞争数据路径更新可靠信息项。为格子图的每一时间单元重新确定竞争路径。
-在BTFD操作模式(BTFD＝隐蔽传送格式检测)下，包含传送块尺寸和传送块数目的当前已传输传送格式对于在维特比模式下操作的接收器是未知的。更确切地，这必须依靠带有连续的CRC编码(CRC＝循环冗余码校验)的信道解码从已知的一组可能的传送格式中来确定。对于在维特比模式下操作的接收器，这意味着在格子图中，从多个端点位置执行带有连续的CRC解码的反馈(追溯)。然而，当使用精确维特比算法时，由于已经存储了关于整个状态表的追溯信息项，这将是有利的而又特别简单的。特别地，在确定正确的传送格式之后对最大似然序列的确定仅需要另外的“追溯”而不需要带有量度累积的更新过的解码。由于这些追溯信息项仅在超过各自的窗口后被存储，这种情况下，传统的基于窗口的、即不精确的维特比解码也必须在确定了正确的传送格式之后另外启动维特比通道(带有量度累积)。
因此，按照本发明的这种方法需要相当少的时间，另外，相比于传统方法所使用的系统资源也显示了更大的性能经济。
附图说明
下面将参照附图中的说明详细解释本发明的典型实施例，其中：
图1示出了具有两个发送器和一个接收器的移动无线电系统的空中接口的示意图；
图2示出了设置在图1所示的接收器中的根据本发明的解码装置的方框图；
图3(a)示出了被分成不同的存储区域的存储器的示意图，依照图2，其被用于根据本发明的解码装置中，并且也示出了在维特比解码情况下(图3(b))以及在Turbo码解码情况下(图3(c))对此存储器的典型分配。
在附图的图示中，除非特别说明，相同的附图标记表示相同或功能相同的元件。
具体实施方式
图1示出了移动无线电系统的空中接口的示意图。
在图1中，附图标记1表示移动无线电系统。例如，该移动无线电系统可以是UMTS系统(通用移动电信系统)或GSM系统(全球数字移动电话系统)，但本发明不局限于这些移动无线电系统。在这种情况下，移动无线电系统1包括两个发送器2、3与一个接收器4。不但能将发送器2、3与接收器4分配到基站，也能分配到移动台。各个发送器2、3具有编码器5、6、调制器7、8以及发送天线9、10。按照本发明，接收器具有接收天线11、解调器12与解码器13。因此，在两个发送器2、3与接收器4之间产生了两个传输信道14、15。
在这种情况下，假定第一发送器2中的编码器5是Turbo编码器，其将输入信号U1转换为Turbo编码后的输出信号D1。作为示例，同等地假定第二发送器3中编码器6是传统的卷积编码器，其将输入信号U2转换为卷积编码后的输出信号D2。
各个编码器5、6接收数据码元(比特)序列形式的数字输入信号U1、U2。例如，输入信号U1、U2携带有要传送的语音信号。各个编码器5、6将用于差错防护的冗余码加到输入信号U1、U2上。差错防护编码后的数据信号D1、D2出现在编码器5、6的输出端，而后(按照一种没有说明的方式)被交织并被划分为具有预定长度的块。各个调制器7、8将按此方式差错防护编码后的数据信号调制到载波信号上，在该载波信号被作为无线电信号通过各个天线9、10发射出去以前，其(同样按照一种没有说明的方式)被传输滤波器频谱整形并被传输放大器放大。
接收天线11接收被环境的影响与在传输信道14、15中的无线电信号的干扰而受到了干扰的无线电信号，并将其馈送到解调器12。在最简单的情况下，在接收器端的解调器12包括射频级，其接收通过接收天线11接收到的无线电信号，并按照通常的方式通过下转换将其转换为模拟接收信号。由模/数转换器(A/D转换器)以足够高的采样频率对该模拟接收信号进行数字化，并且如果适当的话，通过连接到下游的数字滤波器进行带宽限制。解调器12考虑发生在无线电信道中的信号干扰来均衡所接收到的无线电信号。
在解调器12的输出端的已均衡数据信号D′以码元序列的形式呈现，该码元序列的元素是已传输的差错防护编码后的数据信号的码元的连续值估计值。按照本发明，将已均衡数据信号D′馈送到解码装置13。解码后的输出信号U′呈现在所述解码装置13的输出端。另外，也有可能，在信道解码器13中产生可靠的信息项，并在源解码期间，按照有利的方式利用该可靠的信息项。
图1中表示的移动无线电系统的结构和功能在Peter Jung的书中作了描述，“Analyse und Entwurf digitaler Mobilfunksysteme”，特别是在图4.24中。此文献的全部内容，特别是关于所用的编码器、解码器及传输信道的结构与功能，一并在本专利申请中作为参考。
下面将参照图2和3更加详细地解释按照本发明的解码装置13的结构和功能。图2示出了设置在图1的接收器中的按照本发明的解码装置的框图。
按照本发明的解码装置13具有数据路径区域20、存储装置21及控制装置22。解码器13还包括输入端23，通过其能与连接到上游的解调器12的所谓软输入的输入信号D′相耦合。为了更清楚，没有在图2中表示解码装置13的输出端或多个输出端。
存储装置21具有多路复用电路30，其一方面提供了作为存储装置21与数据路径区域20之间的接口的扩展、另一方面提供了作为解码装置13的输入端23与输出端之间的接口的延伸。存储装置21还包括不同的存储区域31～34，其能通过数据路径区域20或输入端23被分配。
在本典型实施例中，将存储区域31设计用于缓冲存储来自连接到上游的解调器12的软输入输入信号D′。存储区域32是所谓的追溯存储器。在ACS步骤中(也就是表示对当前时间的相关状态的最有利的转换的指针)，解调器12已在其中为每一时间单元的每一状态存储了决定结果，以使得在传送整个格子图之后，借助于这些决定结果，能确定通过所谓的追溯步骤的最大似然路径。将解码过程中计算的状态量度存储在存储区域33中。存储区域34是所谓的LLR(log似然比率)存储器，例如，其中存储了在Turbo码解码过程中得到的先验数据或可靠数据。另外，存储装置21可另外或者可选地包含甚至更多的存储区域，例如，在其中为输入端与输入端缓冲存储数据，在其中为各个解码方法在各种情况下特定地存储在各个解码方法的过程中所得到的信息项。同样地，必须考虑用于在时间单元中确定的可能转换量度的存储区域，但没有在此给出。
依靠控制装置22能控制各种存储器分配，从而控制解码装置13的操作模式。在这种情况下，依靠控制信号X预设特定的存储占用率，该控制信号X从控制装置22耦合到多路复用器装置30种。例如，可以根据Turbo解码或SOVA解码来特定地选择这种存储占用率。
在本典型实施例中，多路复用装置30是存储装置21的一部分，并因此呈现硬布线控制逻辑。
控制装置22优选地是程序控制单元，例如，微控制器、微处理器、信号处理器或同类元件。在一种可选的改进中，将多路复用器30的功能一并集成在控制装置21表现出呈现的控制装置21的功能。
将所谓的分支量度单元40、41设置在解码装置13的数据路径区域20内。为了通过软输入存储区域31耦合输入数据，将所述分支量度单元40、41连接到输入端31。分支量度单元40、41包含用于计算分支量度数据的单元40，其下游连接到用于选择分支量度数据的单元41。因此，分支量度单元40、41是用于对Turbo码和维特比码解码进行传输量度确定的单元，在其中每一网格时间单元都计算该量度，将每种情况下的量度映射到连接下游的ACS单元42。因此在此处实现了选择数据的分配。
所谓的ACS单元42(ACS＝Add-Compare-Select加-比较-选择)连接分支量度单元40、41的下游。ACS单元在格子图的帮助下执行对在两个状态之间的最优路径的计算，在其中，对于格子图的每一节点的每种情况，相互加数据及比较数据，然后，选择最优路径。针对所有状态和存储区域32中的所有网格时间单元，ACS单元42以追溯数据的形式重新存储当前时间单元的考虑过的状态的最佳转换的指针(也就是ACS单元42的加与比较操作的结果)。在ACS操作期间所确定的状态量度被存储在存储区域33中，并被从时间单元到时间单元地以新的值来改写。
应注意到，对于解码装置在log MAP模式下的操作，必须稍微地修改ACS单元。然而，此种修改对于本领域普通技术人员来说是足够已知的(见Steven S.Pietrobon，“Implementation and performance of aTurbo/MAP decoder”，International Journal of Satellite Communications，第16期，23～46页，1998年)。为了计算新的状态量度，给传统的ACS单元配置另外的增加值，其作为来自比较操作(比较)的计算区别的特定功能产生。将此特定功能作为查找表来实现。如果查找表中有为其预分配的零点，该结果就是MAX log MAP、HDVA或SOVA模式所需的普通ACS功能。
按连接ACS单元42下游的方式设置所谓的LLR单元43。在LLR单元43中，基于log似然比率的方法计算估计数据。LLR单元计算可靠的信息项，将该可靠的信息项目存储在存储区域34中，并按照要求通过Turbo反馈路径45反馈该可靠的信息项。通过针对前向与后向递归的迭代网络44，将ACS单元42连接到LLR单元43。
在输出侧，将LLR单元43连接到LLR存储区域34，在LLR存储区域34中存储有由LLR单元43计算的相应数据。另外提供Turbo反馈环路45，通过其将存储在LLR存储区域34的软数据反馈给分支量度单元40。
在输出侧，ACS单元42通过迭代网络44与追溯存储区域43和状态存储区域33相连，因此可以将由ACS单元42计算的数据(网格中各个状态的量度值)存储在其中。另外，状态量度存储区域33通过迭代网络44连接到ACS单元42的输入端，以使得在此，在用于格子图中的下一个时间单元的序列步骤中，再次使用已经计算和存储过的数据(状态量度)。在传统的维特比算法中，对网格中对前面的时间单元的已经计算过的状态量度的使用描述了前向递归。在Turbo或MAP解码器中，在前向递归和后向递归中执行对已经计算过的状态的重新使用。迭代网络45中的前向与后向递归功能，作为特殊的部分，特别是在Turbo码解码的情况下，对于本领域普通技术人员来说是已知的，因此，下面不再对其进行详细描述(关于此方面，见Peter Jung的书)。
将根据本发明的解码装置13设计用于Turbo编码数据的解码和借助于维特比算法的传统解码。因此，在数据路径区域20中得到了下述两条路径：
针对Turbo码的第一数据路径：
在Turbo编码的情况下，通过输入端23在软输入存储区域31中首先存储要解码的输入数据。另外，或作为一种可选形式，也能直接处理要解码的输入数据，就如“在空中(on the fly)”那样，以使得对于这些应用(例如，对于没有随后的BTFD应用的硬确定维特比)，根本不必缓冲存储软输入数据。
将存储在存储器31中的这些数据按照需要从软输入存储区域31中读出，并耦合到数据路径区域20中。因此，数据路径区域20的Turbo码数据路径由分支量度单元40、41、ACS单元42、迭代网络44和LLR单元43产生。此数据路径还包括状态量度存储单元33、连接LLR单元43下游的LLR存储单元34和反馈Turbo环路45。
针对维特比解码的第二数据路径：
除了输入端23和软输入存储区域31之外，针对维特比解码的数据路径同样包括分支量度单元40、41及连接其下游的ACS单元42。另外，维特比数据路径包括部分迭代网络44，通过其将数据存储在存储区域32、33中，或将数据再次导入数据路径(存储区域33的数据)，特别是导入到ACS单元中。
图3(a)示出了根据本发明的存储装置21的示意图，在这种情况下，将其分成8个存储段。在此存储装置21的8个段是用附图标记51～58来标明的。可以借助于由控制装置22提供的控制信号X，预设存储装置21的操作模式。
在这种情况下，仅需假定两种操作模式：在第一操作模式下，借助于Turbo解码，存储耦合进来的数据，而在第二操作模式下，为此目的提供维特比算法。然而，不应将本发明仅仅局限于这两种模式，当然能扩展到其他解码模式或多于两种解码模式。
存储装置21通过双向数据线连接到输入端23和解码装置13的数据路径区域中的相应元件40、42、43、44，为了更清楚，没有将其在图3中示出。下面给出了对维特比解码模式(图3(b))的情况下与Turbo解码模式(图3(c))的情况下的存储片段51～58的不同的存储分配的详细解释：
维特比模式(图3(b))：
在维特比模式下，将软输入数据存储在存储段51、54中，其因此形成了存储区域31。在此情况下，将状态量度数据存储在存储段52、53中，其形成了存储区域33。在此维特比解码模式下，另外将追溯数据存储在存储段55～58中，其形成了存储区域32。因此，在硬决定维特比解码模式下没有提供LLR存储区域34。
Turbo模式(图3(c))：
在Turbo模式下，通过输入端23，将软输入数据存储在存储段51、53中。所述存储片段51、53形成了存储区域31。将状态量度数据存储在存储片段52中，其形成了存储区域33。将LLR数据存储在存储片段55～58中，其形成了存储区域34。因此，在Turbo解码模式下没有提供追溯存储区域32。
在图3(a)～(c)中规定的存储空间段仅是以实例的方式来详细说明的，然而，当然也可以按照任意的其他方式来形成。
在图3(b)和(c)中，应注意，在维特比模式下和Turbo模式下按照功能相同的方式使用了存储段51、52。由此，变得很清楚的是，特别地，在维特比解码模式下和Turbo解码模式下共同使用了数据路径区域20的分支量度单元40、41、ACS单元42和部分迭代网络44。
图3(b)和(c)另外示出了，尽管在存储元件21中共同使用了各个存储区域31、33，其尺寸在维特比解码模式下不需要和在Turbo解码模式下有相同的大小。更确切地，对于不同的解码模式，将各个存储区域配置成不同的尺寸。
另外，在两种解码模式下也共同使用了剩余的存储段。在特定的选择操作模式的各个情况下，这是由存储占用率定义的。这样，通过按照被使用的操作模式之一的最大要求的存储空间要求来设计存储器，能最佳地使用存储器21的资源。一个或多个其他解码操作模式需要较小的存储空间需求，因此其通常是满足的。
典型地，但非必要地，Turbo解码模式是有关存储空间需求的确定性因素，从而在Turbo解码模式下，存储装置21的存储尺寸的设计必须根据存储空间的需求来处理。下面给出了典型的数值例子来解释相比于针对维特比和Turbo码解码的传统解码器，对存储空间的节省。
不具有按照本发明的解码装置13时，需要下述存储空间(假设将6比特用于软输入分辨率和UMTS规范编码器，并假定用于维特比/SOVA的窗口长度＝5×约束长度)：
159000比特    Turbo模式
21000比特     基于窗口的维特比模式
138000比特    按照基于窗口的维特比的SOVA
318000比特    总数
由于按照根据本发明的方法和按照本发明的解码装置，只要依照最大比特数来设计存储器，而不必依照总的比特数，按照本发明的存储器尺寸为159000字节，以使得在解释性的实例中，可以将存储器设计缩小了大约1/2。
本发明上面的描述基于移动无线电系统描述了按照本发明的解码器。然而，本发明不应被局限于其中，而是可以有利地用于具有编码和解码装置的所有系统。
不应将本发明局限于传统的维特比解码或传统的Turbo解码，而是可以扩展到基于最大似然(ML)log MAP-MAX log MAP算法来解码数据的所有解码类型，而无论哪种设计。例如，除了传统的维特比解码模式和Turbo模式以外，这些解码或网格处理器模式也是已经提及的下述操作模式：HOVA、SOVA、log MAP、MAX log MAP。最后的三种解码模式不但能用于传统的、非链接卷积码的软输出解码，也能用于并行链接卷积码的解码(即，传统的Turbo解码)或者其他串联链接卷积码的解码。另外，能够想象并且也能应用于ML、MAP、log MAP、MAX log MAP均衡或其他迭代Turbo均衡。
总之，已经描述了本发明所提供的解码装置，其不但能在Turbo解码模式下、也能在维特比解码模式下操作，其中能通过在两种操作模式下以很精致但仍然简单的方式共同使用来节省存储空间资源和系统资源。
基于上面的描述，按照为弄清本发明原理与按照最佳实施方式的实际应用的方式解释了本发明，但是，尽管在本发明中给出了合适的改进，当然还可以按照其他多种实施例的方式来实现本发明。
参考符号列表
1        移动无线电系统
2、3     发送器
4        接收器
5、6     编码器
7、8     调制器
9、10    发送天线
11       接收天线
12       解调器
13       解码装置
14、15   传输信道
20       数据路径区域
21       存储装置
22       控制装置
23       输入端
30       多路复用器
31       (软输入)存储区域
32       (追溯)存储区域
33       (状态量度)存储区域
34       LLR存储区域
40、41   分支量度单元
42       ACS单元
43       (LLR)单元
44       迭代网络
45       反馈Turbo环路
51～58   存储段
D1、D2   在发送端进行了编码的数据信号
D′      数据信号
U1、U2   输入信号
U′  输出信号
X    控制信号(针对操作模式)

Claims (22)

1.一种具有针对Turbo解码和维特比解码的至少一个解码器(13)的解码装置，包括：
针对卷积码的维特比解码的第一数据路径(40、41、42、44)，和针对Turbo码的解码的第二数据路径(40～45)，针对Turbo解码和维特比解码，其能够共同使用第一数据路径(40～42、44)与第二数据路径(40～45)中的至少一部分，
提供具有多个单独存储区域(31～34)的公共存储器(21)，其能够在维特比模式下通过第一数据路径(40～42、44)、而且在Turbo模式下通过第二数据路径(40～45)分配至少一个存储区域(31～34)。
2.根据权利要求1所述的解码装置，其特征在于：
根据Turbo解码所需的存储尺寸来设计所述公共存储器(21)的存储尺寸。
3.根据权利要求1所述的解码装置，其特征在于：
以硬布线逻辑方式形成所述解码器(13)，特别是所述解码器(13)的数据路径(20)。
4.根据权利要求1所述的解码装置，其特征在于：
将第一数据路径(40～42、44)设计用于硬输出维特比算法解码，特别是用于精确硬输出维特比算法解码。
5.根据权利要求1所述的解码装置，其特征在于：
将第一数据路径(40～42、44)设计用于软输出维特比算法解码。
6.根据权利要求1所述的解码装置，其特征在于：
能在log MAP模式下，特别是在MAX log MAP模式下，将第二数据路径(40～45)作为Turbo解码的一部分来操作。
7.根据权利要求3所述的解码装置，其特征在于：
所述解码器(13)的数据路径(20)的共同使用的元件中的至少一个元件是ACS单元(42)。
8.根据权利要求3所述的解码装置，其特征在于：
所述解码器(13)的数据路径(20)的共同使用的元件中的至少一个元件是针对转换量度确定的分支量度单元(40、41)。
9.根据权利要求1所述的解码装置，其特征在于：
提供至少一个共同使用的存储区域(31)来存储软输入数据。
10.根据权利要求1所述的解码装置，其特征在于：
提供至少一个共同使用的存储区域(32、33)来存储追溯值和/或状态量度。
11.根据权利要求10所述的解码装置，其特征在于：
可以将整个格子图的追溯值存储在用于存储追溯值的存储区域(32)中。
12.根据权利要求1所述的解码装置，其特征在于：
提供至少一个共同使用的存储区域(34)来存储来自Turbo解码的log似然比率数据。
13.根据权利要求1所述的解码装置，其特征在于：
提供控制装置(22)，其限定所述解码器(13)的操作模式，并从而通过第二数据路径(40～45)限定了通过第一数据路径(40～42、44)实现解码。
14.根据权利要求1所述的解码装置，其特征在于：
提供控制装置(22)，其限定所述解码器(13)的操作模式，并且针对各个操作模式，执行预先定义的存储分配。
15.根据权利要求13或14所述的解码装置，其特征在于：
所述控制装置(22)和/或所述存储器(21)包含多路复用器(30)或具有多路复用器(30)的功能。
16.根据权利要求15所述的解码装置，其特征在于：
以硬布线逻辑形成所述多路复用器(30)和/或所述控制装置(22)，并且是所述解码器(13)的一部分。
17.根据权利要求13或14所述的解码装置，其特征在于：
所提供的控制装置(22)是程序控制装置，特别是微控制器或微处理器，其具有多路复用器的功能。
18.根据权利要求13或14所述的解码装置，其特征在于：
通过该控制装置(22)为各个数据路径(40-45)固定地指定该存储器(21)的存储区域占用率。
19.根据权利要求1所述的解码装置，其特征在于：
至少部分地，特别是完全地以硬件形成所述解码装置。
20.一种网格处理器，用在根据前述权利要求之一所述的解码装置中，其中该网格处理器可以在针对卷积码的维特比解码模式下和针对Turbo码的解码模式下进行操作，并且在不同的操作模式下，所述网格处理器至少部分地共同使用数据路径和存储区域。
21.一种用于操作解码装置(13)的方法，包括以下步骤：
-提供根据权利要求1到19之一所述的解码装置(13)；
-使用精确维特比算法实现至少一个第一解码，和/或
-使用MAP算法或Turbo码实现至少一个第二解码。
22.根据权利要求21所述的方法，其特征在于还包括以下步骤：
在存储器(32)中存储整个格子图的追溯值。
CNB2004100330898A 2003-03-12 2004-03-12 解码装置、网格处理器及方法 Expired - Fee Related CN100392987C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10310812A DE10310812B4 (de) 2003-03-12 2003-03-12 Dekodiervorrichtung, Trellis-Prozessor und Verfahren
DE10310812.2 2003-03-12

Publications (2)

Publication Number Publication Date
CN1531212A CN1531212A (zh) 2004-09-22
CN100392987C true CN100392987C (zh) 2008-06-04

Family

ID=33038729

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100330898A Expired - Fee Related CN100392987C (zh) 2003-03-12 2004-03-12 解码装置、网格处理器及方法

Country Status (3)

Country Link
US (1) US7269777B2 (zh)
CN (1) CN100392987C (zh)
DE (1) DE10310812B4 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2409134B (en) * 2003-12-11 2005-11-09 Motorola Inc A decoder
WO2005112273A1 (en) * 2004-05-18 2005-11-24 Koninklijke Philips Electronics N.V. Turbo decoder input reordering
US7502412B2 (en) * 2004-05-20 2009-03-10 Qisda Corporation Adaptive channel estimation using decision feedback
US8046662B2 (en) * 2004-08-20 2011-10-25 Broadcom Corporation Method and system for decoding control data in GSM-based systems using inherent redundancy
FR2883434B1 (fr) * 2005-03-21 2007-04-20 Commissariat Energie Atomique Methode et dispositif de demodulation a deux niveaux.
KR100706608B1 (ko) * 2005-07-19 2007-04-13 한국전자통신연구원 이중 스트림 전송에 적합한 부호기 추정 방법 및 이를이용한 부호화 장치
US8065588B2 (en) * 2007-01-17 2011-11-22 Broadcom Corporation Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave
US8739009B1 (en) * 2007-12-27 2014-05-27 Marvell International Ltd. Methods and apparatus for defect detection and correction via iterative decoding algorithms
CN102158235B (zh) * 2011-04-26 2016-11-23 中兴通讯股份有限公司 turbo译码的方法及装置
US9048990B2 (en) 2011-12-01 2015-06-02 Broadcom Corporation Power efficient paging channel decoding
US8873420B2 (en) 2011-12-01 2014-10-28 Broadcom Corporation Detecting extended acquisition indicators
US20130142057A1 (en) * 2011-12-01 2013-06-06 Broadcom Corporation Control Channel Acquisition
RU2516624C1 (ru) * 2012-12-10 2014-05-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Способ декодирования сверточных кодов

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432804A (en) * 1993-11-16 1995-07-11 At&T Corp. Digital processor and viterbi decoder having shared memory
CN1183681A (zh) * 1996-08-23 1998-06-03 大宇电子株式会社 韦特比解码器中的相加－比较－选择处理器
WO2002021699A2 (en) * 2000-09-08 2002-03-14 Avaz Networks Programmable and multiplierless viterbi accelerator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031408B2 (en) * 1997-12-10 2006-04-18 Adtran Inc. Mechanism for reducing recovery time after path loss in coded data communication system having sequential decoder
US20020015401A1 (en) * 2000-08-03 2002-02-07 Ravi Subramanian Flexible TDMA system architecture
WO2002054601A1 (en) * 2000-12-29 2002-07-11 Morphics Technology, Inc. Channel codec processor configurable for multiple wireless communications standards
JP2003018047A (ja) * 2001-07-02 2003-01-17 Kawasaki Microelectronics Kk Ｃｄｍａ受信装置及び誤り訂正符号のシンボル軟判定方法
EP1436930B1 (en) * 2001-08-02 2008-03-26 Infineon Technologies AG Configurable terminal engine
US7529559B2 (en) * 2002-10-07 2009-05-05 Panasonic Corporation Communication apparatus and method for reconfiguring communication apparatus
US7197686B2 (en) * 2002-10-11 2007-03-27 Nvidia Corporation Reconfigurable bit-manipulation node

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432804A (en) * 1993-11-16 1995-07-11 At&T Corp. Digital processor and viterbi decoder having shared memory
CN1183681A (zh) * 1996-08-23 1998-06-03 大宇电子株式会社 韦特比解码器中的相加－比较－选择处理器
WO2002021699A2 (en) * 2000-09-08 2002-03-14 Avaz Networks Programmable and multiplierless viterbi accelerator

Also Published As

Publication number Publication date
US7269777B2 (en) 2007-09-11
CN1531212A (zh) 2004-09-22
DE10310812B4 (de) 2007-11-22
DE10310812A1 (de) 2004-10-28
US20040199858A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
US6567938B2 (en) Convolution decoding terminated by an error detection block code with distributed parity bits
KR100554322B1 (ko) 복수의 코딩 버스트내에 배치된 ｃｒｃ 비트에 의해 종료 상태가결정되는 컨벌루셔널 디코딩
USRE41498E1 (en) Device and methods for channel coding and rate matching in a communication system
CN100392987C (zh) 解码装置、网格处理器及方法
CN1886926B (zh) 用于计算接收信号误码率的方法和设备
KR101526990B1 (ko) 전송 블록 크기 결정 방법 및 이를 이용한 신호 전송 방법
EP1805899B1 (en) Puncturing/depuncturing using compressed differential puncturing pattern
US7587005B2 (en) Exploiting known padding data to improve block decode success rate
KR100374787B1 (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
CN1272271B (zh) 传送主信号和辅助信号的传输系统及方法
CN101960763A (zh) 使用关于被发送消息的多个假设的解码方案
US8259866B2 (en) Decoding scheme using A-priori information about transmitted messages
AU723989B2 (en) Method for decoding data signals using fixed-length decision window
US20020120904A1 (en) Transmission system with adaptive channel encoder and decoder
US7218683B2 (en) Channel encoding/decoding method and multiple-antenna communication transmitting/receiving system performing the same
EP1109345B1 (en) Method and system for generating an error indicator based on code and control information consistency in a communication system
KR20070034532A (ko) 확장형 컨벌루션 인코더 디바이스, 무선 시스템, 컨벌루션코드 확장 방법
US5687188A (en) Method of producing an adjusted metric
EP1008237A2 (en) Transmission system having a simplified channel decoder
CN109417432B (zh) 数据编解码
US7447281B2 (en) Method for the improved recognition of the validity of IEEE 802.11a signals, and circuit arrangement for performing the method
JP4531985B2 (ja) Ｇｓｍ移動無線システムにおける通信路符号化方法ならびに基地局および加入者局
EP1885079B1 (en) Method for measuring radio channel quality and related equipment
JP3562368B2 (ja) ダイバーシチ無線通信方法およびその無線通信装置
CN113259057A (zh) 一种缓存-信道联合编码广播方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGY DELTA CO., LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20111101

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Munich, Federal Republic of Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Federal Republic of Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20111101

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGY DELTA AG

Effective date: 20120615

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER NAME: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right

Effective date of registration: 20120615

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20190312