CN100343798C - 用于处理vliw指令的处理器和方法 - Google Patents

用于处理vliw指令的处理器和方法 Download PDF

Info

Publication number
CN100343798C
CN100343798C CNB038187558A CN03818755A CN100343798C CN 100343798 C CN100343798 C CN 100343798C CN B038187558 A CNB038187558 A CN B038187558A CN 03818755 A CN03818755 A CN 03818755A CN 100343798 C CN100343798 C CN 100343798C
Authority
CN
China
Prior art keywords
instruction word
instruction
section
memory portion
storage arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038187558A
Other languages
English (en)
Other versions
CN1675618A (zh
Inventor
K·M·M·德巴雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1675618A publication Critical patent/CN1675618A/zh
Application granted granted Critical
Publication of CN100343798C publication Critical patent/CN100343798C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions

Abstract

所描述的是一种用于处理指令-特别是VLIW指令的处理器设备以及方法，其中在存储器装置中存储指令字，每个指令字由段组成，从所述存储器装置取出指令字，并且依照从所述取出装置中所取出的指令来执行指令。本发明的特性在于：基本上只取出那些包含相关信息的、指令字的段。

Description

用于处理VLIW指令的处理器和方法
技术领域
本发明涉及一种用于处理指令-特别是超长指令字(VLIW)指令的处理器设备，所述处理器设备包括：存储器装置，用于存储指令字，每个指令字由段组成；取出装置，用于从所述存储器装置取出指令字；以及执行装置，用于按照从所述取出装置所取出的指令字来执行指令。此外，本发明涉及一种用于在处理器设备中处理指令-特别是超长指令字(VLIW)指令的方法，所述方法包括以下步骤：在存储器装置中存储指令字，每个指令字由段组成；从所述存储器装置取出指令字；以及按照从所述取出装置所取出的指令字来执行指令。
背景技术
最新的处理器提供指令级并行性。因为在每个周期、不是处理器的每个计算单元都工作的，所以此并行性大多数时间没有被充分地利用。对于VLIW(超长指令宽度)处理器来说，指令字中的NOP(无操作)段表示缺少这种操作。存在两种VLIW处理器，也就是基本VLIW处理器和可变长度VLIW处理器。
基本VLIW处理器始终取出整个指令字，包括表示无操作的NOP段。如果将所述指令字存储在程序存储器的多行之上，那么取出指令的所有行需要许多次的存储器访问，由此增加了存储器瓶颈，这经常是没有必要的。然而，取出整个指令字、而不管它是存储在一个程序行还是多个程序行上，这是十分耗电的并且是浪费时间的。
可变长VLIW处理器更加智能。它们的指令字被压缩并且只包含相关信息。对于增强性能和减少功耗两方面来说，只从程序存储器取出这一信息的事实是十分有益的。此外，此技术提供了改善代码长度密度的优点，由此可以提供更小的程序存储器。然而，因为每个指令字是以不同的方式加以压缩的，所以指令的长度不一，并且将指令存储在存储器中的多个程序行上。对于每个指令字，添加了表明需要如何取出指令并且需要如何解压指令的字段。根据所述处理器，此开销应施加到当前指令或者后继指令之一。处理器硬件必须能够根据附加信息取出和解压每个指令。如此，执行条件跳转和分支例程使取出和解码指令字变得非常复杂，由此，使得指令字的整个处理操作变复杂。
US 5,774,737 A公开了一种可变字长VLIW-指令处理器，其中提供了VLIW指令字长寄存器。VLIW指令包含关于VLIW指令字长的指示，诸如VLIW指令字长重写指令。基于此指令，重写所述VLIW指令字长寄存器的VLIW指令字长。对于没有任何VLIW指令字长指示的标准指令(目标程序)的情况来说，例如通过加载在上电时执行的初始程序、将存储在VLIW指令字长寄存器中的VLIW指令字长初始化为预定值。将此初始化的指令字长用作固定值，并且执行用于常规处理器的目标程序。据此，即使当同时执行的指令的数目被设定为较低时，也能够减少“NOP(不执行)”，并且使有效使用指令存储器成为可能。
根据US 5,848,288 A可以获知一种方法和设备，所述方法和设备允许计算机系统执行可变大小指令束。处理器取出在一个周期中它可以发布的大小的指令发布组。通过检测束末尾是否存在于指令发布组中、并且禁止发布束末尾后面的指令，使计算机能够执行编译成任意的束大小的代码。
依照EP 0 881 575 A1的讲授，在并发处理多个存储器访问超标量VLIW处理器的高速缓冲存储器中，为了设置能够进行多端口存取操作的存储器，提供了这样的单元，该单元将所述高速缓冲存储器细分为对其进行并发操作的多个存储体，并且该单元将存储器端口独立地分配给各个存储体。在第一个周期中，将第一和第二存储器端口分别分配给第一和第二存储体。如果发生命中，那么在一个周期中完成多个访问。如果产生未命中，那么在第二周期中分别将第一和第二存储器端口分配给第二和第一存储体。
US 6,249,861 B1公开了一种用于非2的幂大小的VLIW指令的取指令单元对准器，它包括选择逻辑，用于从2的幂大小的指令数据中选择非2的幂大小的指令，并且包括用于控制选择逻辑的控制逻辑。
US 5,878,267 A描述了一种供在VLIW处理器中用的压缩指令格式以及用于处理这种指令的处理器，其中软件为VLIW处理器建立压缩指令格式，所述VLIW处理器允许以更大的效率应用高速缓冲存储器以及存储器。指令是字节对准的并且是可变长的。分支目标是不压缩的。格式位指定多少发布槽用于随后的指令。在存储器中不存储NOP段。将单个的操作依照诸如它们是无结果的、被防护的、短的、零元的(zeroary)、一元的还是二元的特征来压缩。将指令以压缩的形式存储在存储器中及存储在高速缓冲存储器中。在将指令从高速缓冲存储器读出之后，即时地解压指令。
依照US 6,085,306 A，对于执行高效率VLIW指令的处理器来说，32位指令包括一个4位格式字段、一个4位操作字段和两个12位操作字段。所述4位操作字段只得包括操作码“cc”，它表明分支操作，所述分支操作使用隐含地指定的常量寄存器的存储值作为分支地址，或者常量“const”。用提供在格式字段中的格式代码来指定4位操作字段的内容。
发明内容
本发明的目的在于克服上述现有技术的缺点，并且增强处理指令的性能，以便减少这种处理所需的功耗。
为了实现上述以及其他目的，按照本发明的第一方面，提供了一种用于处理指令-特别是处理VLIW指令的处理器设备，所述处理器设备包括存储器装置，用于存储指令字，每个指令字由段组成；取出装置，用于从所述存储器装置取出指令字；以及执行装置，用于按照从所述取出装置所取出的指令字执行指令，其特征在于，所述取出装置被适配成基本上只取出那些包含相关信息的、指令字的段。
按照本发明的第二方面，提供了一种在处理器设备中处理指令-特别是VLIW指令的方法，所述方法包括以下步骤：在存储装置中存储指令字，每个指令字由段组成；从所述存储器装置取出指令字；以及按照从所述取出装置所取出的指令字执行指令，其特征在于，基本上只取出那些包含相关信息的、指令字的段。
本发明提出的技术的基本原理在于虽然在存储器装置中整个指令字都是可用的，但是只取出那些包含相关信息的、指令字的段。
因此，按照本发明的讲授，跳过加载指令字的这种段，这种段不用于当前指令，并且由此包含NOP。由于不取出冗余指令段，所以如同在可变长VLIW处理器中那样，实现了增强性能并且降低功耗的优点。此外，本发明的技术在取出和解码指令字时无须复杂的操作，尤其是因为可以容易地处理条件跳转和分支指令，因此可以简单地执行所述指令字的取出和解码。通常，在所述指令字中，提供了指令首部，用于表明是否需要加载指令段，即这种段是否包含NOP。
由此，本发明的技术在不使取指令和解压操作变复杂的情况下、结合了压缩指令字的优点，从而产生更高性能和更低功耗。
此外，在从属权利要求中定义了本发明的有益实施例。
优选的是，所述指令字具有相同的代码长度密度并且不压缩。因此，所述代码长度密度保持与基本VLIW处理器中的相同。作为积极的结果，不需要附加机构来取出和解压可变长度压缩指令，而对可变长度VLIW处理器，这是被要求的。
通常，所述存储器装置包括多个存储器部分，其中每个存储器部分被提供来存储指令字的一个段，并且所述取出装置被适配成访问只包含那些相关信息的存储器部分。
优选的是，所述存储器装置包括多个行，每行被提供来存储完整指令字。
在本发明的优选实施例中，存储器装置的宽度按照指令字的不同段、在所有行上被划分为存储单元，使得每个存储单元由存储同一次序和/或类别的指令字段的存储器部分形成。因此，所述存储器装置依照不同的指令字段来划分。
按照本发明的进一步的优选实施例，指令字的所有段以及存储器装置具有相同的宽度，并且每个存储器部分形成独立的行，用于存储指令段。因此，将每个指令字的段存储在存储器装置的一行上。
在本发明的更进一步的优选实施例中，将存储器装置的每行按照指令字的不同段划分为所述存储器部分，因此每个存储器部分被提供来存储指令字的一个段。因此，将整个指令字存储在存储器装置的一行上，但是在取出时所述整个指令字却由取出装置来只部分地作出选择。
通过以下描述以及附图，将会更好的理解本发明的上述目的以及其他方面。
附图说明
将参照附图描述本发明的优选实施例，其中
图1示出了实现按照第一实施例的本发明的取出技术的图；
图2示出了实现按照第二实施例的本发明的取出技术的图；以及
图3示出了实现按照第三实施例的本发明的取出技术的图。
具体是实施方式
在下文中，将描述为VLIW(超长指令字)处理器取出指令字。将这种指令字存储在程序存储器中，所述程序存储器包括在所述处理器中。此外，所述处理器包括执行单元，所述执行单元用于按照指令字执行一定的操作。
所提出的技术的基本原理在于虽然在处理器的程序存储器中整个指令字都是可用的，但是只取出那些包含相关信息的、指令字的段。不压缩所述指令字。由此，所述代码长度密度保持与基本VLIW处理器中的相同。作为积极的结果，不要求附加机构来取出和解压可变长压缩指令。由于没有取出冗余指令段，如同在可变长VLIW处理器中那样，实现了增强性能并且降低功耗的优点。
在此技术中可以容易地处理条件跳转和分支指令。因为程序存储器和指令字的宽度保持相关，所以可以容易地取出跳转操作的目标指令，而无任何重新对准、开销或者复杂性。
此技术能够以多种方式来实现。可能的三个例子是：
1.所述程序存储器字依照不同的指令字的段来划分。
2.将每个指令字的段存储在程序存储器的一行上。
3.将整个指令字存储在一程序存储器行上，但是当取出时所述整个指令字只被部分地选择。
此三个示例性实现方式将如下更加详细地描述。
在图1中，示出了上述技术的实现方式的第一个例子，其中依照不同指令字的段S0、S1、S2、S3、S4来划分程序存储器宽度。由此，所述程序存储器通过多个小型存储器部分M0、M1、M2、M3、M4来替代，其中每个存储器部分与指令字的相应段相关联。所有这些存储器部分可以被并行访问。预先取出的首部H规定必须从哪些存储器部分中取出指令。因此，如果首部如此表明其应用于所存储的指令字中的每个NOP(无操作)段，那么不从存储器部分加载所述指令。在所示的例子中，所述首部中的第二和第五位是0，表明段S1和段S4包括NOP。其他段包括有效的指令，由首部中的二进制值“1”指示。当然，还可以使用逆编码。在此例子中，不需要对准不同的段；每个段可以具有任意的宽度。
在图2中，其举例说明了作为第二个例子的实现方式，其中指令字的所有段S0、S1、S2、S3、S4和程序存储器M具有相同的宽度。将每个指令段存储在独立的行上。只将包含相关指令段的行从程序存储器取出，而跳过那些包括不用于当前指令的指令字的段(并且由此是NOP段)的行。因此，预先取出的首部H表明是否跳过指令字的段的加载，所述指令字的段诸如指令i的段S4。
在图3中举例说明了第三个例子的实现方式，其中将完整指令字存储在存储器M的一个程序行上，但是当所述首部表明存在NOP指令时，只部分地读出。当程序存储器M支持时，这种选择性的读是可行的。因此，在此实施例中，程序存储器M以这样一种方式来使用，该方式允许部分地读取指令字，即只读取由预先取出的首部H指明的段，这里是S0、S2、S3。
虽然上文参照附图中所示的例子描述了本发明，但是很明显，本发明不局限于此，在所附权利要求书公开的范围内，可以在许多方面作出改变。

Claims (22)

1.一种用于处理指令-特别是超长指令字指令的处理器设备，包括
存储器装置，用于存储指令字，每个指令字由段组成；
取出装置，用于从所述存储器装置中取出指令字；以及
执行装置，用于按照从所述取出装置所取出的指令字执行指令；
其特征在于，
所述取出装置被适配成基本上只取出那些包含相关信息的、指令字的段，并且其中所述取出装置被适配成使用在所述指令字中所包含的指令首部来确定哪些段必须被取出。
2.如权利要求1所述的设备，其中，
所述存储器装置被适配成存储一种类别的指令字，在这种类别中，所述指令字具有相同的代码长度密度。
3.如权利要求2所述的设备，其中，
所述存储器装置被适配成存储非压缩的指令字。
4.如先前任一项权利要求所述的设备，其中，
所述存储器装置包括多个存储器部分，每个存储器部分被提供来存储指令字的一个段，并且所述取出装置被适配成只访问那些包含相关信息的存储器部分。
5.如权利要求1所述的设备，其中，
所述存储器装置包括多个行，每行被提供来用以存储一完整指令字。
6.如权利要求4所述的设备，其中，
所述存储器装置的宽度按照所述指令字的不同段、在所有行之上被划分为存储单元，以使得每个存储单元由存储相同次序和/或类别的指令字段的存储器部分形成。
7.如权利要求4所述的设备，其中，
指令字的所有段与所述存储器装置具有相同的宽度，
并且每个存储器部分形成独立的行，用于存储指令段。
8.如权利要求5所述的设备，其中，
指令字的所有段与所述存储器装置具有相同的宽度，
并且每个存储器部分形成独立的行，用于存储指令段。
9.如权利要求4所述的设备，其中，
将所述存储器装置的每行被按照指令字的不同段划分为所述存储器部分，以使得每个存储器部分被提供来用以存储一指令字的一个段。
10.如权利要求5所述的设备，其中，
将所述存储器装置的每行被按照指令字的不同段划分为所述存储器部分，以使得每个存储器部分被提供来用以存储一指令字的一个段。
11.一种用于在处理器设备中处理指令-特别是超长指令字的方法，包括以下步骤：
在存储器装置中存储指令字，每个指令字由段组成：
从所述存储器装置取出指令字；以及
按照从所述存储器装置所取出的指令字执行指令；
其特征在于，
基本上只取出那些包含相关信息的、指令字的段，
在所述指令字中所包含的指令首部被使用来确定哪些段必须被取出。
12.如权利要求11所述的方法，其中，
所述指令字具有相同的代码长度密度。
13.如权利要求12所述的方法，其中，
不压缩所述指令字。
14.如权利要求11到13中任一项所述的方法，还包括如下步骤：
将所述存储器装置划分为多个存储器部分，每个存储器存储一指令字的一个段。
15.如权利要求11到13中任一项所述的方法，还包括如下步骤：
将所述存储器装置划分为多个行，每行存储一完整指令字。
16.如权利要求14所述的方法，还包括如下步骤：
将所述存储器装置划分为多个行，每行存储一完整指令字。
17.如权利要求14所述的方法，还包括如下步骤：
将所述存储器装置的宽度按照指令字的不同段、在所有行上划分为存储单元，并且用存储相同次序和/或类别的指令字段的存储器部分形成每个存储单元。
18.如权利要求15所述的方法，还包括如下步骤：
将所述存储器装置的宽度按照指令字的不同段、在所有行上划分为存储单元，并且用存储相同次序和/或类别的指令字段的存储器部分形成每个存储单元。
19.如权利要求14所述的方法，还包括如下步骤：
向指令字的所有段和所述存储器装置提供相同的宽度，并且对每个存储器部分进行适配以便形成独立的行用以存储指令段。
20.如权利要求15所述的方法，还包括如下步骤：
向指令字的所有段和所述存储器装置提供相同的宽度，并且对每个存储器部分进行适配以便形成独立的行用以存储指令段。
21.如权利要求14所述的方法，还包括如下步骤：
将所述存储器装置的每行按照指令字的不同段划分为所述存储器部分，并且对每个存储器部分进行适配以便存储一指令字的一个段。
22.如权利要求15所述的方法，还包括如下步骤：
将所述存储器装置的每行按照指令字的不同段划分为所述存储器部分，并且对每个存储器部分进行适配以便存储一指令字的一个段。
CNB038187558A 2002-08-05 2003-07-16 用于处理vliw指令的处理器和方法 Expired - Fee Related CN100343798C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02078215.7 2002-08-05
EP02078215 2002-08-05

Publications (2)

Publication Number Publication Date
CN1675618A CN1675618A (zh) 2005-09-28
CN100343798C true CN100343798C (zh) 2007-10-17

Family

ID=31502775

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038187558A Expired - Fee Related CN100343798C (zh) 2002-08-05 2003-07-16 用于处理vliw指令的处理器和方法

Country Status (6)

Country Link
US (1) US20050262328A1 (zh)
EP (1) EP1530754A1 (zh)
JP (1) JP2005535045A (zh)
CN (1) CN100343798C (zh)
AU (1) AU2003282553A1 (zh)
WO (1) WO2004015561A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206240B2 (ja) * 2008-08-29 2013-06-12 日本電気株式会社 情報処理装置および情報処理方法
CN102855120B (zh) * 2012-09-14 2014-11-26 北京中科晶上科技有限公司 超长指令字vliw的处理器和处理方法
CN106445466B (zh) * 2015-08-13 2019-07-09 深圳市中兴微电子技术有限公司 超长指令字指令集的指令处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574939A (en) * 1993-05-14 1996-11-12 Massachusetts Institute Of Technology Multiprocessor coupling system with integrated compile and run time scheduling for parallelism
EP0926596A2 (en) * 1997-12-23 1999-06-30 Texas Instruments Inc. Processor and method for reducing its power usage
CN1258361A (zh) * 1998-01-16 2000-06-28 皇家菲利浦电子有限公司 处理不同宽度的命令的vliw处理器
EP1176505A1 (fr) * 2000-07-27 2002-01-30 STMicroelectronics S.A. Processeur DSP à architecture parallèle

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848288A (en) * 1995-09-20 1998-12-08 Intel Corporation Method and apparatus for accommodating different issue width implementations of VLIW architectures
US5774737A (en) * 1995-10-13 1998-06-30 Matsushita Electric Industrial Co., Ltd. Variable word length very long instruction word instruction processor with word length register or instruction number register
US5787302A (en) * 1996-05-15 1998-07-28 Philips Electronic North America Corporation Software for producing instructions in a compressed format for a VLIW processor
JP3790607B2 (ja) * 1997-06-16 2006-06-28 松下電器産業株式会社 Ｖｌｉｗプロセッサ
US6442701B1 (en) * 1998-11-25 2002-08-27 Texas Instruments Incorporated Power saving by disabling memory block access for aligned NOP slots during fetch of multiple instruction words
US6249861B1 (en) * 1998-12-03 2001-06-19 Sun Microsystems, Inc. Instruction fetch unit aligner for a non-power of two size VLIW instruction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574939A (en) * 1993-05-14 1996-11-12 Massachusetts Institute Of Technology Multiprocessor coupling system with integrated compile and run time scheduling for parallelism
EP0926596A2 (en) * 1997-12-23 1999-06-30 Texas Instruments Inc. Processor and method for reducing its power usage
CN1258361A (zh) * 1998-01-16 2000-06-28 皇家菲利浦电子有限公司 处理不同宽度的命令的vliw处理器
EP1176505A1 (fr) * 2000-07-27 2002-01-30 STMicroelectronics S.A. Processeur DSP à architecture parallèle

Also Published As

Publication number Publication date
WO2004015561A1 (en) 2004-02-19
CN1675618A (zh) 2005-09-28
AU2003282553A1 (en) 2004-02-25
US20050262328A1 (en) 2005-11-24
EP1530754A1 (en) 2005-05-18
JP2005535045A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
US10394563B2 (en) Hardware accelerated conversion system using pattern matching
CN1222870C (zh) 根据未命中距离将数据预取到高速缓存器中的系统和方法
US4928239A (en) Cache memory with variable fetch and replacement schemes
US5442760A (en) Decoded instruction cache architecture with each instruction field in multiple-instruction cache line directly connected to specific functional unit
US10241795B2 (en) Guest to native block address mappings and management of native code storage
US9542187B2 (en) Guest instruction block with near branching and far branching sequence construction to native instruction block
US9710387B2 (en) Guest instruction to native instruction range based mapping using a conversion look aside buffer of a processor
US20170322811A1 (en) Instruction sequence buffer to store branches having reliably predictable instruction sequences
US20180129607A1 (en) Variable caching structure for managing physical storage
US9207960B2 (en) Multilevel conversion table cache for translating guest instructions to native instructions
US20150186293A1 (en) High-performance cache system and method
US6643755B2 (en) Cyclically sequential memory prefetch
US20090177842A1 (en) Data processing system and method for prefetching data and/or instructions
US20060010304A1 (en) Systems for loading unaligned words and methods of operating the same
Chang et al. Efficient vectorization of SIMD programs with non-aligned and irregular data access hardware
CN114168197B (zh) 指令执行方法、处理器以及电子装置
CN100343798C (zh) 用于处理vliw指令的处理器和方法
US5787474A (en) Dependency checking structure for a pair of caches which are accessed from different pipeline stages of an instruction processing pipeline
EP0250702A2 (en) Cache memory with variable fetch and replacement schemes
CN1714347A (zh) 选择性可变行宽存储器
WO1998002804A1 (en) Load/store unit and method for non-blocking completion of loads in a superscalar microprocessor
JPH01205228A (ja) 命令バツフアシステム
JP2007317152A (ja) 情報処理装置
US7085916B1 (en) Efficient instruction prefetch mechanism employing selective validity of cached instructions for digital signal processor and method of operation thereof
US5813033A (en) Superscalar microprocessor including a cache configured to detect dependencies between accesses to the cache and another cache

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20130716