CN100334702C - 晶片组态设定的检测方法 - Google Patents
晶片组态设定的检测方法 Download PDFInfo
- Publication number
- CN100334702C CN100334702C CNB021272387A CN02127238A CN100334702C CN 100334702 C CN100334702 C CN 100334702C CN B021272387 A CNB021272387 A CN B021272387A CN 02127238 A CN02127238 A CN 02127238A CN 100334702 C CN100334702 C CN 100334702C
- Authority
- CN
- China
- Prior art keywords
- wafer
- configuration
- data
- detection method
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶片组态设定的检测方法，其主要是在晶片的制作完成后将其安装在一主机板上，首先启动电源，系统进行开机及自我测试；然后载入BIOS程序，其中该BIOS程序包含有组态检测程序；接着利用该组态检测程序对晶片进行组态设定的检测，即先依次输入测试资料；再根据输入的测试资料将晶片组态空间中对应的暂存器启动，使晶片开始运作；在取得晶片作业后所产生的数据后，将其与预期的结果加以比对，从而可在晶片的实际运作之前做最后阶段的组态设定验证，以加快晶片研发及修正的速度。
Description
技术领域
本发明涉及一种晶片的检测方法，更具体地说，涉及一种晶片组态设定的检测方法。
背景技术
近年来，由于资讯相关产业的高度发展以及在求快、求新、求变的时代趋势下，各式各样的电子及资讯产品不断出炉，而现有的产品也不断翻新样式或更新版本，使人们眼花瞭乱。对于厂商而言，每一新产品的研究开发，总免不了要针对各种规格的样品做各种测试，以验证该产品的设计是否能正确运作，因此，诸多产品的品质及检测也就成为各厂商的一个重大课题。
以往，晶片设计及制造者对于一个新的晶片产品，从其设计到生产以及验证，其主要流程为：如第1图所示，首先要完成晶片的设计101，然后将该晶片的设计通过一模拟环境加以测试，检验该晶片的设计是否能对各种命令作出正确的反应103，当验证无误后，才开始进行该晶片的批量生产105，经生产后，如要对该晶片进行效能测试，还需先有对应支援该晶片的主机板107，并将包含有该晶片的电脑组装完成109，然后还要安装电脑的作业系统以及测试所需的软体111，最后才能进行晶片的机上测试与分析113，若测试无误则可正式推出上市，若测试结果有错误，则必需对该晶片的设计进行重新修正。
一般而言，产品设计在经过步骤103的模拟验证与一系列的测试后，在其逻辑电路设计上所产生的错误，大多可被发现而加以修正。然而当晶片真正安装到主机板上进行正式运作时，仍然可能有一些潜在的错误发生，如：组态空间(configuration space)的设定错误等等。
在传统技术中，当晶片制作完成被安装在主机板上后，系统开机经过自我测试(Power On Self Test；POST)，接着载入到基本输入输出系统(Basic Input Output System；BIOS)中，随即对晶片进行初始化(Initialize)动作，在读取晶片组态空间中的资料及设定晶片的初始值(initialize)后，即可载入作业系统进行正常的开机流程。
在上述开机流程中，系统并未对晶片的组态设定进行检验动作，而直接对晶片进行初始化动作。此时，若晶片的组态设定发生错误，则该晶片的作业行为与表现将会与最初预定的目标有所出入。更严重的是还会导致该晶片无法正常运作。
而且，由于系统在对该晶片作初始化时，是假设该晶片组态空间的设定为正确而给予初始值的设定，一但晶片运作后因组态设定错误而发生问题时，将会产生问题根源无从追查的困境。结果必需做反复而复杂的精密测试，甚至必需以人工一一加以比对才能发现问题的病症所在，不仅费时费力，在无形中提高了生产成本，削弱了产品的竞争力，成为新一代产品研究开发的一大阻力。
因此，如何针对上述传统晶片在制作及测试流程中的缺点，以及其所发生的问题是否能提出一种新颖的解决方案，设计出一种高效率的检测方法已成为迫在眉捷的问题了。为此，本发明中的创作人基于多年从事于资讯产业的相关研究、开发、及销售的实际经验，并经多方设计、探讨、试制样品及改良后，终得出本发明不仅可针对晶片的组态设定加以测试，且可在晶片实际运作前进行检测程序，从而可测得晶片真正运作情形的晶片组态设定的检测方法。
发明内容
本发明中晶片组态设定的检测方法主要是为了解决现有晶片在正常运作之前没有进行组态设定检测，从而容易因组态设定错误发生问题，且产生问题根源无从追查的问题。
本发明一种晶片组态设定的检测方法，其特征在于，其主要包含有下列步骤：
提供一包含有一待检测晶片的主机板；
提供一包含有一组态检测程序的BIOS程序；
启动电源；
进行开机自我测试；
载入所述BIOS程序；及
进行该晶片在组态空间中的组态设定检测；
其中，所述BIOS程序所包含的组态检测程序包含有下列步骤：
提供一测试资料；
提供一对应于该测试资料的预期结果资料；
输入该测试资料；
依该测试资料将该晶片组态空间中一对应的暂存器启动；
取得该晶片作业后所产生的结果资料；及将该取得的结果资料与预期结果资料作比对。
还包含有一记录该比对结果的步骤。
还包含有一产生一差异报告的步骤。
本发明一种晶片组态设定的检测方法，其特征在于：其主要包含有下列步骤：
提供一包含有一待检测晶片的主机板；
提供一包含有一组态检测程序的BIOS程序；
启动电源；
进行开机自我测试；
载入所述BIOS程序；及
进行该晶片在组态空间中的组态设定检测；
其中，所述BIOS程序所包含的组态检测程序包含有下列步骤：
提供至少一组测试资料；
提供至少一组对应于该等测试资料的预期结果资料；
输入该等测试资料；
依各测试资料将晶片组态空间中一对应的暂存器启动；
取得该晶片依各测试资料作业后所产生的各对应结果资料；及
将该等取得的结果资料与对应的预期结果资料作比对。
所述测试资料是以一资料表的形式实施。
所述预期结果资料是以一资料表的形式实施。
还包含有一记录所述比对结果的步骤。
所述比对结果的记录是以一资料表的形式实施。
所述比对结果资料表的各记录包含有比对的结果与差异。
本发明中晶片组态设定的检测方法不仅可针对晶片的组态设定加以测试，且可在晶片实际运作前进行检测程序，从而可测得晶片真正运作情形，即可尽早发现组态的设定是否正确，加快晶片研发及修正的速度。
附图说明
下面将结合附图对本发明中的具体实施例作进一步详细说明。
图1是传统晶片制作及其测试的流程图；
图2是本发明中晶片测试的一较佳实施例流程图；
图3是本发明中晶片组态检测程序的流程图；及
图4是本发明中晶片组态检测程序各模组的关系示意图。
具体实施方式
由于以往晶片的制造者是在晶片制作完成后的机上测试中，总是假设晶片组态空间(configuration space)中各组态暂存器(configurationreglste)中的组态设定为正确，而对该晶片进行初始化(initialize)动作时，给予初始值(initial values)的设定。因此，在对晶片初始化之后，再由其他测试软件来加以检测，这样将会变得非常困难，甚至会因其产生初始值的基础错误，而使其判断的逻辑产生矛盾，无法推知错误的源头所在。
本发明中的检测方法，如图2所示，首先在晶片安装完成的主机板上进行开启电源动作201；电源启动后，系统将会先进行开机自我测试(Power On Self Test；POST)程序203；随之，系统将载入基本输入输出系统(Basic Input Output System；BIOS)程序205，其中该BIOS程序包含有一预先写入的晶片组态检测程序；载入该BIOS程序后，即可执行该组态测程序，对该晶片的各项组态设定进行测试207；测试完成后，即可由检测结果得知该晶片的组态设定是否正确209。
由于本发明的组态检测程序是在系统启动后，且在对晶片初始化之前开始执行，其测试不需通过系统对晶片初始化而给予的初始值进行，故可测知晶片的真正反应并做出正确的分析。
如图3所示，本发明中的组态检测程序可写录在BIOS中，即在系统启动后，对晶片初始化之前执行，其流程步骤如下：首先输入预先准备好的测试资料301；然后根据该测试资料的需求将晶片组态空间中所对应的组态暂存器启动(enable)，触发晶片执行相对应的运算或动作303；之后则可取得该晶片作业后所产生的数据资料305；再将取得的数据资料与根据晶片设计规格(specification)所得的预期结果加以比对307；然后，将比对所得的结果正确与否以及其差异写入一记录中309；最后产生一测试所得结果与预期目标的差异报告，以供业者作为晶片组态空间设定及修正的依据，或作为开发新一代产品的参考资料311。
如图4所示，业者首先根据晶片设计所预定的规格准备至少包含有一组测试资料的测试资料表401，及理想晶片依据该等测试资料运作所应得到的预期结果资料表407。当我们将测试资料表401中的测试资料输入晶片的组态空间403中，该晶片将会根据各测试资料运作而得到至少一组输出资料405。接着，再把输出资料405与预期结果资料表407中对应的预期结果传送到一比较模组421中进行比对，而比对所得的结果可记录于一比对资料表423中。然后，可根据上述的比对结果产生一差异报告425，以作为该晶片组态空间修正的依据或研发参考。
综上所述，本发明是有关于一种晶片的检测方法，尤指一种晶片组态设定的检测方法，其主要是在BIOS程序中加入一晶片组态设定的检测程序，可使晶片在真正的工作环境下，且在开始运作前的最后阶段进行组态的验证，从而可早一步发现组态的设定是否正确，加快晶片研发及修正的速度。因此，本发明中的检测方法富有新颖性、进步性。
另外，上述仅对本发明中的一个具体实施例作出详细说明，并不能作为本发明的保护范围，因为作为本技术领域的技术人员对其作出简单的改变或修饰是较为容易的，但是这种改变与修饰均不会脱离本发明中的设计精神，因此，凡是依据本发明中的设计精神所作出的等效变化或修饰，均应被认为侵犯本发明的保护范围。
Claims (9)
1.一种晶片组态设定的检测方法，其特征在于，其主要包含有下列步骤：
提供一包含有一待检测晶片的主机板；
提供一包含有一组态检测程序的BIOS程序；
启动电源；
进行开机自我测试；
载入所述BIOS程序；及
进行该晶片在组态空间中的组态设定检测；
其中，所述BIOS程序所包含的组态检测程序包含有下列步骤：
提供一测试资料；
提供一对应于该测试资料的预期结果资料；
输入该测试资料；
依该测试资料将该晶片组态空间中一对应的暂存器启动；
取得该晶片作业后所产生的结果资料；及
将该取得的结果资料与预期结果资料作比对。
2.根据权利要求1中所述的检测方法，其特征在于：还包含有一记录该比对结果的步骤。
3.根据权利要求2中所述的检测方法，其特征在于：还包含有一产生一差异报告的步骤。
4.一种晶片组态设定的检测方法，其特征在于：其主要包含有下列步骤：
提供一包含有一待检测晶片的主机板；
提供一包含有一组态检测程序的BIOS程序；
启动电源；
进行开机自我测试；
载入所述BIOS程序；及
进行该晶片在组态空间中的组态设定检测；
其中，所述BIOS程序所包含的组态检测程序包含有下列步骤：
提供至少一组测试资料；
提供至少一组对应于该等测试资料的预期结果资料；
输入该等测试资料；
依各测试资料将晶片组态空间中一对应的暂存器启动；
取得该晶片依各测试资料作业后所产生的各对应结果资料；及
将该等取得的结果资料与对应的预期结果资料作比对。
5.根据权利要求4中所述的检测方法，其特征在于：所述测试资料是以一资料表的形式实施。
6.根据权利要求4中所述的检测方法，其特征在于：所述预期结果资料是以一资料表的形式实施。
7.根据权利要求4中所述的检测方法，其特征在于：还包含有一记录所述比对结果的步骤。
8.根据权利要求7中所述的检测方法，其特征在于：所述比对结果的记录是以一资料表的形式实施。
9.根据权利要求8中所述的检测方法，其特征在于：所述比对结果资料表的各记录包含有比对的结果与差异。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021272387A CN100334702C (zh) | 2002-07-31 | 2002-07-31 | 晶片组态设定的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021272387A CN100334702C (zh) | 2002-07-31 | 2002-07-31 | 晶片组态设定的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1397996A CN1397996A (zh) | 2003-02-19 |
| CN100334702C true CN100334702C (zh) | 2007-08-29 |
Family
ID=4745816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021272387A Expired - Lifetime CN100334702C (zh) | 2002-07-31 | 2002-07-31 | 晶片组态设定的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100334702C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100432954C (zh) * | 2005-09-23 | 2008-11-12 | 中兴通讯股份有限公司 | 一种面向方面的嵌入式系统测试方法及其系统 |
| US7558641B2 (en) * | 2007-03-29 | 2009-07-07 | Lam Research Corporation | Recipe report card framework and methods thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369647A (en) * | 1991-12-16 | 1994-11-29 | Intel Corporation | Circuitry and method for testing a write state machine |
| US5634137A (en) * | 1995-01-17 | 1997-05-27 | International Business Machines Corporation | Method and apparatus for updating system configuration based on open/closed state of computer housing cover |
| US6158000A (en) * | 1998-09-18 | 2000-12-05 | Compaq Computer Corporation | Shared memory initialization method for system having multiple processor capability |
-
2002
- 2002-07-31 CN CNB021272387A patent/CN100334702C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369647A (en) * | 1991-12-16 | 1994-11-29 | Intel Corporation | Circuitry and method for testing a write state machine |
| US5634137A (en) * | 1995-01-17 | 1997-05-27 | International Business Machines Corporation | Method and apparatus for updating system configuration based on open/closed state of computer housing cover |
| US6158000A (en) * | 1998-09-18 | 2000-12-05 | Compaq Computer Corporation | Shared memory initialization method for system having multiple processor capability |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1397996A (zh) | 2003-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070061641A1 (en) | Apparatus and method for generating test driver | |
| US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
| CN110865971A (zh) | Soc芯片的验证系统及其方法 | |
| KR20090118863A (ko) | 오퍼레이팅 시스템 메모리 핫 애드를 시뮬레이션하여 파워온 시간을 감소시키는 방법 | |
| CN112270149A (zh) | 验证平台自动化集成方法、系统及电子设备和存储介质 | |
| US20120254662A1 (en) | Automated test system and automated test method | |
| CN110908894A (zh) | 一种基于vuex的可视化报表工具自动化测试方法及装置 | |
| JP2002099584A (ja) | 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体 | |
| CN112216340A (zh) | 硬盘测试方法、装置、存储介质及电子设备 | |
| US6847927B2 (en) | Efficient array tracing in a logic simulator machine | |
| CN113315675B (zh) | 一种白盒交换机U-Boot自动化测试方法、系统和存储介质 | |
| CN100334702C (zh) | 晶片组态设定的检测方法 | |
| CN113127331B (zh) | 一种基于故障注入的测试方法、装置及计算机设备 | |
| CN112783769A (zh) | 一种自定义的自动化软件测试方法 | |
| CN100399752C (zh) | 数字通信信号处理单板的测试系统及其方法 | |
| US7210080B2 (en) | Method for testing chip configuration settings | |
| CN114896922A (zh) | 基于形式化验证的芯片io复用验证方法 | |
| CN114780421A (zh) | 基于虚拟指令集平台的异常测试方法、系统及存储介质 | |
| CN109374038B (zh) | 一种基于应用样机的核安全级仪控产品的变更测试方法 | |
| CN110096888B (zh) | 一种加快验证及分析smm安全隐患的方法及系统 | |
| CN112765021A (zh) | 一种引导程序的调试检验方法、装置、设备及存储介质 | |
| US20080300845A1 (en) | Monitoring software simulations of hardware systems | |
| CN111338761A (zh) | 一种51单片机虚拟中断控制器及实现方法 | |
| CN101308648B (zh) | 自动化测试显示装置的方法及其系统 | |
| CN100418204C (zh) | 可预先测试效能的芯片制作流程及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070829 |