CN100334581C - 在多个微处理器间传输数据的嵌入式计算机系统及方法 - Google Patents

Abstract

本发明提供一种嵌入式计算机系统，其包含一第一微处理器，一第二微处理器及一串行数据总线。第一微处理器包含第一传输控制程序。第二微处理器包含第二传输控制程序。串行数据总线可供第一微处理器将一笔预定的第一传输数据传输至第二微处理器中。第一传输控制程序会先依照一预定的数据切割规则将第一传输数据切割成多段数据信息，而后经由串行数据总线依序传送至第二微处理器。接着第二微处理器的第二传输控制程序会依照一相对应的数据重组规则将所接收到的所述数据信息加以重组以形成第一传输数据。

Description

在多个微处理器间传输数据的嵌入式计算机系统及方法

技术领域

本发明涉及一种包含数个微处理器的嵌入式计算机系统，该嵌入式计算机系统的各微处理器间可通过串行数据总线同时交换数据。

背景技术

随着计算机科技的发展，具有多个功能模块单元的嵌入式计算机系统亦被广泛地应用。已知嵌入式计算机系统中，各功能模块皆具有微处理器以控制各功能模块执行预定的功能，并且各微处理器可以互相传送并接收数据。

通常嵌入式计算机系统中，微处理器可以支持以串行数据传输方式。然而已知嵌入式计算机系统并不采用串行数据传输方式来进行微处理器之间的数据传输。这主要是基于以下二个原因。

第一，已知嵌入式计算机系统中，缺乏适当的控制机制以控制微处理器之间利用串行数据总线进行数据传输，因而可能会造成数据遗失或错误。第二，当任两个微处理器在串行数据总线上建立沟通机制以进行数据交换时，该沟通机制将占用串行数据总线，其它微处理器必须等待上笔数据交换动作结束后，方可利用串行数据总线进行数据交换。这种等待的状况会影响到整个嵌入式计算机系统数据传输的效率。此一问题将随着嵌入式计算机系统具有越多功能模块，亦即具有越多微处理器而更形恶化。

有鉴于前述两个原因，已知嵌入式计算机系统中，二个微处理器之间的数据传输是藉由共享存储器(shared memory)。由第一微处理器将数据置于共享内存，由第二微处理器实时或定时将数据取出。当二个微处理器持续在传输数据时，若第二微处理器无法及时将数据自共享内存取出以空出内存空间，则共享内存将不会有足够的空间储存即将到来的数据，而使数据无法顺利地传输。也就是说，已知这种数据传输方式，共享内存容量将成为数据顺利传输的限制因素。然而，随着嵌入式计算机系统功能模块的增加以及各微处理器所处理的数据愈加复杂，共享内存的容量需求越来越高，以致于增加了嵌入式计算机系统的成本。

发明内容

本发明的一目的在于提供一种包含数个微处理器的嵌入式计算机系统，各微处理器间可通过串行数据总线交换数据。

本发明的另一目的在于提供一种应用于嵌入式计算机系统的数据传输方法，其可控制嵌入式计算机系统的各微处理器间通过串行数据总线交换数据。

本发明的嵌入式计算机系统包含一第一微处理器，一第二微处理器，以及一串行数据总线。第一微处理器包含第一传输控制程序。第二微处理器包含第二传输控制程序。串行数据总线可供第一微处理器将一笔预定的第一传输数据传输至第二微处理器中。第一微处理器的第一传输控制程序会先依照一预定的数据切割规则将该笔预定的第一传输数据切割成多段数据信息，而后经由串行数据总线依序传送至第二微处理器。接着第二微处理器的第二传输控制程序会依照一相对应的数据重组规则将所接收到的所述数据信息加以重组以形成预定的第一传输数据。

本发明的嵌入式计算机系统中，借由第一传输控制程序将预定的传输数据以预定的数据切割规则切割成多段数据信息，然后藉由第二传输控制程序以相对应于数据切割规则的数据重组规则将所接收的多段数据信息重组为原先的传输数据。因此本发明嵌入式计算机系统的各微处理器得以通过串行数据总线交换数据，仍可确保数据于串行数据传输的正确性。此外，借由将传输数据分割为数段数据信息，以使串行数据总线在各段数据信息传送间的空档处于闲置状况，可使不同的微处理器得以利用各自传送间的空档同时利用串行数据总线传送数据，以减少等待时间。

关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。

附图说明

图1为本发明嵌入式计算机系统的方块图。

图2为本发明数据切割方法的示意图。

图3为本发明硬件架构的示意图。

图4为本发明传输前处理机制示意图。

图5为本发明传输后处理机制示意图。

图6为本发明嵌入式计算机系统的数据传输方法的流程图。

图7为本发明数据传输方法的流程图。

附图符号说明

10：嵌入式计算机系统          12：第一微处理器

14：第二微处理器              16：串行数据总线

18：第一传输控制程序          20：第二传输控制程序

22：第一直接存储器存取模块

24：第二直接存储器存取模块

30：第一传输数据              32：标题信息段

33：数据信息段                34：数据信息段

36：数据信息段                38：数据信息段

40：数据信息段                43：第一运算单元

44：第一内存                  45：第二运算单元

46：第二内存                  52：第一传输等待区

54：第二传输等待区            56：第一接收等待区

58：第二接收等待区

具体实施方式

请参阅图1，图1为本发明嵌入式计算机系统(embedded computersystem)10的方块图。本发明嵌入式计算机系统包含多个微处理器。本发明嵌入式计算机系统可应用为非个人计算机式的嵌入式计算机系统(non-PCembedded computer system)，以令各微处理器间得以利用串行数据总线沟通数据。

在一实施例中，本发明嵌入式计算机系统10包含一第一微处理器12、一第二微处理器14，以及一串行数据总线16。第一微处理器12以及第二微处理器14皆连接至串行数据总线16，并可经由串行数据总线16传输数据。

第一微处理器12与第二微处理器14分别包含一第一传输控制程序18与一第二传输控制程序20。第一传输控制程序18以及第二传输控制程序20是为相同的程序模块，分别用以控制第一微处理器12与第二微处理器14数据传送或接收的动作。第一微处理器12与第二微处理器14分别包含一第一直接存储器存取模块(Direct Memory Access Module)22与一第二直接存储器存取模块24。

当第一微处理器12欲将一笔预定的第一传输数据(未显示于图1)传送至第二微处理器14时，第一传输控制程序18会先依照一预定的数据切割规则(data cutting rule)将第一传输数据切割成多段数据信息(multiplesections of data messages)。当第一微处理器12将第一传输数据传送至第二微处理器14时，第一微处理器12是利用第一直接存储器存取模块22将该多段数据信息传送至第二微处理器14。该多段数据信息是经由串行数据总线16依序传送至第二微处理器14。接着第二微处理器14的第二传输控制程序20会依照一相对应的数据重组规则(data reconstruction rule)将所接收到的所述数据信息加以重组，以形成第一传输数据。

请参阅图2，图2为图1嵌入式计算机系统10依据其数据切割规则(datacutting rule)切割第一传输数据30的示意图。以下将针对第一传输控制程序18依照预定的数据切割规则对第一传输数据30进行切割的过程详加说明。首先，根据第一传输数据30的内容，产生一标题信息段32。标题信息段32用以记录第一传输数据30的数据长度信息(Data Length Information)以及数据种类信息(Data Type Information)。数据长度信息记载第一传输数据30的总容量单位，而数据种类信息则记载第一传输数据30的档案形式。

然后，第一传输数据30被依序切割成多段数据信息33、36、38、40。被依序切割的多段数据信息中，位于首段的数据信息33与标题信息段32组合而成一段数据信息，并被视为首段数据信息34。后续各段数据信息36、38、40则仅包含来自第一传输数据30的数据信息，并且此三段数据信息36、38、4 0为三个具有等长的信息的数据段(data field)。首段数据信息34以及其它后续段数据信息36、38、40的数据长度相等。

第一微处理器12的第一传输控制程序18于切割了第一传输数据30后，依序将多段数据信息利用第一直接存储器存取模块22经由串行数据总线16传送至第二微处理器14。当各段数据信息34、36、38、40等被依序传送至第二微处理器14时，第二传输控制程序20首先利用首段数据信息34中标题信息段32所记录的信息，得知本次传送的数据信息的段落数目。由于标题信息段32所记录有第一传输数据的数据长度信息，并且被切割后形成的每段数据信息的长度相等，因此第二传输控制程序20于接收到首段数据信息34后即可据此得知共有多少段数据信息需要被传送。第二传输控制程序20并可计算所接收的数据信息段数，并判断传输是否完成。

图1的本发明嵌入式计算机系统(embedded computer system)10亦可用来将传输数据由第二微处理器14传输至第一微处理器12。由于第一传输控制程序18以及第二传输控制程序20是相同的程序模块，第二传输控制程序20可利用上述说明的第一传输控制程序18的控制方式来进行。在另一实施例中，有一第二传输数据需由第二微处理器14传输至第一微处理器12，第二传输控制程序20及依照上述的数据切割规则将第二传输数据切割成多段数据信息，而后经由串行数据总线16依序传送至第一微处理器12。接着第一微处理器12的第一传输控制程序18会依照相对应数据重组规则将所接收到的所述数据信息加以重组以形成第二传输数据。

请参阅图3，图3为图1第一微处理器12及第二微处理器14的硬件系统方块图。如图3所示，第一微处理器12的硬件系统包含一第一运算单元43，一第一内存44，以及第一直接存储器存取模块22。相对地，第二微处理器14的硬件系统包含一第二运算单元45，一第二内存46，以及第二直接存储器存取模块24。第一内存44包含一第一传输等待区52及一第一接收等待区56。第二内存46包含一第二传输等待区54及一第二接收等待区58。而前述的第一传输控制程序18以及第二传输控制程序20(图3中未显示)是在上述硬件系统中执行，并用以控制上述硬件系统。

当第一微处理器12欲将第一传输数据30传送至第二微处理器14时，第一传输控制程序18将第一传输数据30切割为多段数据信息并且暂存于第一内存44的第一传输等待区52，接着依序经由串行数据总线16传送至第二内存46的第二接收等待区58。第二传输控制程序20会根据总切割段数以判断传送是否完成。第二传输控制程序20读取第二接收等待区54，根据标题信息段32以判断接收是否完成，并将该多段数据信息重组为原先的第一传输数据。

当第二微处理器14有一第二传输数据欲传送至第一微处理器12，第二传输控制程序20亦可利用上述方法传送至第一微处理器12。在本发明嵌入式计算机系统10中，传输数据的两方可同时进行传送以及接收的动作，互相传送/接收数据的微处理器间可同时传送并且接收数据信息段。此外，传送或接收的动作是利用第一直接存储器存取模块22以及第二直接存储器存取模块24以进行，因此数据得以直接自第一内存以及第二内存之间交换而不需通过第一运算单元43或第二运算单元45。

请参阅图4，图4为嵌入式计算机系统10的传输前处理机制示意图。本发明嵌入式计算机系统10中，第一传输控制程序18及第二传输控制程序20皆利用图4所示的传输前处理机制来控制数据的传送及接收。首先，第一传输控制程序18及第二传输控制程序20皆包含以下参数：传送参数(fTransmitting)、接收参数(fReceiving)、末数据信息段参数(fLastpacket)、待传送数据信息段数(Total Sending Packet Number)、以及待接收数据信息段数(Toatl receiving packet Number)。传送参数与接收参数分别用以指示微处理器目前是否正在执行传送与接收的动作。传输控制程序会根据微处理器目前所执行的状态进行相对应的处置。在一实施例中，传送参数或接收参数等于0分别代表微处理器目前并未传送或接收数据段落，相对的以1代表正进行传送或接收。末数据信息段参数用以指示接收动作是否已经完成。而待传送数据信息段数或待接收数据信息段数则用以分别记录目前尚未传送或接收的信息段数。

如图4所示，第一传输控制程序18及第二传输控制程序20借由分别运作本传输前处理机制，以先分别判断其所控制的第一微处理器12及第二微处理器14目前的传送或接收状况，再进一步根据传送或接收的状态分别设定各自所属的直接存储器存取模块22、24，并且执行传输动作。在此，根据传送或接收状况，本传输机制可能产出四种判断结果：正在传送且正在接收，正在传送但并未接收，正在接收但并未传送，并未传送也并未接收。上述四种状况的传送参数以及接收参数应分别呈现(1，1)，(1，0)，(0，1)，(0，0)。

如图4所示，本传输前处理机制是由步骤100开始。在步骤100中，根据传送参数以判断是否正在传送数据，若是则进行步骤102，若否则进行步骤104。在步骤100中，若传送参数为0表示并未传送数据；传送参数为1则表示正在传送数据。在步骤102中，根据接收参数以判断是否正在接收数据。若是，则设定以直接存储器存取方式持续传送及持续接收数据段落。若否，则设定以直接存储器存取方式持续传送数据段落。在步骤102中，若接收参数为0表示并未接收数据；接收参数为1表示正在接收数据。

当步骤100中传送参数为0而判断并未传送数据时，进行步骤104以进一步判断传输等待区是否闲置。在步骤104中，如传输等待区为闲置，则确定无待传送数据；如传输等待区并非闲置，则读取传输等待区的数据并进行相对应的动作。当步骤104中指出传输等待区亦为闲置时，进行步骤106以进一步检查接收参数，以判断是否正在接收数据。若正在接收数据，则设定以直接存储器存取方式持续接收数据段落。若并没有在接收数据，则表示系统闲置。

综合以上各步骤的说明，本传输前处理机制将可判断微处理器是上述四种状况中的何者。接着，根据该四种状况(1，1)，(1，0)，(0，1)，(0，0)分别设定所属的直接内存传送以及/或接收数据。当状况(1，1)时，设定直接内存传送以及接收数据。当状况(1，0)时，设定直接内存传送数据。当状况(0，1)时，设定直接内存接收数据。当状况(0，0)时，系统闲置。

请参阅图5，图5为嵌入式计算机系统10的传输后处理机制示意图。本发明嵌入式计算机系统10中，第一传输控制程序18及第二传输控制程序20皆利用图5所示的传输前处理机制来控制数据的传送及接收。首先，第一传输控制程序18及第二传输控制程序20皆包含以下参数：接收参数(fReceiving)、末数据信息段参数(fLastpacket)、以及待接收数据信息段数(Toatl receiving packet Number)。接收参数分别用以指示微处理器目前是否正在执行接收的动作。传输控制程序会根据微处理器目前所执行的状态进行相对应的处置。在一实施例中，接收参数等于0分别代表微处理器目前并未接收数据段落，相对的以1代表正进行接收。末数据信息段参数用以指示接收动作是否已经完成。而待接收数据信息段数则用以分别记录目前尚未接收的信息段数。

如图5所示，本传输后处理机制是由步骤400开始，在步骤400中，根据末数据信息段参数决定是否已接收到完整的数据，若不是则进行步骤401，若是则将此完整数据放到接收数据等待区。在步骤401中，根据接收参数以判断是否正接收数据，若否，则根据标头数据计算出待接收数据段数，在步骤401中，若接收参数为1则表示正在接收数据，若接收参数为0则表示并未接收数据。

如图5所示。当计算出待接收数据段数后，则进行步骤402，在步骤402中，根据待接收数据段数判断是否已接收到完整的数据。若是，则将完整数据放到接收数据等待区。若否，则继续接收数据。

请参阅图1、图4及图5，在嵌入式计算机系统10中，第一传输控制程序18以及第二传输控制程序20分别以图4所示的传输前处理机制与图5所示的传输后处理机制来控制传送以及接收的动作。第一微处理器12以及第二微处理器14因此可利用传输机制所同时包含的传送以及接收功能互相交换数据。此外，当该嵌入式计算机系统具有其它微处理器时，其它微处理器亦可利用第一微处理器12以及第二微处理器14交换数据时各数据段落间的空档传输数据，而不须等待第一微处理器12以及第二微处理器14完成数据交换后方能运作。

请参阅图6，图6为本发明应用于一嵌入式计算机系统的数据传输方法的流程图。本发明亦提供一种数据传输方法应用于如图1所示的嵌入式计算机系统10中，利用序列时数据总线16将数据由第一微处理器12传输至第二微处理器14，或将数据由第二微处理器14传输至第一微处理器12。以下利用第一传输数据30由第一微处理器12传输至第二微处理器14的情况来说明本发明数据传输方法，至于其所需的硬件系统与前述相同。并且本发明数据传输方法中亦根据如图2及其说明的数据切割规格及相对应的数据重组规则进行。

如图6所示，在步骤201中，根据前述的数据切割规则切割第一传输数据30，以产生多段数据信息34、36、38、40。接着在步骤203中，第一微处理器12经由串行数据总线16依序传送多段数据信息34、36、38、40至第二微处理器14。接着在步骤205中，第二微处理器根据相对应于数据切割规则的数据重组规则重组多段数据信息34、3 6、38、40以形成第一传输数据30。

步骤201所述的数据切割规则即为图2及其说明的数据切割规则，所切割而成的各段数据信息段落34、36、38、40皆为等长，其中首段数据信息34包含标题信息段32，另三段资36、38、40数据信息分别为三个数据段。标题信息段32记录第一传输数据30的数据长度以及数据种类，因此标题信息段32包含的第一传输数据的一第一数据长度。

请参阅图7，图7为图6数据传输方法的步骤205中判断传输是否完毕的详细流程图。如同前述，本发明数据传输方法包含传送以及接收的动作。第二微处理器14于接收数据时，进一步进行下列步骤以判断数据接收的动作是否完成。在步骤301中，根据第一数据长度得知被传输数据信息的段落数目。由于各数据段落等长的特性，因此可根据第一数据长度以计算出数据信息的段落数目，这个段落数目便是应接收信息段落的数目。接着，在步骤303中，计算已接收的数据信息段落的数目。在步骤305中，比较步骤301所计算的应接收信息段落的数目以及步骤303中所计算的已接收的数据信息段落的数目，以判断传输是否完毕。

相较于已知技术，本发明的嵌入式计算机系统，经由传输控制程序的控制将各笔传输数据以预定的数据切割规则切割成多段数据信息，并且接收多段数据信息并且重组为原先的传输数据。本发明嵌入式计算机系统的各微处理器得以通过串行数据总线交换数据，仍可确保数据于串行数据库传输的正确性。此外，藉由将传输数据分割为数段数据信息，以使串行数据总线于各段数据信息传送间的空档处于闲置状况，可使不同的微处理器得以利用各自传送间的空档同时利用串行数据总线传送数据，以减少等待时间。

借由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (14)

1.一种嵌入式计算机系统，包含：

一第一微处理器，存储有一第一传输控制程序；

一第二微处理器，存储有一第二传输控制程序；

一串行数据总线，可供该第一微处理器将一笔预定的第一传输数据传输至该第二微处理器中；

其中，该第一微处理器的第一传输控制程序会先依照一预定的数据切割规则将该笔预定的第一传输数据切割成多段数据信息，而后经由该串行数据总线依序传送至该第二微处理器，接着该第二微处理器的第二传输控制程序会依照一相对应的数据重组规则将所接收到的所述数据信息加以重组以形成该预定的第一传输数据。

2.如权利要求1所述的嵌入式计算机系统，其中，该数据切割规则是将该预定的第一传输数据切割成多段等长的数据信息，该多段等长的数据信息包含一标题信息段以及多个数据段。

3.如权利要求2所述的嵌入式计算机系统，其中，该标题信息段是记录该预定的第一传输数据的一数据长度信息以及一数据种类信息。

4.如权利要求3所述的嵌入式计算机系统，其中，该数据重组规则是依序将等长的该多段数据信息中的该标题信息段去除，并将该多个数据区依序重组以形成该预定的第一传输数据。

5.如权利要求1所述的嵌入式计算机系统，其中，该第一微处理器进一步包含一第一直接存储器存取模块。

6.如权利要求5所述的嵌入式计算机系统，其中，该第一微处理器是利用该第一直接存储器存取模块将该多段数据信息传送至该第二微处理器。

7.如权利要求1所述的嵌入式计算机系统，其中，该第二微处理器的第二传输控制程序亦可依照该预定的数据切割规则将另一笔预定的第二传输数据切割成多段数据信息，而后经由该串行数据总线依序传送至该第一微处理器，接着该第一微处理器的第一传输控制程序会依照该相对应数据重组规则将所接收到的所述数据信息加以重组以形成该笔预定的第二传输数据。

8.如权利要求7所述的嵌入式计算机系统，其中，该第二微处理器进一步包含一第二直接存储器存取模块。

9.如权利要求8所述的嵌入式计算机系统，其中，该第二微处理器是利用该第二直接存储器存取模块将该多段数据信息传送至该第一微处理器。

10.如权利要求1所述的嵌入式计算机系统，其中，该计算机系统是非个人计算机式的嵌入式计算机系统。

11.一种应用于一嵌入式计算机系统的数据传输方法，该嵌入式计算机系统包含一第一微处理器、一第二微处理器以及一串行数据总线，该数据传输方法是利用该串行数据总线将一笔预定的第一传输数据由该第一微处理器传输至该第二微处理器，该数据传输方法包含下列步骤：

(1)该第一微处理器根据一数据切割规则切割该笔预定的第一传输数据，以产生多段数据信息；

(2)该第一微处理器会经由该串行数据总线依序传送该多段数据信息至该第二微处理器；以及

(3)该第二微处理根据一相对应的数据重组规则重组该多段数据信息以形成该预定的第一传输数据。

12.如权利要求11所述的数据传输方法，其中，该步骤(1)是将该笔预定的第一传输数据切割成多段等长的数据信息，该多段等长的数据信息包含一标题信息段以及多个数据段。

13.如权利要求12所述的数据传输方法，其中，该标题信息段包含该笔预定的第一传输数据的一第一数据种类，以及该笔预定的第一传输数据的一第一数据长度。

14.如权利要求13所述的数据传输方法，其中，该步骤(3)进一步包含以下步骤

(3-1)根据该第一数据长度得知该多段数据信息的段落数目；

(3-2)计算已接收的数据信息的段落数目；以及

(3-3)比较该多段数据信息的段落数目以及该已接收的数据信息的段落数目，以判断传输是否完毕。

Images