Dispositif de connexion pour circuit intégré
[0001] L'invention concerne un dispositif de connexion d'un circuit intégré pour connecter un composant externe. Le circuit intégré est alimenté par une tension d'alimentation et une partie du circuit fonctionne à l'aide d'au moins une tension régulée interne. Le dispositif de connexion comprend deux transistors actifs de conductivité différente montés en série entre la tension d'alimentation et la masse. Les drains de ces deux transistors actifs sont reliés ensemble de sorte à former une plage de contact externe, et les grilles de ces transistors actifs sont commandées par des signaux de tension ayant une même amplitude.
Arrière plan technologique
[0002] Il est connu de l'art antérieur des dispositifs de connexion pour circuit intégré. En effet, les circuits intégrés sont généralement équipés de dispositifs de connexion permettant la connexion de composants externes ainsi que la communication entre cet élément externe et ledit circuit intégré.
[0003] Ces dispositifs de connexion consistent en deux transistors actifs MOS (PMOS et NMOS) montés en inverseur de sorte qu'ils forment alors un buffer. Ainsi les grilles de ces deux transistors, formant l'entrée de l'inverseur, sont connectées à la tension d'alimentation et à la masse du circuit intégré. Les drains des transistors, formant la sortie de l'inverseur, représentent la plage de contact externe sur laquelle se connectera un composant externe.
[0004] Un problème de ce dispositif de connexion est qu'il ne peut être connecté que des composants dont le niveau de tension est inférieur ou égal à la tension appliquée à la grille des transistors MOS. En d'autres termes, la tension de fonctionnement des composants externes ne doit pas être supérieure à la tension d'alimentation du circuit intégré. Or, le but dans ce genre de dispositif de connexion est que le transistor PMOS du buffer soit toujours non conducteur tant que la tension appliquée sur les drains est inférieur à la tension appliquée sur les grilles.
[0005] En effet, le buffer est toujours non conducteur tant que la tension du composant externe qui est connecté est plus faible ou égale aux tensions de grille qui est généralement proche de la tension d'alimentation. Or, en connectant un composant externe dont la tension de fonctionnement est supérieure aux tensions de grille du transistor PMOS, le buffer risque de ne plus être non conducteur.
[0006] La conductivité du buffer peut provoquer une augmentation du courant dans le transistor PMOS de l'inverseur. Ceci peut conduire à une injection de courant depuis le composant externe dans la tension d'alimentation du circuit intégré. Cette injection de courant introduit alors du bruit sur la tension d'alimentation et de la surconsommation.
[0007] D'autre part, une tendance actuelle en électronique est de baisser les tensions d'alimentation des circuits. Or cette tendance n'est pas compatible avec le fait d'avoir les tensions de fonctionnement des composants externes plus faible ou égale à la tension de grille des transistors MOS.
Résumé de l'invention
[0008] Un des buts de la présente invention est de fournir un dispositif de connexion pour circuit intégré qui pallie les inconvénients susmentionnés de l'art antérieur.
[0009] A cet effet, l'invention concerne le dispositif de connexion conforme au préambule ci-dessus et caractérisé en ce que le dispositif de connexion comprend en outre des moyens de commutation permettant de modifier le niveau d'amplitude des signaux de tension appliqués sur les grilles des transistors actifs, sans dépasser la plus grande des tensions entre la tension d'alimentation ou la tension régulée interne, afin d'adapter le domaine de tension dudit circuit intégré à un composant externe connecté à la plage de contact externe.
[0010] Grâce à cette caractéristique, le dispositif permet de connecter audit circuit intégré, par l'intermédiaire de la plage de contact externe, des composants externes fonctionnant à des tensions de fonctionnement différentes de la tension d'alimentation et notamment des composants externes dont la tension de fonctionnement est supérieure à la tension d'alimentation du circuit intégré. Cela du fait que ce n'est pas forcément la tension d'alimentation qui est appliquée aux grilles des transistors MOS.
[0011] Des modes de réalisation avantageux du dispositif de connexion font l'objet des revendications dépendantes 2 à 10.
[0012] Un avantage de la présente invention est que ce dispositif permet une protection améliorée du circuit intégré. En effet, en étant capable de fonctionner à différents niveaux de tensions, le dispositif selon la présente invention permet de commuter la tension de grille des transistors MOS d'une valeur à l'autre. Ainsi, dans le cas où la tension d'alimentation et la tension du composant connecté sont très proches, le fait de pouvoir commuter sur un domaine de tension différent permet d'éviter les problèmes de bruit dus à la conductivité du buffer du circuit intégré.
[0013] Un autre avantage au dispositif de la présente invention est de permettre une flexibilité dans l'utilisation du circuit intégré. En effet, la présente invention permet de connecter des composants de différents niveaux de tensions à un circuit intégré. Cette flexibilité devient très intéressante dans le cas où l'on désire utiliser une tension d'alimentation réduite. Effectivement, dans l'art antérieur, la tension d'alimentation constitue une limite supérieure pour la tension de fonctionnement du composant externe connecté. En cas de dépassement de cette limite, il y a l'apparition de bruit sur la tension d'alimentation venant de l'injection de courant.
On comprendra donc que le dispositif selon la présente invention permet d'utiliser une tension d'alimentation réduite sans pour autant devoir limiter les niveaux de tension des composants connectés.
Brève description des figures
[0014] Les buts, avantages et caractéristiques du dispositif de connexion apparaîtront plus clairement dans la description détaillée suivante d'au moins une forme de réalisation de l'invention donnée uniquement à titre d'exemple non limitatif et illustrée par les dessins annexés sur lesquels:
<tb>la fig. 1 <sep>représente de manière schématique le dispositif de connexion selon la présente invention;
<tb>la fig. 2 <sep>représente de manière schématique le dispositif de décalage de tension utilisé; et
<tb>la fig. 3 <sep>représente de manière schématique le dispositif de connexion selon un mode de réalisation préférentiel.
Description détaillée de l'invention
[0015] Dans la description suivante, toutes les parties du circuit intégré qui sont bien connues d'un homme du métier dans ce domaine technique ne seront expliquées que de manière simplifiée.
[0016] La fig. 1 représente de manière schématique le dispositif de connexion 1 selon la présente invention. Ce dispositif 1 comprend un buffer constitué de deux transistors actifs. Ce buffer comprend plus précisément un transistor P1 et un transistor N1 montés en série. Ainsi, les drains des deux transistors N1, P1 sont reliés ensemble alors que la source du transistor P1 est reliée à la tension d'alimentation VDD et que la source et le caisson du transistor N1 est reliée à la masse Vss. Les drains des deux transistors sont également reliés à la plage de contact externe 2 où peut être connecté un composant externe. Les grilles de ces transistors N1, P1 sont reliées au même potentiel, alors que le caisson du transistor P1 est polarisé à une tension correspondant à la valeur maximum de l'amplitude des signaux de tensions commandant les transistors N1 et P1.
[0017] Cet agencement permet ainsi de garantir que le niveau logique "1" est égal à VDD lorsque la tension d'alimentation VDD est connectée à la source du transistor P1. De plus, cet agencement permet de garantir la non-conductivité du buffer lorsque la tension appliquée sur la plage de contact externe 2 est inférieure ou égale au potentiel appliqué sur les grilles des transistors N1 et P1. Or, comme dit précédemment, si la tension appliquée à la plage de contact externe 2 est supérieure à la tension de grille alors le buffer risque de ne plus être non conducteur. Il faut néanmoins comprendre que la tension du composant externe se branchant sur la plage de contact externe 2 ne doit jamais être supérieur à la tension appliquée aux grilles des transistors N1 et P1.
[0018] C'est pourquoi la présente invention comprend en outre des moyens permettant d'appliquer à la plage de contact externe 2 une tension supérieure à VDD sans rendre le buffer conducteur. Pour cela, le présent dispositif de connexion 1 comprend des moyens de commutation 3 permettant de modifier la valeur du potentiel appliqué aux grilles des transistors N1 et P1 afin de l'adapter, à la tension appliquée sur la plage de contact externe 2. Ces moyens de commutation 3 comprennent des moyens de sélection 4 et des moyens de transformation 5.
[0019] Néanmoins, pour modifier la valeur du potentiel appliqué aux grilles des transistors N1 et P1, il faut pouvoir générer les différentes tensions que l'on veut appliquer. C'est pourquoi le circuit intégré est pourvu de moyens permettant la génération de ces tensions différentes, cela peut inclure divers moyens tels que par exemple un ou plusieurs convertisseurs DC-DC. Bien entendu, ces tensions peuvent servir pour d'autres fonctions du circuit intégré telles que l'alimentation des moyens de commutation 3.
[0020] Dans un mode de réalisation préférentiel, le transistor P1 est un transistor de conductivité P du type PMOS et le transistor N1 est un transistor de conductivité N du type NMOS. Le circuit est alimenté par une tension d'alimentation VDDet comprend des moyens permettant de générer une tension interne régulée VREG- Ainsi, pour modifier la plage de tension des plages de contact externes 2 du circuit intégré, les moyens de commutation 3 vont modifier le potentiel des grilles des transistors actifs N1, P1 avec l'une ou l'autre des deux tensions VDDou VREG. Cela permet ainsi d'avoir plusieurs domaines de tension possibles au niveau du buffer. Préférentiellement, c'est la plus élevée des deux tensions, qui est sélectionnée. Cela permet ainsi d'avoir toujours le domaine de tension le plus grand et donc un plus grand choix de tension de circuit externe à connecter.
[0021] Les moyens de sélection 4 se présentent sous la forme d'un comparateur de tension 4 qui va comparer VDDet VREG afin de sélectionner la tension la plus élevée. Le comparateur 4 délivre alors, en sortie, une tension Vesd de valeur égale à la tension la plus élevée entre VREG et VDD- Cette tension Vesd est alors transmise au moyen de transformation 5 ainsi qu'au caisson du transistor P1 afin de commander ledit buffer.
Les moyens de transformation 5 servent à modifier le niveau de tension des signaux d'entrée IN_LS1 et IN_LS2 pour fournir des signaux de commande des transistors COMMAND_N et COMMAND_P appliqués sur les grilles des transistors N1, P1 en les mettant à la tension Vesd- Bien entendu, On pourra prévoir que la sélection de la tension Vesd se fasse automatiquement en fonction de la tension du composant externe appliquée à la plage de contact externe 2. Ainsi, le comparateur de tension 4 sélectionnant directement la tension qui est supérieure à celle du composant externe. En effet, cela permet alors au circuit intégré de s'adapter automatiquement à la tension du composant externe et donc d'éviter au buffer de devenir conducteur.
[0022] Les moyens de transformation 5 se présentent sous la forme de dispositif de décalage du niveau de tension (Level shifter en terminologie anglo-saxonne) qui transforme les signaux d'entrée de commande venant du circuit intégré travaillant sous la tension VREG pour adapter leur niveau de tension en sortie vers la tension Vesd.
[0023] Ces dispositifs de décalage du niveau de tension 5, représentés sur la fig. 2, comprennent une entrée IN donnant sur un inverseur 7 alimenté par VREG et un système à transistor. Ce système est articulé en deux branches symétriques comprenant chacune trois transistors actifs. Chaque branche comprend ainsi deux transistors de conductivité P appelés T1, T2 pour la première branche et T'1, T'2 pour la seconde branche ainsi qu'un transistor de conductivité N appelé T3 pour la première branche et T'3 pour la seconde branche. Chaque transistor T3, T'3 est respectivement monté en série avec un transistor T2, T'2, la source des transistors T3, T'3 étant connectée à la masse VSS- Les transistors T1, T'1 sont montés en série avec les transistors T2, T'2 et alimentés par Vesdau niveau de leur source.
Les grilles des transistors T2 et T3 sont reliées ensemble à la sortie de l'inverseur 7. Les grilles des transistors T'2 et T'3 sont reliées ensemble à l'entrée IN de l'inverseur 7. Les drains des transistors T2 et T3 sont reliés ensemble à la grille du transistor T'1. Les drains des transistors T'2 et T'3 sont reliés ensemble à la grille du transistor T1, ces drains formant également la sortie OUT du dispositif de décalage du niveau de tension.
[0024] Lors du fonctionnement de ce circuit, si l'entrée IN de l'inverseur est à un niveau logique "1", la sortie de l'inverseur est donc à un niveau logique "0". L'application de ce niveau logique "0" sur la grille des transistors T2 et T3 provoque le passage du transistor 12 en mode conducteur et du transistor T3 en mode non conducteur. Par ailleurs, l'application du signal d'entrée de l'inverseur sur la grille des transistors T'2 et T'3 provoque le passage du transistor T'2 en mode non conducteur et du transistor T'3 en mode conducteur. Du fait que le transistor T'3 est conducteur et que les drains de T'2 et T'3 soient reliés à la grille du transistor T1, cela permet de connecter ladite grille du transistor T1 à la masse VSS, rendant ce dernier conducteur. Etant donné que les transistors T1 et T2 sont conducteurs, la tension Veds traverse ces transistors.
Le drain du transistor T2 étant relié à la grille du transistor T'1, la tension Vesd est alors appliquée sur la grille du transistor T1. Le transistor T1 devient alors non conducteur. La sortie OUT du dispositif de décalage du niveau de tension, qui est le point de connexion des drains des transistors T'2 et T'3, est alors la masse VSS- Inversement, lorsque l'entrée IN de l'inverseur est à un niveau logique "0", les transistors T1, T2 et T'3 deviennent non conducteurs alors que les transistors T3, T'1 et T'2 deviennent conducteurs. Cela permet alors à la sortie OUT du dispositif de décalage de tension d'être à Vesd.
[0025] Sur le schéma de la fig. 3sont représentés deux dispositifs de décalage du niveau de tension LS1 et LS2. Le premier LS1 de ces dispositifs est celui qui décale les niveaux de tension de signaux de contrôle desdits transistors N1 et P1. En entrée de ce dispositif LS1 est appliqué un signal INJ_S1 pour la commande des transistors. Le second LS2 de ces dispositifs est utilisé pour mettre ledit buffer de sortie en mode haute impédance. Ce mode se caractérise par le fait que le niveau logique de ladite plage de contact externe 2 n'est ni au niveau logique "1" ni au niveau logique "0". Cet état permet alors de ne pas créer de perturbation aux autres bornes du circuit intégré. Ce dispositif LS2 reçoit en entrée un signal INJ-S2 de commande de mise en mode haute impédance.
[0026] Les signaux de sortie OUT_LS1 et OUT_LS2, sous la tension Vesd, sont envoyés sur un circuit de contrôle 6. Ce circuit de contrôle 6 se charge d'appliquer les signaux de commande COMMAND_N et COMMANDJ<3> aux dites grilles des transistors P1 et N1 afin de les rendre conducteurs ou non ou en mode haute impédance.
[0027] Ce circuit de contrôle 6 comprend en outre des moyens pour appliquer les signaux de commande sur les grilles sans chevauchement. Pratiquement, le circuit de contrôle 6 rend d'abord un des transistors N1 ou P1 non conducteur avant de rendre l'autre conducteur. Cela de sorte à ce que les deux transistors ne soient pas conducteurs en même temps.
[0028] Bien évidemment, il peut être prévu certains agencements préférentiels tels que le fait que VREG soit plus élevée que VDD. Cet agencement permet entre autre de diminuer la tension d'alimentation VDDtout en gardant la possibilité de connecter des composants externes dont la tension est supérieure à VDD mais inférieure à VREG.
[0029] Dans un autre mode de réalisation, il est prévu que le circuit intégré puisse générer un nombre de tensions internes régulées supérieur à deux. Cette multiplicité permet un réglage plus fin de la tension appliquée au transistor N1, P1 en fonction de la tension du composant externe. De plus, cela permet d'avoir un plus grand nombre de domaines de tensions possibles pour le buffer augmentant ainsi la flexibilité du circuit intégré.
[0030] De plus, on peut également prévoir que la sélection de la tension appliquée aux grilles de transistors ne soit pas faite par un détecteur de tension, mais par un sélecteur manuel.
[0031] On comprendra que diverses modifications et/ou améliorations et/ou combinaisons évidentes pour l'homme du métier peuvent être apportées aux différents modes de réalisation de l'invention exposés ci-dessus sans sortir du cadre de l'invention défini par les revendications annexées.
Connection device for integrated circuit
The invention relates to a connection device of an integrated circuit for connecting an external component. The integrated circuit is powered by a supply voltage and a portion of the circuit operates using at least one internal regulated voltage. The connection device comprises two active transistors of different conductivity connected in series between the supply voltage and the ground. The drains of these two active transistors are connected together so as to form an external contact pad, and the gates of these active transistors are controlled by voltage signals having the same amplitude.
Technological background
[0002] It is known from the prior art of the connection devices for an integrated circuit. Indeed, the integrated circuits are generally equipped with connection devices for the connection of external components and the communication between this external element and said integrated circuit.
These connection devices consist of two MOS active transistors (PMOS and NMOS) mounted in the inverter so that they form a buffer. Thus the gates of these two transistors, forming the input of the inverter, are connected to the supply voltage and the ground of the integrated circuit. The drains of the transistors, forming the output of the inverter, represent the external contact area on which an external component will connect.
A problem of this connection device is that it can only be connected components whose voltage level is less than or equal to the voltage applied to the gate of the MOS transistors. In other words, the operating voltage of the external components must not be greater than the supply voltage of the integrated circuit. Now, the purpose in this kind of connection device is that the PMOS transistor of the buffer is always non-conducting as long as the voltage applied to the drains is lower than the voltage applied to the gates.
Indeed, the buffer is still non-conductive as the voltage of the external component that is connected is lower or equal to the gate voltages that is generally close to the supply voltage. However, by connecting an external component whose operating voltage is greater than the gate voltages of the PMOS transistor, the buffer may no longer be non-conductive.
The conductivity of the buffer can cause an increase in the current in the PMOS transistor of the inverter. This can lead to an injection of current from the external component into the supply voltage of the integrated circuit. This current injection then introduces noise on the supply voltage and overconsumption.
On the other hand, a current trend in electronics is to lower the supply voltages of the circuits. However, this trend is not compatible with having the operating voltages of the external components smaller or equal to the gate voltage of the MOS transistors.
Summary of the invention
An object of the present invention is to provide a connection device for an integrated circuit that overcomes the aforementioned drawbacks of the prior art.
For this purpose, the invention relates to the connection device according to the preamble above and characterized in that the connection device further comprises switching means for changing the amplitude level of the applied voltage signals. on the gates of the active transistors, without exceeding the greater of the voltages between the supply voltage or the internal regulated voltage, in order to adapt the voltage range of said integrated circuit to an external component connected to the external contact pad.
With this feature, the device makes it possible to connect to said integrated circuit, via the external contact pad, external components operating at operating voltages different from the supply voltage and in particular external components of which the operating voltage is greater than the supply voltage of the integrated circuit. This is because it is not necessarily the supply voltage that is applied to the gates of the MOS transistors.
Advantageous embodiments of the connection device are the subject of the dependent claims 2 to 10.
An advantage of the present invention is that this device provides improved protection of the integrated circuit. Indeed, being able to operate at different voltage levels, the device according to the present invention makes it possible to switch the gate voltage of the MOS transistors from one value to another. Thus, in the case where the supply voltage and the voltage of the connected component are very close, the fact of being able to switch over to a different voltage range makes it possible to avoid the noise problems due to the conductivity of the buffer of the integrated circuit.
Another advantage of the device of the present invention is to allow flexibility in the use of the integrated circuit. Indeed, the present invention makes it possible to connect components of different voltage levels to an integrated circuit. This flexibility becomes very interesting in the case where it is desired to use a reduced supply voltage. Indeed, in the prior art, the supply voltage is an upper limit for the operating voltage of the connected external component. If this limit is exceeded, there is the appearance of noise on the supply voltage from the injection of current.
It will therefore be understood that the device according to the present invention makes it possible to use a reduced supply voltage without having to limit the voltage levels of the connected components.
Brief description of the figures
The objects, advantages and characteristics of the connection device will appear more clearly in the following detailed description of at least one embodiment of the invention given solely by way of non-limiting example and illustrated by the accompanying drawings in which: :
<tb> fig. 1 <sep> schematically represents the connection device according to the present invention;
<tb> fig. 2 <sep> schematically represents the voltage shifting device used; and
<tb> fig. 3 <sep> schematically represents the connection device according to a preferred embodiment.
Detailed description of the invention
In the following description, all parts of the integrated circuit that are well known to those skilled in this technical field will be explained in a simplified manner.
FIG. 1 schematically shows the connection device 1 according to the present invention. This device 1 comprises a buffer consisting of two active transistors. This buffer more precisely comprises a transistor P1 and a transistor N1 connected in series. Thus, the drains of the two transistors N1, P1 are connected together while the source of the transistor P1 is connected to the supply voltage VDD and the source and the well of the transistor N1 is connected to the ground Vss. The drains of the two transistors are also connected to the external contact pad 2 where an external component can be connected. The gates of these transistors N1, P1 are connected to the same potential, while the box of the transistor P1 is biased at a voltage corresponding to the maximum value of the amplitude of the voltage signals controlling the transistors N1 and P1.
This arrangement thus ensures that the logic level "1" is equal to VDD when the supply voltage VDD is connected to the source of the transistor P1. In addition, this arrangement makes it possible to guarantee the non-conductivity of the buffer when the voltage applied to the external contact pad 2 is less than or equal to the potential applied to the gates of the transistors N1 and P1. However, as said above, if the voltage applied to the external contact pad 2 is greater than the gate voltage then the buffer may no longer be non-conductive. It should be understood, however, that the voltage of the external component connecting to the external contact pad 2 must never be greater than the voltage applied to the gates of the transistors N1 and P1.
This is why the present invention further comprises means for applying to the external contact pad 2 a voltage greater than VDD without making the buffer conductive. For this purpose, the present connection device 1 comprises switching means 3 making it possible to modify the value of the potential applied to the gates of the transistors N1 and P1 in order to adapt it to the voltage applied to the external contact pad 2. These means switching devices 3 comprise selection means 4 and transformation means 5.
However, to change the value of the potential applied to the gates of the transistors N1 and P1, it must be possible to generate the different voltages that we want to apply. This is why the integrated circuit is provided with means for generating these different voltages, this may include various means such as for example one or more DC-DC converters. Of course, these voltages can be used for other functions of the integrated circuit such as the supply of the switching means 3.
In a preferred embodiment, the transistor P1 is a conductivity transistor P of the PMOS type and the transistor N1 is a NMOS type N conductivity transistor. The circuit is powered by a supply voltage VDDet comprises means for generating a regulated internal voltage VREG- Thus, to change the voltage range of the external contact pads 2 of the integrated circuit, the switching means 3 will change the potential grids of the active transistors N1, P1 with one or other of the two VDD or VREG voltages. This makes it possible to have several possible voltage domains at the buffer. Preferably, it is the highest of the two voltages, which is selected. This makes it possible to always have the largest voltage range and therefore a greater choice of external circuit voltage to connect.
The selection means 4 are in the form of a voltage comparator 4 which will compare VDD and VREG to select the highest voltage. The comparator 4 then delivers, at the output, a voltage Vesd of value equal to the highest voltage between VREG and VDD. This voltage Vesd is then transmitted to the transformation means 5 as well as to the well of the transistor P1 in order to control said buffer. .
The transformation means 5 serve to modify the voltage level of the input signals IN_LS1 and IN_LS2 to provide control signals of the transistors COMMAND_N and COMMAND_P applied to the gates of the transistors N1, P1 by putting them to the voltage Vesd- Of course It can be provided that the selection of the voltage Vesd is done automatically according to the voltage of the external component applied to the external contact pad 2. Thus, the voltage comparator 4 directly selecting the voltage which is greater than that of the external component . Indeed, this then allows the integrated circuit to automatically adapt to the voltage of the external component and thus to prevent the buffer from becoming conductive.
The transformation means 5 are in the form of a voltage shifter (Level shifter in English terminology) which transforms the control input signals coming from the integrated circuit working under the voltage VREG to adapt their voltage level output to the voltage Vesd.
These voltage level shifters 5, shown in FIG. 2, include an IN input to an inverter 7 powered by VREG and a transistor system. This system is articulated in two symmetrical branches each comprising three active transistors. Each branch thus comprises two conductivity transistors P called T1, T2 for the first branch and T'1, T'2 for the second branch and a conductivity transistor N called T3 for the first branch and T'3 for the second branch. plugged. Each transistor T3, T'3 is respectively connected in series with a transistor T2, T'2, the source of the transistors T3, T'3 being connected to the ground VSS- The transistors T1, T'1 are connected in series with the transistors T2, T'2 and powered by Vesdau at their source.
The gates of the transistors T2 and T3 are connected together to the output of the inverter 7. The gates of the transistors T'2 and T'3 are connected together to the input IN of the inverter 7. The drains of the transistors T2 and T3 are connected together to the gate of transistor T'1. The drains of transistors T'2 and T'3 are connected together to the gate of transistor T1, these drains also forming the output OUT of the voltage level shifter.
During operation of this circuit, if the input IN of the inverter is at a logic level "1", the output of the inverter is therefore at a logic level "0". The application of this logic level "0" on the gate of transistors T2 and T3 causes the transistor 12 to pass in conductive mode and transistor T3 in non-conductive mode. Furthermore, the application of the input signal of the inverter on the gate of the transistors T'2 and T'3 causes the transistor T'2 to pass in the non-conductive mode and the transistor T'3 in the conductive mode. Since the transistor T'3 is conducting and the drains of T'2 and T'3 are connected to the gate of the transistor T1, this makes it possible to connect said gate of the transistor T1 to the ground VSS, making the latter conductive. Since the transistors T1 and T2 are conductive, the Veds voltage passes through these transistors.
The drain of the transistor T2 being connected to the gate of the transistor T'1, the voltage Vesd is then applied to the gate of the transistor T1. The transistor T1 then becomes non-conductive. The output OUT of the voltage level shifter, which is the point of connection of the drains of the transistors T'2 and T'3, is then the ground VSS- Conversely, when the input IN of the inverter is at one logic level "0", the transistors T1, T2 and T'3 become non-conductive while the transistors T3, T'1 and T'2 become conductive. This then allows the OUT output of the voltage shifter to be at Vesd.
In the diagram of FIG. 3 are shown two devices for shifting the voltage level LS1 and LS2. The first LS1 of these devices is the one that shifts the voltage levels of control signals of said transistors N1 and P1. In input of this device LS1 is applied a signal INJ_S1 for the control of the transistors. The second LS2 of these devices is used to put said output buffer in high impedance mode. This mode is characterized in that the logic level of said external contact pad 2 is neither at logic level "1" nor at logic level "0". This state then makes it possible not to create a disturbance at the other terminals of the integrated circuit. This device LS2 receives as input an INJ-S2 control signal for setting high impedance mode.
The output signals OUT_LS1 and OUT_LS2, under the voltage Vesd, are sent on a control circuit 6. This control circuit 6 is responsible for applying the control signals COMMAND_N and COMMANDJ <3> to said gates of the transistors P1 and N1 to make them conductive or not or in high impedance mode.
This control circuit 6 further comprises means for applying the control signals to the grids without overlap. Practically, the control circuit 6 first renders one of the transistors N1 or P1 non-conducting before making the other conductor. This so that the two transistors are not conductive at the same time.
Of course, it may be provided some preferential arrangements such as the fact that VREG is higher than VDD. This arrangement makes it possible, among other things, to reduce the supply voltage VDD, while keeping the possibility of connecting external components whose voltage is greater than VDD but less than VREG.
In another embodiment, it is provided that the integrated circuit can generate a number of regulated internal voltages greater than two. This multiplicity allows a finer adjustment of the voltage applied to the transistor N1, P1 as a function of the voltage of the external component. In addition, this makes it possible to have a larger number of possible voltage ranges for the buffer, thus increasing the flexibility of the integrated circuit.
In addition, it can also be provided that the selection of the voltage applied to the transistor gates is not made by a voltage detector, but by a manual selector.
It will be understood that various modifications and / or improvements and / or combinations obvious to those skilled in the art can be made to the various embodiments of the invention described above without departing from the scope of the invention defined by the appended claims.