La présente invention est relative à un élévateur de la tension électrique d'une source d'énergie fonctionnant par conversion photovoltaïque.
Plus précisément, l'invention concerne un élévateur de tension fonctionnant sur le principe du découpage périodique du courant qu'une source photovoltaïque délivre à sa charge.
Ce type d'élévateur de tension couplé à une source ou cellule photovoltaïque est approprié particulièrement pour assurer l'alimentation en énergie électrique de faibles consommateurs d'énergie comme les pièces d'horlogerie, notamment une montre ou un réveil, une calculatrice de poche, un poste de radio miniature, une télécommande par infrarouges ou par ondes radio, un téléphone sans fil, un récepteur GPS etc. Ces appareils faibles consommateurs sont à alimentation électrique autonome et comprennent en tant que charge de la cellule un accumulateur électrique maintenu en charge à partir de la source d'énergie photovoltaïque. L'énumération des applications possibles de l'invention qui vient d'être faite n'est évidemment nullement limitative.
Les sources ou cellules photovoltaïques actuellement utilisées pour assurer l'alimentation de ces petits consommateurs d'énergie, fournissent typiquement une tension d'environ 0,3 à 0,6 V par élément, qu'elles soient de type semi-conducteur ou photochimique. Par ailleurs, les circuits électroniques nécessitent une tension d'alimentation qui ne peut guère être inférieure à 1 V de sorte que l'on a l'habitude de brancher plusieurs de ces cellules en série pour en assurer l'alimentation.
Or, pour des raisons d'esthétique, d'encombrement, de prix etc., (critères qui sont particulièrement cruciaux dans la technologie horlogère), on cherche actuellement des solutions de construction dans lesquelles il suffit d'une seule cellule photovoltaïque pour assurer l'alimentation de l'appareil.
On voit donc qu'il y a en principe incompatibilité entre d'une part la faible tension fournie par une seule cellule photovoltaïque et d'autre part les besoins en tension électrique des circuits intégrés courants nécessaires pour faire fonctionner les appareils du genre visé ici.
Une solution permettant de remédier à cette incompatibilité, a déjà été proposée dans la demande de brevet allemand No DOS 2 900 622 dans laquelle on décrit un élévateur de tension à découpage capable de convertir la tension fournie par la cellule en une tension qui est appliquée à une charge, ici un accumulateur, qu'elle est destinée à charger.
A cet effet, la cellule est connectée à sa charge par l'intermédiaire d'une self et d'une diode de blocage en série, le noeud entre ces deux composants étant périodiquement mis à la masse à l'aide d'un transistor de commutation de telle sorte que la self puisse alternativement accumuler de l'énergie magnétique et la libérer pour fournir de l'énergie à la charge.
Pour augmenter le rendement de la conversion, on prévoit dans le document précité, de réguler le taux de hachage, ou autrement dit les durées successives de conduction et de blocage du transistor de commutation ou encore le rapport cyclique du signal de commande de ce transistor. Cette régulation est mise en Öuvre à l'aide d'une bascule monostable dont on fait varier la constante de temps en fonction de la quantité de lumière qui frappe la cellule. Ce montage peut ainsi être considéré pour la cellule solaire comme une charge variable en fonction de l'éclairement ambiant.
Un montage semblable est connu d'un article de la revue Elektronik 2087, 39, (1990), 27 avril, No 9, Munich, DE. Dans ce cas, le point de commutation du transistor est réglable par un potentiomètre à commande manuelle qui, selon les conseils de l'auteur de l'article, doit être réglé à une valeur nominale pour un éclairement maximal (en plein soleil).
Or, des relevés faits par la Demanderesse de la présente demande de brevet, sur des cellules photovoltaïques de ce type montrent qu'il existe, pour un éclairement donné frappant la cellule, une valeur optimale de puissance délivrée qui est obtenue pour une valeur de let tension au bornes de la cellule relativement bien déterminée. La fig. 1 des dessins annexés montre un diagramme dans lequel on a porté en abscisses la tension U en V sur la cellule, en fonction d'une part de la puissance délivrée P en mu W (courbes de puissance A et B) et d'autre part en fonction du courant débité I en mu A (courbe de courant C). Les deux courbes de puissance ont été relevées respectivement avec un éclairement de 1000 lux (courbe A et C) et un éclairement de 2000 lux (courbe B).
Le diagramme en question décrit, à titre d'exemple, le comportement d'une cellule solaire au TiO2, cas dans lequel la valeur de la tension Vopt pour laquelle la puissance délivrée est maximale se situe à environ 0,5 V, cette valeur se décalant légèrement vers la droite sur le diagramme avec l'accroissement de l'éclairement dans une plage relativement restreinte. Il s'est avéré que d'autres types de cellules solaires présentent un diagramme semblable, encore que la valeur nominale de la tension la plus favorable eu égard à la puissance délivrée, puisse varier d'un type de cellule à l'autre.
L'invention a pour but de fournir un élévateur de tension du type général indiqué ci-dessus dans lequel on tire profit de ces constations pour que l'élévateur puisse, avec une très bonne approximation, toujours délivrer la puissance maximale à sa charge et ce quasiment quel que soit l'éclairement auquel la cellule solaire est exposée.
L'invention a donc pour objet un élévateur d'une faible tension fournie par une cellule photovoltaïque selon la revendication 1.
D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels:
- la fig. 1 déjà décrite est un diagramme illustrant le comportement d'une cellule photovoltaïque pouvant être utilisée avec un élévateur de tension selon l'invention;
- la fig. 2 est un schéma simplifié d'un élévateur de tension selon l'invention;
- la fig. 3 montre un exemple de réalisation du bloc de variation de rapport cyclique utilisé dans l'élévateur de tension de la fig. 2; et
- la fig. 4 montre quelques formes d'ondes apparaissant dans de tension selon l'invention.
La fig. 2 représente un mode de réalisation préféré de l'élévateur de tension selon l'invention utilisé ici à titre d'exemple, dans une pièce d'horlogerie.
Il comporte une cellule photovoltaïque ou cellule solaire 1 formée par exemple d'un seul élément et fournissant une tension Vsc de valeur nominale de 0,5 V, par exemple. Il peut s'agir de toute cellule photovoltaïque, à semi-conducteur ou de type photochimique, à TiO2, par exemple. Elle délivre sa tension Vsc entre une borne de masse 2 et une borne positive 3. Une self 4 et une diode 5, par exemple une diode de Schottky, sont montées en série entre la borne 3 et le pôle positif d'un accumulateur 6 dont le pôle négatif est raccordé à la borne de masse 2.
L'accumulateur 6 peut être de tout type actuellement disponible sur le marché, comme les accumulateurs chimiques, à ions lithium de préférence, et les capacités électrochimiques, notamment celles que l'on désigne habituellement par le terme de "supercondensateurs" ou "supercap".
Il est à noter toutefois que l'invention peut être appliquée dans le cadre d'autres utilisations dans lesquelles la charge est formée d'un ou de plusieurs autres composantes nécessitant une alimentation par la cellule 1.
Le trajet source-drain d'un transistor de commutation 7 est connecté entre le nÖud 8 formé entre la self 4 et la diode 5, d'une part et la masse 2 d'autre part.
Un bloc de référence de tension 9 est connecté entre le pâle positif (borne 10) de l'accumulateur 6 et la masse 2. Ce bloc de référence de tension délivre une tension Vref qui est ajustée à la valeur optimale de tension Vopt (fig. 1) à laquelle on veut réguler la tension de sortie de la cellule sur la borne 3. Dans l'exemple décrit où la cellule 1 est de préférence une cellule électrochimique de type Ti02, cette tension est ajustée à 0,5 V, comme l'illustre le diagramme de la fig. 1.
Comme déjà indiqué ci-dessus, l'invention est décrite en application à une pièce d'horlogerie dont les composants principaux habituels sont représentés schématiquement sur la fig. 2. Ainsi, cette pièce d'horlogerie comprend un oscillateur à quartz 11 délivrant un signal inpulsionnel d'une fréquence de 32 kHz, environ (la valeur exacte est typiquement de 32 768 Hz). Cet oscillateur est connecté à un diviseur de fréquence 12 dont la dernière sortie 12a délivre des impulsions à une fréquence de 1 Hz. Ces impulsions sont appliquées à un circuit de commande 13 d'un moteur pas à pas 14 entraînant des aiguilles 15.
La tension Vsc et la tension Vref sont comparées dans un comparateur 16 dont les entrées sont respectivement connectées à la borne 3 et à la sortie du bloc de tension de référence 9. La sortie de ce comparateur 16 est connectée à un circuit générateur 17 du signal de commande du transistor 7, sa sortie 18 étant, à cet effet, reliée à la grille de ce transistor 7.
Le circuit 17 générateur du signal de commande du transistor 7 comprend un bloc d'échantillonnage 19 formé de deux portes ET 20 et 21 et d'un inverseur 22. Plus précisément, la sortie du comparateur 16 est connecté à l'une 20a des entrées de la porte ET 20, et par l'intermédiaire de l'inverseur 22 à l'une 21a des entrées de la porte ET 21. Les autres entrées 20b et 21b de ces portes 20 et 21 sont reliées en commun à la sortie 12a du diviseur de fréquence 12 dont elles reçoivent le signal à 1 Hz. De cette manière, la sortie du comparateur 16 est échantillonnée à un rythme d'un signal de comparaison à la seconde, cette valeur n'étant évidemment choisie qu'à titre d'exemple.
Les sorties 20c et 21c des portes ET 20 et 21 sont respectivement raccordées aux entrées de comptage 23a et de décomptage 23b d'un compteur/décompteur 23. Ce dernier composant comporte trois sorties Q0, Q1 et Q2 reflétant son contenu par un nombre binaire qui peut aller de 0 à 7. Toutefois, dans l'exemple, on n'utilise que les six premières valeurs, c'est-à-dire qu'on bloque la position "7".
Le circuit générateur 17 comprend également une logique combinatoire 24 présentant des premières entrées 24a, 24b et 24c reliées respectivement aux sorties Q0, Q1 et Q2 du compteur/décompteur 23, et des secondes entrées 24d, 24e et 24f connectées respectivement à la sortie de l'oscillateur 11 et à deux sorties supplémentaires 12b et 12c du diviseur de fréquence 12. Ces sorties délivrent respectivement des impulsions à 8 kHz et à 16 kHz, environ. La logique combinatoire 24 présente également une sortie 24g sur laquelle apparaît un signal Fc de commande de la grille du transistor 7.
Le schéma de la logique combinatoire 24 apparaît sur la fig. 3. On voit que dans l'exemple de réalisation représenté, elle comprend trois portes OU 25, 26 et 27, dont les sorties sont appliquées aux entrées respectives d'une porte ET 28. La sortie de cette dernière est reliée à l'entrée de déclenchement S (set) d'une bascule bistable 29 du type "RNSFF" (reset-not-set flip-flop). Cette bascule présente une entrée R de remise à l'état initial à laquelle est appliquée le signal provenant de la sortie 12b du diviseur de fréquence 12, qui a ici une fréquence de 8 kHz.
L'une des entrées de chacune des portes OU 25, 26 et 27 est reliée respectivement à l'une des entrées 24a, 24b, 24c de la logique combinatoire 24 et reçoivent ainsi des signaux appelés respectivement i24a i24b et i24c représentant ensemble une valeur pouvant évoluer entre 0 et 6 et appelé i. Cette valeur i est matérialisée dans le compteur/décompteur 23.
Les autres entrées des portes OU 25, 26 et 27 sont raccordées respectivement: aux entrées 24d, 24e, 24f de cette dernière et reçoivent ainsi des signaux respectifs de fréquence 32, 16 et 8 kHz que l'on désigne par E32k, E16k et E8k.
Il en résulte qu'en appelant la sortie de la porte ET 28 EQ, on peut écrire l'équation logique suivante:
EQ = (E8k + i24c) * (E16k + i24b) * (E32k + i24a)
La bascule 29 transforme la sortie EQ de la porte ET 28 pour engendrer le signal de commande Fc pour la grille du transistor 7, étant entendu que la sortie Fc passe à "1" sur le flanc montant du signal appliqué à l'entrée S de la bascule et à "0" sur le flanc descendant du signal appliqué à l'entrée R.
Les diverses formes d'onde impliquées dans le fonctionnement de la logique combinatoire 24 sont représentées sur la fig. 4.
Le résultat en est que le rapport cyclique du signal de commande Fc du transistor 7, et par conséquent du courant circulant vers la charge 6 à partir de la cellule solaire, varie de la façon suivante. Toutes les secondes, le compteur/ décompteur 23 est incrémenté d'une unité si Vsc = Vref, et décrémenté si Vsc = Vref. Cette variation du contenu du compteur conduit à la sélection d'un rapport cyclique donné en fonction de la combinaison des signaux logiques sur lesquels intervient la logique combinatoire 24.
Le tableau suivant peut ainsi être dressé pour le rapport cyclique:
<tb><TABLE> Columns=5 Tableau
<tb>Head Col 1: Contenu compteur
<tb>Head Col 2: Intervalle "tout"
<tb>Head Col 3: Intervalle "rien"
<tb>Head Col 4: Intervalle "tout"
<tb>Head Col 5: Intervalle "rien"
<tb>Head Col 6: 23
<tb>Head Col 7: ( mu s)
<tb>Head Col 8: ( mu s)
<tb>Head Col 9: %
<tb>Head Col 10: %
<tb><SEP>i = 6<SEP>106,2<SEP>15,3<SEP>87,5<SEP>12,5
<tb><SEP>i = 5<CEL AL=L>91,6<CEL AL=L>30,5<SEP>75,0<SEP>25,0
<tb><SEP>i = 4<SEP>76,3<SEP>45,8<SEP>62,5<SEP>37,5
<tb><SEP>i = 3<SEP>61,0<SEP>61,0<SEP>50 <SEP>50
<tb><SEP>i = 2<SEP>45,8<SEP>76,3<SEP>37,5<CEL AL=L>62,5
<tb><SEP>i = 1<SEP>30,5<SEP>91,6<SEP>25,0<SEP>75,0
<tb><SEP>i = 0<SEP>15,3<CEL AL=L>106,8<SEP>12,5<SEP>87,5
<tb></TABLE>
Le système se stabilisera lorsque la tension Vsc sera proche de la tension Vref, c'est à dire qu'à chaque seconde, il cherchera à établir le rapport cyclique le plus favorable pour que la conversion de la tension se fasse dans les meilleures conditions de rendement possibles.
On constate donc que l'invention fournit un élévateur de tension dont le fonctionnement est entièrement numérique. Son emploi est donc particulièrement avantageux dans des circuits numériques comme ceux que l'on retrouve dans les pièces d'horlogerie pilotées par un quartz.
La résolution du rapport cyclique peut être augmentée en ajoutant des étages supplémentaires au compteur-décompteur, et en adaptant la logique combinatoire.
On remarquera encore que les différents blocs 9, 11, 12, 13, 14, 16 et 17 (voir fig. 2) sont alimentés par l'accumulateur 6.
Il est à noter que la mise en Öuvre des diverses fonctions décrites ci-dessus peut être obtenue à l'aide d'autres circuits numériques, notamment en ce qui concerne la logique combinatoire, d'autres valeurs de fréquence et d'autres valeurs de la tension de référence Vref, cette dernière devant être choisie au mieux pour chaque type de cellule solaire utilisée.
The present invention relates to a booster of the electric voltage of an energy source operating by photovoltaic conversion.
More specifically, the invention relates to a voltage booster operating on the principle of periodic cutting of the current that a photovoltaic source delivers at its charge.
This type of voltage booster coupled to a photovoltaic source or cell is particularly suitable for supplying electrical energy to low energy consumers such as timepieces, in particular a watch or an alarm clock, a pocket calculator, a miniature radio, an infrared or radio remote control, a cordless telephone, a GPS receiver, etc. These low-consumption devices are powered autonomously and include as the cell charge an electric accumulator maintained in charge from the photovoltaic energy source. The list of possible applications of the invention which has just been made is obviously in no way limiting.
The photovoltaic sources or cells currently used to supply these small consumers of energy, typically supply a voltage of approximately 0.3 to 0.6 V per element, whether they are of the semiconductor or photochemical type. Furthermore, electronic circuits require a supply voltage which can hardly be less than 1 V, so that it is customary to connect several of these cells in series to supply them with power.
However, for reasons of aesthetics, size, price etc. (criteria which are particularly crucial in watchmaking technology), we are currently looking for construction solutions in which a single photovoltaic cell is sufficient to ensure the power to the device.
It can therefore be seen that there is in principle an incompatibility between, on the one hand, the low voltage supplied by a single photovoltaic cell and, on the other hand, the electrical voltage requirements of the current integrated circuits necessary to operate the devices of the type targeted here.
A solution making it possible to remedy this incompatibility has already been proposed in the German patent application No DOS 2 900 622 in which a switching voltage booster is described capable of converting the voltage supplied by the cell into a voltage which is applied to a charge, here an accumulator, which it is intended to charge.
To this end, the cell is connected to its load via an inductor and a blocking diode in series, the node between these two components being periodically grounded using a transistor. switching so that the inductor can alternately accumulate magnetic energy and release it to supply energy to the load.
To increase the efficiency of the conversion, provision is made in the aforementioned document to regulate the chopping rate, or in other words the successive periods of conduction and blocking of the switching transistor or also the duty cycle of the control signal of this transistor. This regulation is implemented using a monostable rocker whose time constant is varied as a function of the quantity of light which strikes the cell. This arrangement can thus be considered for the solar cell as a variable charge depending on the ambient lighting.
A similar arrangement is known from an article in the review Elektronik 2087, 39, (1990), April 27, No 9, Munich, DE. In this case, the switching point of the transistor is adjustable by a manually controlled potentiometer which, according to the advice of the author of the article, must be set to a nominal value for maximum illumination (in direct sunlight).
Now, readings made by the Applicant of the present patent application, on photovoltaic cells of this type show that there is, for a given illumination striking the cell, an optimal value of delivered power which is obtained for a value of let voltage at the terminals of the cell relatively well determined. Fig. 1 of the appended drawings shows a diagram in which the voltage U in V on the cell has been plotted on the abscissa, on the one hand as a function of the power delivered P in mu W (power curves A and B) and on the other hand as a function of the current delivered I in mu A (current curve C). The two power curves were noted respectively with an illumination of 1000 lux (curve A and C) and an illumination of 2000 lux (curve B).
The diagram in question describes, by way of example, the behavior of a TiO2 solar cell, case in which the value of the voltage Vopt for which the power delivered is maximum is approximately 0.5 V, this value is shifting slightly to the right on the diagram with the increase in the illumination in a relatively limited range. It has been found that other types of solar cells have a similar diagram, although the nominal value of the most favorable voltage having regard to the power delivered, may vary from one type of cell to another.
The object of the invention is to provide a voltage booster of the general type indicated above in which one takes advantage of these observations so that the booster can, with a very good approximation, always deliver the maximum power at its charge and this almost regardless of the light to which the solar cell is exposed.
The subject of the invention is therefore a booster of a low voltage supplied by a photovoltaic cell according to claim 1.
Other characteristics and advantages of the invention will appear during the description which follows, given solely by way of example and made with reference to the appended drawings in which:
- fig. 1 already described is a diagram illustrating the behavior of a photovoltaic cell that can be used with a voltage booster according to the invention;
- fig. 2 is a simplified diagram of a voltage booster according to the invention;
- fig. 3 shows an exemplary embodiment of the duty cycle variation block used in the voltage booster in FIG. 2; and
- fig. 4 shows some waveforms appearing in voltage according to the invention.
Fig. 2 shows a preferred embodiment of the voltage booster according to the invention used here by way of example, in a timepiece.
It comprises a photovoltaic cell or solar cell 1 formed for example from a single element and providing a voltage Vsc of nominal value of 0.5 V, for example. It can be any photovoltaic cell, semiconductor or photochemical type, with TiO2, for example. It delivers its voltage Vsc between a ground terminal 2 and a positive terminal 3. An inductor 4 and a diode 5, for example a Schottky diode, are connected in series between terminal 3 and the positive pole of an accumulator 6 whose the negative pole is connected to ground terminal 2.
The accumulator 6 can be of any type currently available on the market, such as chemical accumulators, preferably with lithium ions, and the electrochemical capacities, in particular those which are usually designated by the term "supercapacitors" or "supercap" .
It should be noted, however, that the invention can be applied in the context of other uses in which the load is formed from one or more other components requiring supply by cell 1.
The source-drain path of a switching transistor 7 is connected between the node 8 formed between the inductor 4 and the diode 5, on the one hand and the ground 2 on the other hand.
A voltage reference block 9 is connected between the positive blade (terminal 10) of the accumulator 6 and the ground 2. This voltage reference block delivers a voltage Vref which is adjusted to the optimum value of voltage Vopt (fig. 1) to which we want to regulate the cell output voltage on terminal 3. In the example described where cell 1 is preferably an electrochemical cell of Ti02 type, this voltage is adjusted to 0.5 V, as l 'illustrates the diagram in fig. 1.
As already indicated above, the invention is described in application to a timepiece whose usual main components are shown diagrammatically in FIG. 2. Thus, this timepiece includes a quartz oscillator 11 delivering a pulse signal with a frequency of approximately 32 kHz (the exact value is typically 32,768 Hz). This oscillator is connected to a frequency divider 12, the last output 12a of which supplies pulses at a frequency of 1 Hz. These pulses are applied to a control circuit 13 of a stepping motor 14 driving the needles 15.
The voltage Vsc and the voltage Vref are compared in a comparator 16 whose inputs are respectively connected to the terminal 3 and to the output of the reference voltage block 9. The output of this comparator 16 is connected to a signal generating circuit 17 for controlling transistor 7, its output 18 being, for this purpose, connected to the gate of this transistor 7.
The circuit 17 generating the control signal of the transistor 7 comprises a sampling block 19 formed by two AND gates 20 and 21 and an inverter 22. More specifically, the output of the comparator 16 is connected to one of the inputs 20a of the AND gate 20, and via the inverter 22 to one 21a of the inputs of the AND gate 21. The other inputs 20b and 21b of these gates 20 and 21 are connected in common to the output 12a of the frequency divider 12 from which they receive the signal at 1 Hz. In this way, the output of comparator 16 is sampled at a rate of one comparison signal per second, this value obviously being chosen only as example.
The outputs 20c and 21c of the AND gates 20 and 21 are respectively connected to the counting 23a and down counting 23b inputs of a counter / down counter 23. This last component comprises three outputs Q0, Q1 and Q2 reflecting its content by a binary number which can range from 0 to 7. However, in the example, only the first six values are used, that is, the position "7" is blocked.
The generator circuit 17 also includes a combinational logic 24 having first inputs 24a, 24b and 24c connected respectively to the outputs Q0, Q1 and Q2 of the up / down counter 23, and second inputs 24d, 24e and 24f connected respectively to the output of the oscillator 11 and two additional outputs 12b and 12c of the frequency divider 12. These outputs respectively deliver pulses at 8 kHz and 16 kHz, approximately. The combinational logic 24 also has an output 24g on which a signal Fc for controlling the gate of the transistor 7 appears.
The diagram of combinatorial logic 24 appears in FIG. 3. We see that in the embodiment shown, it includes three OR gates 25, 26 and 27, the outputs of which are applied to the respective inputs of an AND gate 28. The output of the latter is connected to the input trigger S (set) of a flip-flop 29 of the "RNSFF" type (reset-not-set flip-flop). This flip-flop has a reset input R to which the signal from the output 12b of the frequency divider 12 is applied, which here has a frequency of 8 kHz.
One of the inputs of each of the OR gates 25, 26 and 27 is respectively connected to one of the inputs 24a, 24b, 24c of the combinational logic 24 and thus receive signals called respectively i24a i24b and i24c representing together a value which can evolve between 0 and 6 and called i. This value i is materialized in the up / down counter 23.
The other inputs of the OR gates 25, 26 and 27 are connected respectively: to the inputs 24d, 24e, 24f of the latter and thus receive respective signals of frequency 32, 16 and 8 kHz which are designated by E32k, E16k and E8k .
As a result, by calling the output of gate ET 28 EQ, we can write the following logical equation:
EQ = (E8k + i24c) * (E16k + i24b) * (E32k + i24a)
The flip-flop 29 transforms the output EQ of the AND gate 28 to generate the control signal Fc for the gate of the transistor 7, it being understood that the output Fc changes to "1" on the rising edge of the signal applied to the input S of the flip-flop and at "0" on the falling edge of the signal applied to input R.
The various waveforms involved in the operation of the combinational logic 24 are shown in FIG. 4.
The result is that the duty cycle of the control signal Fc of the transistor 7, and consequently of the current flowing to the load 6 from the solar cell, varies as follows. Every second, the up / down counter 23 is incremented by one if Vsc = Vref, and decremented if Vsc = Vref. This variation in the content of the counter leads to the selection of a given duty cycle as a function of the combination of the logic signals on which the combinational logic 24 intervenes.
The following table can thus be drawn up for the duty cycle:
<tb> <TABLE> Columns = 5 Array
<tb> Head Col 1: Counter content
<tb> Head Col 2: "all" interval
<tb> Head Col 3: Interval "nothing"
<tb> Head Col 4: "all" interval
<tb> Head Col 5: Interval "nothing"
<tb> Head Col 6:23
<tb> Head Col 7: (mu s)
<tb> Head Col 8: (mu s)
<tb> Head Col 9:%
<tb> Head Col 10:%
<tb> <SEP> i = 6 <SEP> 106.2 <SEP> 15.3 <SEP> 87.5 <SEP> 12.5
<tb> <SEP> i = 5 <CEL AL = L> 91.6 <CEL AL = L> 30.5 <SEP> 75.0 <SEP> 25.0
<tb> <SEP> i = 4 <SEP> 76.3 <SEP> 45.8 <SEP> 62.5 <SEP> 37.5
<tb> <SEP> i = 3 <SEP> 61.0 <SEP> 61.0 <SEP> 50 <SEP> 50
<tb> <SEP> i = 2 <SEP> 45.8 <SEP> 76.3 <SEP> 37.5 <CEL AL = L> 62.5
<tb> <SEP> i = 1 <SEP> 30.5 <SEP> 91.6 <SEP> 25.0 <SEP> 75.0
<tb> <SEP> i = 0 <SEP> 15.3 <CEL AL = L> 106.8 <SEP> 12.5 <SEP> 87.5
<tb> </TABLE>
The system will stabilize when the voltage Vsc is close to the voltage Vref, that is to say that every second, it will seek to establish the most favorable duty cycle so that the conversion of the voltage is done under the best conditions of possible returns.
It can therefore be seen that the invention provides a voltage booster whose operation is entirely digital. Its use is therefore particularly advantageous in digital circuits such as those found in timepieces driven by a quartz.
The resolution of the duty cycle can be increased by adding additional stages to the up-down counter, and by adapting the combinational logic.
It will also be noted that the different blocks 9, 11, 12, 13, 14, 16 and 17 (see fig. 2) are supplied by the accumulator 6.
It should be noted that the implementation of the various functions described above can be obtained using other digital circuits, in particular with regard to combinatorial logic, other frequency values and other values of the reference voltage Vref, the latter having to be chosen at best for each type of solar cell used.