Die Erfindung betrifft ein Verfahren zur Übertragung von digitalen Signalen, bei dem als Modulationsverfahren die Frequenzumtastung angewendet wird, wobei ein digitales Sendesignal von einer auf eine andere Hubfrequenz umgetastet wird, ein Umtastsignal und eine Sägezahnspannung auftreten und zur Realisierung des Verfahrens ein Signalprozessor vorgesehen ist.
Die Grundlage der digitalen Signalverarbeitung bildet das Abtasttheorem von Shannon: bandbegrenzte Signale, die mit einer Rate abgetastet werden, die mindestens doppelt so hoch ist als die höchste auftretende Signalfrequenz, können ohne lnformationsverlust zeitdiskret verarbeitet werden. Die Zeitabstände zwischen den Abtastungen müssen konstant sein.
Durch eine bei der Abtastung mittels A/D-D/A-Wandler vorgenommene Quantisierung im Amplitudenbereich (Digitalisierung) werden die Signale in Zahlenfolgen übergeführt, die rein digital verarbeitbar sind.
Echtzeitsysteme sind darüber hinaus noch in der Lage, sämtliche anfallenden Daten so zu verarbeiten, dass ein eindeutiger zeitlicher Zusammenhang zwischen Dateneingängen und Datenausgängen (analog oder digital) besteht.
Zur Übertragung von mehreren Signalen, insbesondere von Digitalsignalen, über einen gemeinsamen Übertragungskanal werden bevorzugt Frequenzmultiplexsysteme eingesetzt. Das für die Übertragung digitaler Signale verwendete Modulationsverfahren der Frequenzumtastung (FSK) beruht darauf, dass je nach logischem Zustand des zu übertragenden Signals zwischen (mindestens) zwei Ausgangsfrequenzen umgetastet wird.
Filterschaltungen zur Begrenzung des Spektrums des Ausgangssignals der einzelnen Senderschaltungen sind im allgemeinen notwendig, weil das Spektrum eines frequenzmodulierten Signals theoretisch unendlich breit ist und daher, um gegenseitige Beeinflussung benachbarter Kanäle zu verhindern, begrenzt werden muss.
Bei bekannten Systemen dieser Art, besonders zur Übertragung von digitalen Signalen, ist die Sendefrequenz der Senderschaltung (= Kanalfrequenz) durch frequenzbestimmende Bauelemente fest vorgegeben; die maximale Taktrate des zu übertragenden Digitalsignals kann vom Betreiber der Senderschaltung nicht erhöht werden.
In der DE-OS 2 300 298 ist ein Übertragungssystem für Datensignale mit Hilfe von linearer Frequenzmodulation beschrieben. Der Sender besteht aus einem Modulator, der mit einem Sägezahnspannungsgenerator verbunden ist, welcher eine Sägezahnspannung mit positiver oder negativer Neigung, abhängig vom Binärwert des zu übertragenden Datensignals, erzeugt. Dieses Signal gelangt an einen spannungsgesteuerten Oszillator (VCO), der ein lineares frequenzmoduliertes Signal abgibt. Beim VCO ist zur Konstanthaltung der Mittenfrequenz eine Regelschleife vorgesehen. Eine zweite Regelschleife hält die Neigung der Sägezahnspannung bzw. den Frequenzhub konstant.
Der Empfänger bei diesem Übertragungssystem weist eine Synchronisationsanordnung zum Erzeugen eines Ortstaktsignales auf, dessen Frequenz der des Datensignals entspricht und dessen Phase durch den mittleren Rhythmus der empfangenen Daten bestimmt ist. Die Übertragungsgeschwindigkeit ist bei diesem System von der Zeitbasis vorgegeben. Die Anforderungen bezüglich Frequenzkonstanz an die Zeitbasis sind sehr hoch und können nur mit einem Quarz realisiert werden. Es ist somit eine Änderung der Übertragungsgeschwindigkeit nur mit entsprechendem Aufwand möglich. Weiters muss hier auch unbedingt das digitale Datensignal mit der Frequenz der Zeitbasis bzw. der Sägezahnspannung synchronisiert sein, da sonst unkontrollierte Frequenzsprünge auftreten, die zu Fehlern in der Datenübertragung führen.
In der WO-A1-85/01 407 ist ein Modem für die Übertragung von Digitalsignalen beschrieben, bei dem ein Signalprozessor eingesetzt wird. Das Modem ist zur schnellen und langsamen Datenübertragung geeignet, wobei bei der schnellen eine synchrone und eine asynchrone Vollduplex Datenübertragung möglich ist. Dieses Modem arbeitet nicht zeit- und wertediskret, d.h. die Kanalmittenfrequenz, die Hubfrequenz, sowie alle anderen Parameter sind nicht unabhängig voneinander einstellbar.
Die Aufgabe der Erfindung besteht nun darin, ein Verfahren auf rein digitaler Ebene zu schaffen, bei dem die Kanalfrequenz sowie alle anderen bei einer Übertragung notwendigen Parameter vollkommen unabhängig einstellbar sind.
Die Aufgabe wird durch die Erfindung gelöst, welche dadurch gekennzeichnet ist, dass in dem Signalprozessor das digitale Sendesignal, nach einer Umsetzung in die Binärwerte -1, +1, nach einem Abtastverfahren gleitend von der einen auf die andere Hubfrequenz omega H umgetastet wird, d.h. der Übergang von der positiven auf die negative Hubfrequenz omega H oder umgekehrt erfolgt und dass dieses Signal einer Kanalbegrenzung unterzogen wird, und danach eine Kanalumsetzung erfolgt, und dass bei Sendebeginn die Amplitude des modulierten Sendesignales, welches jenes nach der Kanalumsetzung ist, kontinuierlich bis zur eingestellten Höhe zunimmt und bei Sendeende ebenso kontinuierlich abnimmt, und dass in dem selben oder einem weiteren Signalprozessor ein digitalisiertes Empfangssignal einer Kanalumsetzung und anschliessend einer Kanalextraktion unterzogen wird,
und dass danach das Signal mit einem einstellbaren Differenzenbildner demoduliert und anschliessend mit einem Signal verglichen wird, das sich durch Multiplikation eines adaptierbaren Schwellwertes mit der gefilterten momentanen Kanalsignalleistung ergibt. Dadurch ist erstmals ein vollkommen zeit- und wertediskretes Übertragungssystem für digitale Signale gegeben, d.h. die Kanalmittenfrequenz sowie die Hubfrequenz und alle anderen Parameter sind nur abhängig von der festen Abtastfrequenz.
Von Vorteil ist, dass bei der kontinuierlichen Signalumtastung im Sender das in die Binärwerte (-1) und (+1) umgesetzte Sendesignal mit einer normierten Umtastzeit multipliziert wird, anschliessend integriert und anschliessend begrenzt wird, wobei die Integration durch Rückführung des begrenzten Signals und Addition zum Eingangssignal des Integrators realisiert wird, und danach mit der normierten maximalen kanalspezifischen Hubfrequenz multipliziert wird, und dass aus der nun als Inkrement vorliegenden Zahl eine Sägezahnschwingung und anschliessend eine frequenzgleiche Sinus- und Cosinusschwingung gebildet wird.
Nach einer Ausgestaltung der Erfindung wird bei der Kanalbegrenzung die Sinus- und die Cosinusschwingung einer Allpassfilterung unterzogen, und anschliessend werden aus beiden Schwingungen die hohen Frequenzen gefiltert und die Filterung ist mit Digitalfiltern realisiert, wobei die Filterkoeffizienten einstellbar sind.
Von Vorteil ist, dass bei der Kanalumsetzung die von der Kanalbegrenzung gefilterte Sinusschwingung mit der Cosinusschwingung einer normierten Kanalmittenfrequenz und die gefilterte Cosinusschwingung mit der Sinusschwingung dieser Kanalmittenfrequenz multipliziert wird, und dass anschliessend beide Signale addiert werden.
Ein weiterer Vorteil ist, dass bei der kontinuierlichen Amplitudentastung bei Sendebeginn und Sendeende ein entsprechendes Signal (RTS) nach einer Umsetzung in die Binärwerte (+1), (-1) mit einer normierten Auf- bzw. Abtast zeit multipliziert wird, anschliessend integriert und anschliessend begrenzt wird, wobei die Integration durch Rückführung des begrenzten Signals und Addition zum Eingangssignal des Integrators realisiert wird und danach mit der normierten Sendeamplitude multipliziert wird und nachfolgend mit dem nach der Addition von der Kanalumsetzung stammenden Signal multipliziert wird.
Ein weiterer Verfahrensschritt liegt darin, dass bei der Kanalumsetzung im Empfänger das digitalisierte Empfangssignal mit der Sinus- und der Cosinusschwingung der normierten Kanalmittenfrequenz multipliziert wird.
Ein weiterer Vorteil liegt darin, dass bei der Kanalextraktion das mit der Sinus- und Cosinusschwingung multiplizierte Empfangssignal einer Allpassfilterung unterzogen wird, und dass anschliessend aus beiden Schwingungen die hohen Frequenzen gefiltert werden, und dass die Filterung mit Digitalfiltern realisiert ist, wobei die Filterkoeffizienten einstellbar sind.
Ein vorteilhafter Verfahrensschritt besteht darin, dass bei der einstellbaren Differenzenbildung die beiden Signale aus der Kanalextraktion verzögert werden, wobei die Verzögerungszeit einstellbar ist, und dass anschliessend jeweils vom Signal das verzögerte Signal subtrahiert wird und danach jeweils die Differenz aus der einen Subtraktion mit dem anderen Signal multipliziert wird.
Ein weiterer Vorteil der Erfindung liegt darin, dass die beiden Signale aus der Kanalextraktion quadriert und anschliessend addiert werden, wobei dieses Signal die momentane Kanalleistung repräsentiert, und dass danach mittels eines Digitalfilters, bei dem die Koeffizienten einstellbar sind, die hohen Frequenzen ausgefiltert werden, und dass anschliessend die Differenz der Signale vor und nach der Filterung gebildet wird und danach eine Betragsbildung erfolgt, und dass dieses Signal mit einer einstellbaren maximal zulässigen Schwankung der Kanalleistung verglichen wird und das Resultat für die Empfangssignalqualitätsüberwachung herangezogen wird.
Ein ausserordentlicher Verfahrensschritt besteht darin, dass das Signal, das die gefilterte Kanalleistung repräsentiert mit einem einstellbaren Wert, der die minimal zulässige Kanalleistung repräsentiert, verglichen wird, und dieses Signal für die Empfangssignalpegelüberwachung herangezogen wird.
Ein weiterer erfindungsgemässer Verfahrensschritt liegt darin, dass die Signale aus der einstellbaren Differenzenbildung voneinander subtrahiert werden und mit einem Signal verglichen werden, welches ein einstellbares Referenzsignal, multipliziert mit dem die momentane Kanalleistung repräsentierenden Signal nach der Filterung, ist und die Grösser/Kleiner-Information die Empfangsdaten sind.
Von Vorteil ist, dass eine im Signalprozessor erzeugte Sägezahnschwingung frequenzverdoppelt und anschliessend gleichgerichtet wird, und dass danach für jede Sägezahnrampe die Werte für eine Viertelperiode einer Sinusschwingung aus einem Speicher ausgelesen werden, und dass aus einer Positiv/Negativ-Information aus der Sägezahnschwingung und den Werten für eine Viertelperiode einer Sinusschwingung eine volle Periode einer Sinusschwingung gebildet wird.
Von Vorteil ist, dass Tiefpassfilter vorgesehen sind, wobei diese Tiefpassfilter modifizierte biquadratische Filterstufen zweiter Ordnung sind, wobei das Eingangssignal nach einer Additionsstelle einerseits einer Verzögerungsstufe mit Doppelspeicherzellen (16 Bit/32 Bit) zugeführt wird und anderseits einer Additionsstelle, der der verzögerte Wert negiert zugeführt wird und dieser weiters mit dem negierten verzögerten Wert addiert wird, und der verzögerte Wert mit einem Koeffizienten multipliziert wird und zum Ausgangssignal mit der letzten Additionsstelle addiert wird, und dass weiters der mit dem Koeffizienten multiplizierte Wert zum Ausgangssignal der letzten Additionsstelle addiert wird, und dass der verzögerte Eingangswert invertiert mit einem weiteren Koeffizienten der gleichen Behandlung unterzogen wird,
und anschliessend zur Additionsstelle am Eingang der Filterstufe geführt wird, und dass das Ausgangssignal der Verzögerungsstufe einer weiteren Verzögerungsstufe zugeführt wird, deren Ausgangssignal einerseits mit einem weiteren Koeffizienten multipliziert wird, wobei das Ausgangssignal der Verzögerungsstufe vom Produkt der letzten Multiplikation subtrahiert wird und der Behandlung mit dem zweiten Koeffizienten zugeführt wird, und dass anderseits der Ausgangswert der letztgenannten Verzögerungsstufe zur letzten Addition des von der ersten Verzögerungsstufe mit dem Koeffizienten multiplizierten und addierten Signals addiert wird und dieser Wert den gefilterten Wert darstellt.
Ebenfalls von Vorteil ist, dass zur Realisierung der Allpassfilter der Wert des Koeffizienten, mit dem das Signal nach der zweiten Verzögerungsstufe multipliziert wird, an den Eingang der ersten Verzögerungsstufe rückgeführt wird und hier mit dem Eingangswert der ersten Verzögerungsstufe multipliziert wird, wobei dieser Wert vom Eingangswert der Verzögerungsstufe subtrahiert wird.
Bei der Anordnung zur Durchführung des Verfahrens ist ein Signalprozessor vorgesehen, der über einen parallelen Bus mit einem Steuermikroprozessor verbunden ist, welcher an den Optokoppler mit nachfolgender Signalaufbereitung angeschlossen ist, über die die digitalen Sende- und Steuersignale dem Steuermikroprozessor zuführbar sind und der Steuermikroprozessor die digitalen Empfangs- und Steuersignale über die Optokoppler abgibt und an den Signalprozessor ein A/D- und ein D/A-Wandler angeschlossen ist, wobei über die Wandler frequenzmodulierte Signale empfangen und ausgesendet werden und der Steuermikroprozessor mit einer Speichereinheit, einer Parametrierschaltereinheit, einem Abgleichtaster, einem Testschalter und einem Host-Interface verbunden ist und für den Signalprozessor und den Steuermikroprozessor eine Überwachungsschaltung vorgesehen ist.
Eine Ausgestaltung der Anordnung besteht darin, dass an die beiden Wandler eingangsseitig eine Zweidraht/Vierdraht-Umschaltung angeschlossen ist.
Die Erfindung wird anhand der Zeichnungen nun noch näher erläutert.
Die Fig. 1 zeigt die Struktur des Senders,
Fig. 2 jene des Empfängers,
Fig. 3 die Signale an verschiedenen Punkten im Sender,
Fig. 4 die Erzeugung des Sinussignales,
Fig. 5 die detaillierte Struktur der Tiefpassfilter,
Fig. 6 die Struktur der Allpassfilter und
Fig. 7 eine mögliche Anordnung zur Durchführung des Verfahrens.
In einem Signalprozessor wird nach einem Abtastverfahren ein digitales Sendesignal TxD nach einer Umsetzung 1 in die Binärwerte -1, +1 kontinuierlich von der einen auf die andere Hubfrequenz omega H umgetastet, d.h. der Übergang von der positiven auf die negative Hubfrequenz omega H oder umgekehrt erfolgt z.B. auf einer Geraden. Dieses Signal wird anschliessend einer Kanalbegrenzung 2 unterzogen, und danach erfolgt eine Kanalumsetzung 3. Bei Sendebeginn nimmt die Amplitude des modulierten Sendesignales, welches jenes nach der Kanalumsetzung 3 ist, kontinuierlich bis zur eingestellten Höhe zu, und bei Sendeende nimmt diese ebenso kontinuierlich ab. In dem selben oder einem weiteren Signalprozessor wird ein digitalisiertes Empfangssignal RxD einer Kanalumsetzung 4 und anschliessend einer Kanalextraktion 5 unterzogen.
Danach wird das Signal mit einem einstellbaren Differenzenbildner 6 demoduliert und anschliessend mit einem Signal verglichen, welches sich durch Multiplikation eines adaptierbaren Schwellwertes 7 mit der gefilterten momentanen Kanalsignalleistung 8 ergibt.
Aus Fig. 1 ist ersichtlich, dass bei der kontinuierlichen Signalumtastung 9 im Sender das in die Binärwerte -1 und +1 umgesetzte Sendesignal TxD mit einer normierten Umtastzeit 10 multipliziert wird. Dieses Signal wird anschliessend integriert und danach in einem Begrenzer 11 begrenzt, wobei die Integration durch Rückführung des begrenzten Signals 13 und Addition zum Eingangssignal des lntegrators 12 realisiert wird. Danach wird dieses Signal 13 mit der normierten maximalen kanalspezifischen Hubfrequenz 14 multipliziert. Aus der nun als Inkrement vorliegenden Zahl wird eine Sägezahnschwingung 15 und anschliessend eine frequenzgleiche Sinus- 16 und Cosinusschwingung 17 gebildet.
Bei der Kanalbegrenzung 2 im Sender wird die Sinus- 16 und die Cosinusschwingung 17 einer Allpassfilterung 18, 19 unterzogen, anschliessend werden aus beiden Schwingungen 20, 21 die hohen Frequenzen bei 18a, 19a gefiltert. Die Filterung wird dabei mit Digitalfiltern realisiert, wobei die Filterkoeffizienten 22 einstellbar sind.
Bei der Kanalumsetzung 3 im Sender wird die von der Kanalbegrenzung 2 gefilterte Sinusschwingung 23 mit der Cosinusschwingung 24 einer normierten Kanalmittenfrequenz 25 und die gefilterte Cosinusschwingung 26 mit der Sinusschwingung 27 dieser Kanalmittenfrequenz 25 multipliziert. Anschliessend werden beide Signale 28, 29 addiert.
Bei der kontinuierlichen Amplitudentastung 30 wird bei Sendebeginn und Sendeende ein entsprechendes Signal RTS nach einer Umsetzung 31 in die Binärwerte +1, -1 mit einer normierten Auf- 32 bzw. Abtastzeit 32 multipliziert. Anschliessend erfolgt eine Integration 33 mit nachfolgender Begrenzung, wobei die Integration 33 durch Rückführung des begrenzten Signals und Addition zum Eingangssignal des lntegrators 33 realisiert wird. Danach wird mit der normierten Sendeamplitude 34 multipliziert und nachfolgend mit dem nach der Addition von der Kanalumsetzung 3 stammenden Signal multipliziert.
In Fig. 2 wird bei der Kanalumsetzung 4 im Empfänger das digitalisierte Empfangssignal RxD mit der Sinus- 35 und der Cosinusschwingung 36 der normierten Kanalmittenfrequenz 37 multipliziert. Bei der anschliessenden Kanalextraktion 5 wird das mit der Sinus- und Cosinusschwingung multiplizierte Empfangssignal RxD einer Allpassfilterung 38, 39 unterzogen. Anschliessend werden aus beiden Schwingungen 40, 41 die hohen Frequenzen bei 38a, 39a gefiltert. Auch hier ist die Filterung mit Digitalfiltern realisiert, wobei die Filterkoeffizienten 42 einstellbar sind.
Bei der nachfolgenden einstellbaren Differenzenbildung 6 werden die beiden Signale aus der Kanalextraktion 5 mittels Schieberegister 44, 45 verzögert, wobei die Verzögerungszeit bei 43 einstellbar ist. Anschliessend wird jeweils vom Signal 46, 47 das verzögerte Signal 48, 49 subtrahiert. Danach wird jeweils die Differenz aus der einen Subtraktion 50 bzw. 51 mit dem anderen Signal 46 bzw. 47 multipliziert.
Die beiden Signale aus der Kanalextraktion 5 werden quadriert 52, 53 und anschliessend addiert 54. Dieses Signal repräsentiert die momentane Kanalleistung 55. Danach werden mittels eines Digitalfilters 56, bei dem die Koeffizienten 57 einstellbar sind, die hohen Frequenzen ausgefiltert. Anschliessend wird das Signal vor und nach der Filterung verglichen 58 und danach erfolgt eine Betragsbildung ABS. Dieses Signal 59 wird mit einer maximal zulässigen Schwankung der Kanalleistung 60 verglichen und das Resultat wird für die Empfangssignal- qualitätsüberwachung SQ herangezogen.
Das Signal 62, das die gefilterte Kanalleistung repräsentiert, wird mit einem Wert, der die minimal zulässige Kanalleistung 61 repräsentiert, verglichen, und dieses Signal 63 wird für die Empfangssignalpegelüberwachung DCD herangezogen.
Die Signale 64, 65 aus der einstellbaren Differenzenbildung 6 werden voneinander subtrahiert und mit einem Signal 66, welches ein Referenzsignal 7 multipliziert mit dem die momentane Kanalleistung 8 repräsentierenden Signal 8 bzw. 62 nach der Filterung 56, verglichen, und die Grösser/Kleiner-Information die zur digitalen Weiterverarbeitung aufbereiteten Empfangsdaten RxD min sind.
In Fig. 3 sind die Signale an verschiedenen Punkten im Sender dargestellt. Hierbei ist von oben nach unten ein Übergang vom zu übertragenden Digitalsignal TxD dargestellt. Darunter ist das Signal 13 ersichtlich und die nachfolgenden drei Signale sind jene, die aus der erfindungsgemässen kontinuierlichen Signalumtastung resultieren, und dadurch keinen Phasensprung aufweisen. Diese drei Signale stellen in Fig. 1 die Signale an den Punkten 15, 16 und 17 dar. Das strichpunktierte Signal stellt den Phasensprung bei einer harten Umtastung dar.
Bei Fig. 4 wird eine im Signalprozessor erzeugte Sägezahnschwingung 15 frequenzverdoppelt 67 und anschliessend gleichgerichtet 68. Danach werden für jede Sägezahnrampe 69 die Werte für eine Viertelperiode einer Sinusschwingung 70 aus einem Speicher ausgelesen. Aus einer Positiv/Negativ-Information 71 aus der Sägezahnschwingung und den Werten für den Teil einer Sinusschwingung 70 wird eine Sinusschwingung 72 gebildet.
Das Tiefpassfilter in Fig. 5 ist eine modifizierte biquadratische Filterstufe zweiter Ordnung und ein Grundbaustein der digitalen Tiefpässe 18a, 19a, 38a, 39a. Das Eingangssignal 73 wird nach einer Additionsstelle 74 einerseits einer Verzögerungsstufe 75 mit Doppelspeicherzellen (16 Bit/32 Bit) zugeführt und anderseits einer Additionsstelle 76, der der verzögerte Wert 77 negiert zugeführt wird und dieser weiters mit dem negierten verzögerten Wert 77 addiert 78 wird. Der verzögerte Wert 77 wird mit einem Koeffizienten B1 multipliziert und zum Ausgangssignal mit der letzten Additionsstelle 78 addiert 79. Weiters wird der mit dem Koeffizienten B1 multiplizierte Wert zum Ausgangssignal 80 der letzten Additionsstelle 79 addiert 81.
Der verzögerte Eingangswert 77 wird invertiert mit einem weiteren Koeffizienten A1 der gleichen Behandlung unterzogen und anschliessend zur Additionsstelle 74 am Eingang der Filterstufe zugeführt. Das Ausgangssignal 77 der Verzögerungsstufe 75 mit Doppelspeicherzellen wird einer weiteren Verzögerungsstufe 82 zugeführt, deren Ausgangssignal 83 einerseits mit einem weiteren Koeffizienten A0 multipliziert wird, wobei das Ausgangssignal 83 der Verzögerungsstufe 82 vom Produkt 84 der letzten Multiplikation subtrahiert 85 wird und der Behandlung mit dem zweiten Koeffizienten A1 zugeführt wird. Anderseits wird der Ausgangswert 83 der letztgenannten Verzögerungsstufe 82 zur letzten Addition 81 des von der ersten Verzögerungsstufe 75 mit dem Koeffizienten B1 multiplizierten und addierten Signals addiert 86 und dieser Wert stellt den gefilterten Wert 87 dar.
Bei der in Fig. 6 dargestellten Realisierung der Allpassfilter 18, 19, 38, 39 wird der Wert eines Koeffizienten A0 an den Eingang der ersten Verzögerungsstufe 75 rückgeführt und hier mit dem entsprechenden Wert 88 multipliziert und dieser Wert 89 vom Eingangswert der Verzögerungsstufe subtrahiert. Ansonsten entspricht der Aufbau des Allpassfilters jenem des Tiefpassfilters in Fig. 5.
Bei der in Fig. 7 dargestellten Anordnung zur Durchführung des Verfahrens ist ein Signalprozessor 100 vorgesehen, der über einen parallelen Bus 101 mit einem Steuermikroprozessor 102 verbunden ist, an den Optokoppler 103 mit nachfolgender Signalaufbereitung 104 angeschlossen sind, über die die digitalen Sende- TxD und Steuersignale RTS dem Steuermikroprozessor 102 zugeführt werden. Der Steuermikroprozessor 102 gibt die digitalen Empfangs- RxD min und Steuersignale DCD, SQ über die Optokoppler 103 ab. An den Signalprozessor 100 ist ein kombinierter A/D- und ein D/A-Wandler 105 angeschlossen, wobei über den Wandler 105 frequenzmodulierte Signale 106, 107 empfangen und ausgesendet werden. Der Steuermikroprozessor 102 ist mit einer Speichereinheit 108, einer Parametrierschaltereinheit 109, einem Abgleichtaster 110, einem Testschalter 111 und einem Host-Interface 112 verbunden.
Für den Signalprozessor 100 und den Steuermikroprozessor 102 ist eine Überwachungsschaltung 113 vorgesehen.
An den Wandler 105 ist eingangsseitig eine Zweidraht/Vierdraht-Umschaltung 114 angeschlossen.
The invention relates to a method for transmitting digital signals in which frequency shift keying is used as the modulation method, a digital transmission signal being keyed from one to another stroke frequency, a keying signal and a sawtooth voltage occurring and a signal processor being provided to implement the method.
The basis of digital signal processing is Shannon's sampling theorem: band-limited signals, which are sampled at a rate that is at least twice as high as the highest occurring signal frequency, can be processed in a time-discrete manner without loss of information. The time intervals between samples must be constant.
A quantization in the amplitude range (digitization) carried out during the sampling by means of an A / D-D / A converter converts the signals into sequences of numbers which can be processed purely digitally.
Real-time systems are also able to process all data so that there is a clear temporal relationship between data inputs and data outputs (analog or digital).
Frequency multiplex systems are preferably used to transmit a plurality of signals, in particular digital signals, over a common transmission channel. The modulation method of frequency shift keying (FSK) used for the transmission of digital signals is based on the fact that depending on the logical state of the signal to be transmitted, keying is carried out between (at least) two output frequencies.
Filter circuits for limiting the spectrum of the output signal of the individual transmitter circuits are generally necessary because the spectrum of a frequency-modulated signal is theoretically infinitely wide and therefore has to be limited in order to prevent mutual interference between adjacent channels.
In known systems of this type, particularly for the transmission of digital signals, the transmission frequency of the transmitter circuit (= channel frequency) is predetermined by frequency-determining components; the operator of the transmitter circuit cannot increase the maximum clock rate of the digital signal to be transmitted.
DE-OS 2 300 298 describes a transmission system for data signals using linear frequency modulation. The transmitter consists of a modulator, which is connected to a sawtooth voltage generator, which generates a sawtooth voltage with a positive or negative inclination, depending on the binary value of the data signal to be transmitted. This signal is sent to a voltage controlled oscillator (VCO), which emits a linear frequency modulated signal. In the VCO, a control loop is provided to keep the center frequency constant. A second control loop keeps the slope of the sawtooth voltage or the frequency swing constant.
The receiver in this transmission system has a synchronization arrangement for generating a local clock signal, the frequency of which corresponds to that of the data signal and the phase of which is determined by the average rhythm of the received data. In this system, the transmission speed is determined by the time base. The requirements regarding frequency constancy on the time base are very high and can only be realized with a quartz. It is therefore only possible to change the transmission speed with the corresponding effort. Furthermore, the digital data signal must also be synchronized with the frequency of the time base or the sawtooth voltage, since otherwise uncontrolled frequency jumps occur, which lead to errors in the data transmission.
WO-A1-85 / 01 407 describes a modem for the transmission of digital signals, in which a signal processor is used. The modem is suitable for fast and slow data transmission, with fast and synchronous full-duplex data transmission being possible. This modem does not work discretely in terms of time and value, i.e. the channel center frequency, the stroke frequency and all other parameters cannot be set independently of each other.
The object of the invention is to provide a method on a purely digital level, in which the channel frequency and all other parameters necessary for a transmission can be set completely independently.
The object is achieved by the invention, which is characterized in that in the signal processor the digital transmission signal, after conversion into binary values -1, +1, is shifted smoothly from one to the other stroke frequency omega H using a scanning method, i.e. the transition from the positive to the negative stroke frequency omega H or vice versa takes place and that this signal is subjected to a channel limitation and then a channel conversion takes place, and that at the start of the transmission the amplitude of the modulated transmission signal, which is that after the channel conversion, continuously up to the set one Height increases and also decreases continuously at the end of transmission, and that a digitized received signal is subjected to a channel conversion and then a channel extraction in the same or a further signal processor,
and that the signal is then demodulated with an adjustable difference generator and then compared with a signal which is obtained by multiplying an adaptable threshold value by the filtered instantaneous channel signal power. This is the first time to provide a completely time and value discrete transmission system for digital signals, i.e. the channel center frequency as well as the stroke frequency and all other parameters are only dependent on the fixed sampling frequency.
It is advantageous that in the case of continuous signal shift keying in the transmitter, the transmission signal converted into binary values (-1) and (+1) is multiplied by a standardized key shifting time, then integrated and then limited, the integration being carried out by feedback of the limited signal and addition to the input signal of the integrator, and then multiplied by the normalized maximum channel-specific stroke frequency, and that a sawtooth wave and then a frequency-equal sine and cosine wave is formed from the number now available as an increment.
According to one embodiment of the invention, the sine and cosine oscillations are subjected to an all-pass filtering during the channel limitation, and then the high frequencies are filtered out of both oscillations and the filtering is implemented with digital filters, the filter coefficients being adjustable.
It is advantageous that, during the channel conversion, the sine wave filtered by the channel limitation is multiplied by the cosine wave of a normalized channel center frequency and the filtered cosine wave is multiplied by the sine wave of this channel center frequency, and then both signals are added.
Another advantage is that in the case of continuous amplitude sampling at the start and end of transmission, a corresponding signal (RTS) is multiplied after conversion into binary values (+1), (-1) by a standardized sampling or sampling time, then integrated and is then limited, the integration being realized by feeding back the limited signal and adding it to the input signal of the integrator and then multiplying it by the normalized transmission amplitude and subsequently multiplying it by the signal originating from the channel conversion after the addition.
A further method step is that when converting the channel in the receiver, the digitized received signal is multiplied by the sine and cosine oscillations of the normalized channel center frequency.
Another advantage is that during channel extraction, the received signal multiplied by the sine and cosine oscillation is subjected to an all-pass filtering, and that the high frequencies are then filtered from both oscillations, and that the filtering is implemented with digital filters, the filter coefficients being adjustable .
An advantageous method step is that the two signals from the channel extraction are delayed in the case of the adjustable difference formation, the delay time being adjustable, and that the delayed signal is then subtracted from the signal and then the difference from one subtraction with the other signal is multiplied.
Another advantage of the invention is that the two signals from the channel extraction are squared and then added, this signal representing the current channel power, and that the high frequencies are then filtered out using a digital filter, in which the coefficients can be set, and that the difference between the signals is then formed before and after the filtering and then an amount is formed, and that this signal is compared with an adjustable maximum permissible fluctuation in the channel power and the result is used for the reception signal quality monitoring.
An extraordinary method step consists in that the signal, which represents the filtered channel power, is compared with an adjustable value, which represents the minimum permissible channel power, and this signal is used for the received signal level monitoring.
A further method step according to the invention is that the signals from the adjustable difference formation are subtracted from one another and compared with a signal which is an adjustable reference signal multiplied by the signal representing the instantaneous channel power after filtering and the larger / smaller information Receive data are.
It is advantageous that a sawtooth wave generated in the signal processor is frequency-doubled and then rectified, and that the values for a quarter period of a sine wave are then read out from a memory for each sawtooth ramp, and that positive / negative information from the sawtooth wave and the values for a quarter period of a sine wave, a full period of a sine wave is formed.
It is advantageous that low-pass filters are provided, these low-pass filters being modified biquadratic filter stages of the second order, the input signal after an addition point being fed on the one hand to a delay stage with double memory cells (16 bit / 32 bit) and on the other hand to an addition point which negates the delayed value and this is further added with the negated delayed value, and the delayed value is multiplied by a coefficient and added to the output signal with the last addition point, and furthermore the value multiplied with the coefficient is added to the output signal of the last addition point, and that the delayed input value is subjected to the same treatment inverted with a further coefficient,
and then to the addition point at the input of the filter stage, and that the output signal of the delay stage is fed to a further delay stage, the output signal of which is multiplied on the one hand by a further coefficient, the output signal of the delay stage being subtracted from the product of the last multiplication and the treatment with the second coefficient is supplied, and that, on the other hand, the output value of the last-mentioned delay stage is added to the last addition of the signal multiplied and added by the first delay stage by the coefficient and this value represents the filtered value.
It is also advantageous that to implement the all-pass filter, the value of the coefficient by which the signal is multiplied after the second delay stage is fed back to the input of the first delay stage and is multiplied here by the input value of the first delay stage, this value being the input value the delay stage is subtracted.
In the arrangement for carrying out the method, a signal processor is provided which is connected via a parallel bus to a control microprocessor, which is connected to the optocoupler with subsequent signal processing, via which the digital transmit and control signals can be fed to the control microprocessor and the control microprocessor the digital ones Outputs and control signals via the optocoupler and an A / D and a D / A converter is connected to the signal processor, wherein frequency-modulated signals are received and transmitted via the converter and the control microprocessor with a memory unit, a parameter switch unit, a balance button, a test switch and a host interface is connected and a monitoring circuit is provided for the signal processor and the control microprocessor.
An embodiment of the arrangement consists in that a two-wire / four-wire switchover is connected on the input side to the two converters.
The invention will now be explained in more detail with reference to the drawings.
1 shows the structure of the transmitter,
2 that of the recipient,
3 shows the signals at various points in the transmitter,
4 the generation of the sinusoidal signal,
5 shows the detailed structure of the low-pass filter,
Fig. 6 shows the structure of the all-pass filter and
Fig. 7 shows a possible arrangement for performing the method.
In a signal processor, a digital transmission signal TxD is continuously keyed from one to the other stroke frequency omega H after conversion 1 into binary values -1, +1, i.e. the transition from the positive to the negative stroke frequency omega H or vice versa takes place e.g. on a straight line. This signal is then subjected to a channel limitation 2, and then there is a channel conversion 3. At the start of the transmission, the amplitude of the modulated transmission signal, which is that after the channel conversion 3, increases continuously to the set level, and this also decreases continuously at the end of the transmission. In the same or a further signal processor, a digitized receive signal RxD is subjected to a channel conversion 4 and then a channel extraction 5.
The signal is then demodulated with an adjustable difference generator 6 and then compared with a signal which is obtained by multiplying an adaptable threshold value 7 by the filtered instantaneous channel signal power 8.
It can be seen from FIG. 1 that in the case of continuous signal shift keying 9 in the transmitter, the transmission signal TxD converted into binary values -1 and +1 is multiplied by a standardized key shifting time 10. This signal is then integrated and then limited in a limiter 11, the integration being realized by feeding back the limited signal 13 and adding it to the input signal of the integrator 12. This signal 13 is then multiplied by the standardized maximum channel-specific stroke frequency 14. A sawtooth oscillation 15 and then a frequency-equal sine 16 and cosine oscillation 17 are formed from the number now available as an increment.
In the case of channel limitation 2 in the transmitter, the sine 16 and cosine oscillations 17 are subjected to an all-pass filtering 18, 19, and the high frequencies 18a, 19a are then filtered out of both oscillations 20, 21. The filtering is implemented using digital filters, the filter coefficients 22 being adjustable.
During channel conversion 3 in the transmitter, the sine wave 23 filtered by the channel limitation 2 is multiplied by the cosine wave 24 of a normalized channel center frequency 25 and the filtered cosine wave 26 by the sine wave 27 of this channel center frequency 25. The two signals 28, 29 are then added.
In the case of continuous amplitude sampling 30, a corresponding signal RTS is multiplied after conversion 31 into binary values +1, -1 by a normalized sampling time 32 or sampling time 32 at the start and end of transmission. This is followed by an integration 33 with subsequent limitation, the integration 33 being implemented by feeding back the limited signal and adding it to the input signal of the integrator 33. Then it is multiplied by the normalized transmission amplitude 34 and subsequently multiplied by the signal coming from the channel conversion 3 after the addition.
In FIG. 2, when converting the channel 4 in the receiver, the digitized received signal RxD is multiplied by the sine 35 and the cosine oscillation 36 of the normalized channel center frequency 37. In the subsequent channel extraction 5, the received signal RxD multiplied by the sine and cosine oscillation is subjected to an all-pass filtering 38, 39. The high frequencies at 38a, 39a are then filtered from both vibrations 40, 41. Here, too, the filtering is implemented with digital filters, the filter coefficients 42 being adjustable.
In the subsequent adjustable difference formation 6, the two signals from the channel extraction 5 are delayed by means of shift registers 44, 45, the delay time being adjustable at 43. Subsequently, the delayed signal 48, 49 is subtracted from the signal 46, 47. The difference from one subtraction 50 or 51 is then multiplied by the other signal 46 or 47.
The two signals from the channel extraction 5 are squared 52, 53 and then added 54. This signal represents the current channel power 55. The high frequencies are then filtered out using a digital filter 56, in which the coefficients 57 can be set. The signal is then compared 58 before and after the filtering and ABS is then formed. This signal 59 is compared with a maximum permissible fluctuation in the channel power 60 and the result is used for the received signal quality monitoring SQ.
The signal 62, which represents the filtered channel power, is compared with a value, which represents the minimum permissible channel power 61, and this signal 63 is used for the received signal level monitoring DCD.
The signals 64, 65 from the adjustable difference formation 6 are subtracted from each other and compared with a signal 66, which multiplies a reference signal 7 with the signal 8 or 62 representing the instantaneous channel power 8 after the filtering 56, and the larger / smaller information the received data processed for digital further processing are RxD min.
3 shows the signals at various points in the transmitter. A transition from the digital signal TxD to be transmitted is shown from top to bottom. Below this, the signal 13 can be seen and the following three signals are those which result from the continuous signal shift keying according to the invention and therefore do not have a phase shift. These three signals represent the signals at points 15, 16 and 17 in FIG. 1. The dash-dotted signal represents the phase jump in the case of hard shift keying.
4, a sawtooth wave 15 generated in the signal processor is frequency doubled 67 and then rectified 68. The values for a quarter period of a sine wave 70 are then read out from a memory for each sawtooth ramp 69. A sine wave 72 is formed from positive / negative information 71 from the sawtooth wave and the values for the part of a sine wave 70.
The low-pass filter in FIG. 5 is a modified biquadratic filter stage of the second order and a basic component of the digital low-pass filters 18a, 19a, 38a, 39a. After an addition point 74, the input signal 73 is supplied on the one hand to a delay stage 75 with double memory cells (16 bits / 32 bits) and on the other hand to an addition point 76 to which the delayed value 77 is supplied negatively and which is further added 78 to the negated delayed value 77. The delayed value 77 is multiplied by a coefficient B1 and added 79 to the output signal with the last addition point 78. Furthermore, the value multiplied by the coefficient B1 is added 81 to the output signal 80 of the last addition point 79.
The delayed input value 77 is inverted with a further coefficient A1 and subjected to the same treatment and then fed to the addition point 74 at the input of the filter stage. The output signal 77 of the delay stage 75 with double memory cells is fed to a further delay stage 82, the output signal 83 of which is multiplied on the one hand by a further coefficient A0, the output signal 83 of the delay stage 82 being subtracted 85 from the product 84 of the last multiplication and the treatment with the second coefficient A1 is fed. On the other hand, the output value 83 of the latter delay stage 82 is added to the last addition 81 of the signal multiplied and added by the first delay stage 75 by the coefficient B1, and this value represents the filtered value 87.
In the realization of the all-pass filters 18, 19, 38, 39 shown in FIG. 6, the value of a coefficient A0 is fed back to the input of the first delay stage 75 and here multiplied by the corresponding value 88 and this value 89 is subtracted from the input value of the delay stage. Otherwise, the construction of the all-pass filter corresponds to that of the low-pass filter in FIG. 5.
In the arrangement for carrying out the method shown in FIG. 7, a signal processor 100 is provided, which is connected via a parallel bus 101 to a control microprocessor 102, to which optocouplers 103 with subsequent signal processing 104 are connected, via which the digital transmit TxD and Control signals RTS are supplied to the control microprocessor 102. The control microprocessor 102 outputs the digital receive RxD min and control signals DCD, SQ via the optocouplers 103. A combined A / D and D / A converter 105 is connected to the signal processor 100, with frequency-modulated signals 106, 107 being received and transmitted via the converter 105. The control microprocessor 102 is connected to a memory unit 108, a parameter switch unit 109, a calibration button 110, a test switch 111 and a host interface 112.
A monitoring circuit 113 is provided for the signal processor 100 and the control microprocessor 102.
A two-wire / four-wire switch 114 is connected on the input side to the converter 105.