CH682868A5

CH682868A5 - Computer interface for telecommunications network

Info

Publication number: CH682868A5
Application number: CH245391A
Authority: CH
Inventors: Hans Burkart; Urs Frischknecht; Peter Skalsky
Original assignee: Siemens Ag Albis
Priority date: 1991-08-21
Filing date: 1991-08-21
Publication date: 1993-11-30

Abstract

The computer interface for allowing data transfer between the computer (R) and other data peripherals (EA,ED) coupled to the network (OF,PF) comprises a modular interface assembly (SB). The latter has at least one connection at an initial data transfer bit rate. Integral bit rate adaption is used to obtain a higher data transfer bit rate via a parallel computing unit. The computer (R) is connected to the interface assembly (SB) via a multi-bus system (I).

Description

1 1

CH 682 868 A5 CH 682 868 A5

2 2nd

Beschreibung description

Die vorliegende Erfindung betrifft eine Anordnung nach dem Oberbegriff des Patentanspruchs 1 sowie eine Verwendung derselben. The present invention relates to an arrangement according to the preamble of claim 1 and to the use thereof.

Beim Integrated Services Digital Network (ISDN) sind grundsätzlich zwei verschiedene Teilnehmeranschlussarten vorgesehen: der Basisanschluss und der Primärratenanschluss. Der Primärratenan-schluss kann seinerseits in die sogenannten Kanal-Strukturen weiter unterteilt werden. Man unterscheidet zwischen einer H1-Kanal-Struktur, einer HO-Ka-nal-Struktur, einer B-Kanal-Struktur und einer gemischten Struktur, wobei in der letztgenannten eine Kombination zwischen B- und HO-Kanälen gewählt werden kann. Während die übertragenen Daten der einzelnen B-, HO- und H1-Kanäle für die Vermittlung über das Fernmeldenetz keine Bedeutung haben (bit-transparente Übertragung), wird ein Signali-sierungskanal (D-Kanal) für den Auf- und Abbau der Verbindungen innerhalb des Femmeldenetzes benötigt. Bei Anschlüssen von ISDN-Teilnehmern an Rechnersysteme wurde bis anhin vom Basisanschluss oder allenfalls vom Primärratenanschluss mit H1-Kana!-Struktur ausgegangen. Die Anschlussart über den Basisanschluss, die eine maximale Übertragungsrate von 144 kBit/s zulässt, kann mit einem relativ bescheidenen schaltungstechnischen Aufwand pro Anschlusseinheit realisiert werden. Der Nachteil besteht jedoch in der kleinen Anzahl von Teilnehmeranschlüssen pro Anschlusseinheit, da beim Basisanschluss lediglich zwei B-Kanäle und ein D-Kanal vorgesehen sind. Werden zum Beispiel gleichzeitig 30 Teilnehmeranschlüsse benötigt, so müssen 15 Anschlusseinheiten zur Verfügung gestellt werden. Dieser grosse schaltungstechnische Aufwand erhöht einerseits die Kosten und den Wartungsaufwand, anderseits vermindert er die Zuverlässigkeit des Gesamtsystems. Die Anschlussart über den Primärratenanschluss in H1-Kanal-Struktur lässt wohl die vorgesehene Übertragungsrate von 2 MBit/s zu, ist aber lediglich für die Kommunikation zwischen zwei ISDN-Teilnehmern einsetzbar, d.h. die Übertragung erfolgt im Fernmeldenetz auf der ganzen Kanalbandbreite des Primärratenanschlus-ses bit-transparent. Für eine Schnittstellenbaugruppe zur Verarbeitung eines Primärratenanschlusses in B-Kanal-Struktur, welcher gemäss CCITT 1-431 dem Anwender 30 B-Kanäle (Basiskanäle) und einen D-Kanal (Hilfskanal) à 64 kBit/s zur Verfügung stellt und somit gleichzeitig 30 verschiedenen Teilnehmern den Zugriff auf einen Rechner ermöglicht, kann eine Schnittstellenbaugruppe zur Verarbeitung eines Primärratenanschlusses in H1-Kanal-Struktur nicht verwendet werden. The Integrated Services Digital Network (ISDN) basically has two different subscriber connection types: the basic connection and the primary rate connection. The primary rate connection can in turn be further divided into the so-called channel structures. A distinction is made between an H1-channel structure, an HO-channel structure, a B-channel structure and a mixed structure, a combination of B and HO channels being possible in the latter. While the transmitted data of the individual B, HO and H1 channels are irrelevant for the transmission via the telecommunications network (bit-transparent transmission), a signaling channel (D channel) is used to set up and clear the connections within of the telecommunications network. In the past, when ISDN subscribers were connected to computer systems, the basic connection or at most the primary rate connection with the H1 channel structure was assumed. The type of connection via the basic connection, which allows a maximum transmission rate of 144 kbit / s, can be implemented with a relatively modest amount of circuitry per connection unit. The disadvantage, however, is the small number of subscriber connections per connection unit, since only two B channels and one D channel are provided for the basic connection. For example, if 30 subscriber connections are required at the same time, 15 connection units must be made available. On the one hand, this great outlay in terms of circuitry increases costs and maintenance, and on the other hand it reduces the reliability of the overall system. The type of connection via the primary rate connection in an H1-channel structure probably allows the intended transmission rate of 2 Mbit / s, but can only be used for communication between two ISDN subscribers, i.e. The transmission in the telecommunications network is bit-transparent over the entire channel bandwidth of the primary rate connection. For an interface module for processing a primary rate connection in a B-channel structure, which according to CCITT 1-431 provides the user with 30 B-channels (basic channels) and a D-channel (auxiliary channel) with 64 kBit / s and thus 30 different ones at the same time An interface module for processing a primary rate connection in an H1-channel structure cannot be used for subscribers to access a computer.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Anordnung zum Anschliessen eines Rechners an ein digitales, öffentliches oder privates Fernmeldenetz derart anzugeben, dass eine grosse Anzahl mit dem Netz verbundene Teilnehmerendgeräte gleichzeitig auf einen Rechner zugreifen können. The present invention is therefore based on the object of specifying an arrangement for connecting a computer to a digital, public or private telecommunications network in such a way that a large number of subscriber terminals connected to the network can simultaneously access a computer.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Massnahmen gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie eine Verwendung sind in weiteren Ansprüchen angegeben. This object is achieved by the measures specified in the characterizing part of patent claim 1. Advantageous embodiments of the invention and a use are specified in further claims.

Die Erfindung weist folgende Vorteile auf: Eine grosse Anzahl kostengünstiger Endgeräte können gleichzeitig über das bestehende private oder öffentliche Fernmeldenetz an eine zentrale Computeranlage angeschlossen werden. Dies ist nicht nur bei kleineren Teilnehmervermittlungsanlagen in privaten Netzen - wie zum Beispiel in Unternehmen -vorteilhaft, sondern lässt sich auch über das öffentliche Fernmeldenetz ohne besonderen Aufwand realisieren. Auf die Installation einer teuren firmenweiten LAN-Verkabelung (Locai Area Network) kann verzichtet werden und an deren Stelle können die vorhandenen Leitungen von privaten oder öffentlichen Netzen für die Kommunikation einzelner Endgeräte mit einem Rechner verwendet werden. Ferner wird eine kompakt aufgebaute Schnittstellenbaugruppe verwendet, durch die nicht nur die Zuverlässigkeit des Gesamtsystems erheblich verbessert, sondern auch der Kostenaufwand gesenkt wird. Dank der softwaremässigen Realisierung der Bitratenadaption kann die Hardware der Schnittstellenbaugruppe auf allgemeine flexible Funktionen reduziert werden. Neue Bitratenadaptionsalgorithmen oder andere weitergehende Algorithmen können für die bestehende Hardware entwickelt werden, ohne dass eine Anpassung der Hardware erforderlich ist. Schliesslich erlaubt diese Schnittstellenbaugruppe, gleichzeitig alle 30 B-Kanäle eines Primärratenanschlusses zu verarbeiten. The invention has the following advantages: A large number of inexpensive terminals can be connected simultaneously to a central computer system via the existing private or public telecommunications network. This is not only advantageous for smaller private branch exchanges in private networks - such as in companies - but can also be implemented via the public telecommunications network without any special effort. There is no need to install expensive company-wide LAN cabling (Locai Area Network) and instead the existing lines from private or public networks can be used for the communication of individual end devices with a computer. In addition, a compact interface module is used, which not only significantly improves the reliability of the overall system, but also reduces costs. Thanks to the software implementation of the bit rate adaptation, the hardware of the interface module can be reduced to general flexible functions. New bit rate adaptation algorithms or other advanced algorithms can be developed for the existing hardware without the need to adapt the hardware. Finally, this interface module allows all 30 B channels of a primary rate connection to be processed simultaneously.

Die Erfindung wird nachfolgend anhand von Zeichnungen beispielsweise näher erläutert. Dabei zeigt: The invention is explained in more detail below with reference to drawings, for example. It shows:

Fig. 1: den Einsatz der erfindungsgemässen Anordnung zur Verbindung von mehreren Endgeräten mit einem Rechner über ein öffentliches Fernmeldenetz 1: the use of the arrangement according to the invention for connecting a plurality of end devices to a computer via a public telecommunications network

Fig. 2: den Einsatz der erfindungsgemässen Anordnung zur Verbindung von mehreren Endgeräten mit einem Rechner über ein öffentliches und ein privates Fernmeldenetz 2: the use of the arrangement according to the invention for connecting a plurality of end devices to a computer via a public and a private telecommunications network

Fig. 3: den prinzipiellen Aufbau und eine mögliche Realisierung der Schnittstellenbaugruppe Fig. 3: the basic structure and a possible implementation of the interface module

Fig. 4: den Einsatz mehrerer Schnittstellenbaugruppen in einem Rechnerverbundsystem Fig. 4: the use of several interface modules in a computer network system

Fig. 5: eine mögliche Unterteilung des in der Anordnung angewendeten Verfahrens zur Bitratenadaption in zwei Stufen 5 shows a possible subdivision of the bit rate adaptation method used in the arrangement into two stages

Fig. 6: einen pro Teilnehmerkanal vorgegebenen Datenstrom, der durch das Verfahren verarbeitet wird 6: a data stream specified per subscriber channel, which is processed by the method

Fig. 7: zwei Datensätze, in die der Datenstrom fortlaufend abwechslungsweise abgelegt wird Fig. 7: two data records in which the data stream is continuously alternately stored

Fig. 8: einen Datensatz in verschiedenen Verarbeitungsphasen der in der zweiten Stufe ablaufenden Bitratenadaption 8: a data record in different processing phases of the bit rate adaptation taking place in the second stage

Fig. 9: ein Datenwort einer Dateneinheit mit zwei Suchfenstern für die Synchronisation des Datenstromes mit den Verarbeitungsphasen einer Recheneinheit 9: a data word of a data unit with two search windows for the synchronization of the data stream with the processing phases of a computing unit

Fig. 10: eine Darstellung des Datenstromes vor der ersten Stufe der Bitratenadaption während mehreren Verarbeitungstakten 10: a representation of the data stream before the first stage of the bit rate adaptation during several processing cycles

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

2 2nd

3 3rd

CH 682 868 A5 CH 682 868 A5

4 4th

Fig. 11 : eine Dateneinheit in verschiedenen Phasen eines Verabeitungstaktes bei der Vorbereitung zur Datenextraktion 11: a data unit in different phases of a processing cycle in preparation for data extraction

Fig. 12: eine Dateneinheit zusammen mit einem Extraktionswort in verschiedenen Phasen des Verarbeitungstaktes während der Datenextraktion 12: a data unit together with an extraction word in different phases of the processing cycle during the data extraction

Fig. 1 zeigt den beispielsweisen Einsatz einer Schnittstellenbaugruppe SB zusammen mit einem Rechner R in einem öffentlichen digitalen Fernmeldenetz OF. Die Arbeitsweise sowie die Schnittsteifen des Fernmeldenetzes OF sind international weitgehend normiert und unter dem Sammelbegriff «Integrated Services Digital Network», kurz ISDN, bekannt. Die Schnittstellenbaugruppe SB ist auf der einen Seite direkt über einen Primärratenanschluss am S/T-Referenzpunkt ST (auch S2 genannt) des Fernmeldenetzes OF und auf der anderen Seite über ein Bussystem B an den Rechner R angeschlossen. Teilnehmer des Fernmeldenetzes OF, die entweder über ein rein digitales Endgerät ED oder über ein entweder aus digitalen und analogen oder aus rein analogen Teilen bestehendes Endgerät EA verfügen, das über einen R-Referenzpunkt RR mit einem Terminal Adapter TA verbunden ist, können über S-Referenzpunkte SR, vorzugsweise über Basisanschlüsse, mit dem Fernmeldenetz OF in Verbindung treten und weiter zum Beispiel über den S/T-Referenzpunkt ST und die Schnittstellenbaugruppe SB mit dem Rechner R Kontakt aufnehmen. Die entsprechenden Verbindungen innerhalb des Fernmeldenetzes OF sind in der Figur mit gestrichelten Linien angedeutet. 1 shows an example of the use of an interface module SB together with a computer R in a public digital telecommunications network OF. The mode of operation and the stiffness of the OF telecommunications network are largely standardized internationally and are known under the collective term “Integrated Services Digital Network”, or ISDN for short. The interface module SB is connected on the one hand directly via a primary rate connection to the S / T reference point ST (also called S2) of the telecommunications network OF and on the other hand via a bus system B to the computer R. Participants in the telecommunications network OF who either have a purely digital terminal ED or a terminal EA consisting either of digital and analog or purely analog parts, which is connected to a terminal adapter TA via an R reference point RR, can Reference points SR, preferably via base connections, connect to the telecommunications network OF and continue to contact the computer R, for example via the S / T reference point ST and the interface module SB. The corresponding connections within the telecommunications network OF are indicated in the figure with dashed lines.

Soll der Rechner R mit mehreren Teilnehmern bzw. Endgeräten EA und ED, gleichzeitig kommunizieren, muss auch eine entsprechende Anzahl von B-Kanälen gleichzeitig zur Verfügung stehen. Mit zunehmender Anzahl von benötigten B-Kanälen werden die wirtschaftlichen Vorteile eines Primärratenanschlusses gegenüber den für eine äquivalente Übertragungskapazität benötigten Basisanschlüssen immer deutlicher. Dank der Schnittstellenbaugruppe SB, an die der Primärratenanschluss im S/T-Referenzpunkt ST direkt angeschlossen werden kann, können 30 Teilnehmer gleichzeitig von jedem beliebigen Standort aus ihre Kommunikationsfunktionen abwickeln. Auf diese Weise kann der Rechner R zum Datenaustausch zwischen Endgeräten ED und/ oder EA und dem Rechner R beispielsweise in folgenden VANS (Valued Added Network Services) eingesetzt werden: X.400-Message Handiing, ODA/ ODIF-Anwendungen, EDI (engl. Electronic Data Interchange), öffentliche Datenbanken, öffentliche Gateways oder öffentliche Informationsanbieter (zum Beispiel bei Abfrage des Verkaufsangebotes in Warenhäusern). Um an diesen Diensten zu partizipieren, ist es für den ISDN-Teilnehmer ausreichend, wenn er über ein einfaches mit einem Terminal Adapter TA gekoppeltes entweder aus digitalen und analogen oder auch aus rein analogen Teilen bestehendes Endgerät EA oder ein rein digitales Endgerät ED mit integriertem ISDN- Anschluss verfügt. If the computer R is to communicate with several subscribers or end devices EA and ED at the same time, a corresponding number of B channels must also be available at the same time. As the number of B-channels required increases, the economic advantages of a primary rate connection compared to the basic connections required for an equivalent transmission capacity become increasingly clear. Thanks to the SB interface module, to which the primary rate connection in the S / T reference point ST can be connected directly, 30 users can simultaneously carry out their communication functions from any location. In this way, the computer R can be used for data exchange between end devices ED and / or EA and the computer R, for example in the following VANS (Valued Added Network Services): X.400 message handling, ODA / ODIF applications, EDI. Electronic Data Interchange), public databases, public gateways or public information providers (for example when querying the sales offer in department stores). In order to participate in these services, it is sufficient for the ISDN subscriber if he uses a simple terminal device EA, which is either digital and analog or purely analog parts, or a purely digital terminal device ED with integrated ISDN - Connection has.

In Fig. 2 ist der Rechner R über die Schnittstellenbaugruppe SB mit einem privaten digitalen Fernmeldenetz PF verbunden, das zumindest eine Teilnehmervermittlungsanlage aufweist. Teilnehmervermittlungsanlagen werden häufig in Unternehmen oder staatlichen Verwaltungen verwendet, wobei, wie in Fig. 2 gezeigt, Verbindungen zu digitalen oder zu analogen öffentlichen Fernmeldenetzen OF möglich sind. Der Rechner R, der sich im privaten Bereich PB befindet und mit der Schnittstellenbaugruppe SB ausgerüstet ist, ist beim S/T-Referenzpunkt ST über einen Primärratenanschluss mit dem privaten Fernmeldenetz PF verbunden. Über das mit dem Terminal Adapter TA ausgerüstete entweder aus digitalen und analogen oder aus rein analogen Teilen bestehende Endgerät EA oder über das rein digitale Endgerät ED haben sowohl Teilnehmer des öffentlichen als auch des privaten Fernmeldenetzes OF bzw. PF Zugriff auf den Rechner R. Somit sind die im Rechner R installierten Anwendungsprogramme von Endgeräten ED und EA, die mit dem öffentlichen oder privaten Fernmeldenetz OF bzw. PF verbunden sind, über die normalen Fernmeldeleitungen zugänglich. Solche Dienste innerhalb des privaten Bereiches PB sind zum Beispiel eine private elektronische Post, private Datenbanken, private Gateways (wie zum Beispiel über einen Telepac-Anschluss TPA zu einem Teilnehmer TP), zentrale Server (für Programme, Back up's, etc.) und Lagerhaltungen (Registrierung von Mutationen, Abfragen). 2, the computer R is connected via the interface module SB to a private digital telecommunications network PF which has at least one subscriber exchange. Subscriber switching systems are frequently used in companies or government administrations, and, as shown in FIG. 2, connections to digital or analog public telecommunications networks OF are possible. The computer R, which is located in the private area PB and is equipped with the interface module SB, is connected to the private telecommunications network PF at the S / T reference point ST via a primary rate connection. Via the terminal EA equipped with either digital and analog or purely analog parts, or via the purely digital terminal ED, both participants in the public and private telecommunications networks OF and PF have access to the computer R. the application programs installed in the computer R from end devices ED and EA, which are connected to the public or private telecommunications network OF or PF, are accessible via the normal telecommunication lines. Such services within the private area PB are, for example, private electronic mail, private databases, private gateways (such as via a Telepac connection TPA to a subscriber TP), central servers (for programs, back-ups, etc.) and warehousing (Registration of mutations, queries).

Fig. 3 zeigt eine mögliche Realisierung der Schnittstellenbaugruppe SB. Der prinzipielle Aufbau besteht aus einer Kanalzuweisungseinheit KZE, einem parallelen Rechenwerk PRW und einer Busanpassungseinheit BAE. Die Kanalzuweisungseinheit KZE, die über den S/T-Referenzpunkt ST an das Fernmeldenetzes OF oder PF angeschlossen ist, ist vor allem aus elektronischen Komponenten aufgebaut, welche spezifisch fernmeldetechnische Funktionen ausüben. Dazu ist eine serielle Sende-Emp-fangseinheit SE vorgesehen, welche auf der einen Seite an den S/T-Referenzpunkt ST angeschlossen ist und auf der anderen Seite mit einem Rahmensynchronisator RS (engl. Frame Aligner) verbunden ist. Dieser ist seinerseits wiederum an eine Durch-schalteeinheit DS angeschlossen, die an verschiedene Koppeleinheiten K1 bis K6 und auch über eine interne Schnittstelle IS nötigenfalls an weitere in Fig. 3 nicht dargestellte Durchschalteeinheiten mit entsprechenden Koppeleinheiten angeschlossen werden können. Die Sende-Empfangseinheit SE, der Rahmensynchronisator RS und die Durchschal-teeinheit DS sind über einen Bus TB mit einem zentralen Rechner ZR verbunden. Bei einer Datenübertragungsrichtung vom Femmeldenetz OF oder PF in Richtung Rechner R (Fig. 1) empfängt die Sende-Empfangseinheit SE den über den S/T-Refe-renzpunkt ST seriell übertragenen Datenstrom und gibt diesen weiter an den Rahmensynchronisator RS. Gleichzeitig mit dem Datenempfang läuft auch das Senden der Daten in umgekehrter Richtung ab. Neben den Übertragungsfunktionen, die beispielsweise nach den vorgegebenen CCITT-Empfehlun-gen G.703, G.823, 1.431, G.732 und G.735 bis G.739 implementiert sind, wird in der Sende-Emp-fangseinheit SE auch eine Fehlererkennung durchgeführt. Das heisst, dass zum Beispiel beim Ausfall 3 shows a possible implementation of the interface module SB. The basic structure consists of a channel assignment unit KZE, a parallel arithmetic unit PRW and a bus adaptation unit BAE. The channel assignment unit KZE, which is connected to the telecommunications network OF or PF via the S / T reference point ST, is built up primarily from electronic components which perform specific telecommunications functions. For this purpose, a serial transmit / receive unit SE is provided, which is connected on one side to the S / T reference point ST and on the other side is connected to a frame synchronizer RS (Frame Aligner). This in turn is in turn connected to a switching unit DS, which can be connected to different switching units K1 to K6 and also via an internal interface IS, if necessary, to further switching units, not shown in FIG. 3, with corresponding switching units. The transceiver unit SE, the frame synchronizer RS and the switching unit DS are connected to a central computer ZR via a bus TB. In the case of a data transmission direction from the Femmeldenetz OF or PF towards the computer R (FIG. 1), the transceiver unit SE receives the data stream transmitted serially via the S / T reference point ST and forwards it to the frame synchronizer RS. At the same time as the data is received, the data is sent in the opposite direction. In addition to the transmission functions, which are implemented, for example, according to the given CCITT recommendations G.703, G.823, 1.431, G.732 and G.735 to G.739, an error detection is also carried out in the transceiver unit SE carried out. That means, for example, in the event of failure

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

5 5

CH 682 868 A5 CH 682 868 A5

6 6

des Fernmeldenetzes OF bzw. PF oder der Schnittstellenbaugruppe SB der zentrale Rechner ZR über den Bus TB alarmiert wird. Weiter wird der im Fernmeldenetz OF bzw. PF zur Datenübertragung verwendete Takt aus dem empfangenen seriellen Datenstrom extrahiert und zur Synchronisation der Schnittstellenbaugruppe SB mit dem Fernmeldenetz OF bzw. PF verwendet. Dabei wird der gewonnene Takt vorzugsweise den Komponenten der Schnittstellenbaugruppe SB zugewiesen, die synchron zum Fernmeldenetz OF bzw. PF betrieben werden müssen. Der Rahmensynchronisator RS erkennt die Rahmenbegrenzungen, nämlich Rahmenanfang und -ende, welche beispielsweise nach der CCITT-Empfehlung G.732 kodiert sind. Zusätzlich kann der Rahmensynchronisator RS vom zentralen Rechner ZR überwacht und initialisiert werden. Auch hier werden fehlerhafte Funktionsabläufe dem Rechner ZR gemeldet. Die im Rahmensynchronisator RS entstehenden Synchronisationssignale werden zusammen mit den für diese Stufe bit-transpa-renten Daten an die Durchschalteeinheit DS weitergeleitet. Die Durchschalteeinheit DS, deren Durchschaltewege durch ein Programm im zentralen Rechner ZR über den Bus TB während der Initialisierungsphase fest, aber beliebig vorgegeben werden können, sendet die Daten der einzelnen 64 kBit/s-Kanäle (D- und B-Kanäle) den Koppeleinheiten K1 bis K6 zu. Gleichzeitig mit jedem Datenstrom pro B-Kanal wird ein Bytesynchronisationssignal an die entsprechenden Koppeleinheiten K1 bis K6 abgegeben, damit innerhalb des B-Kanal-Daten-stromes jeder Byteanfang definiert ist. Beim Ausführungsbeispiel gemäss Fig. 3 können grundsätzlich pro Koppeleinheit K1 bis K6 zwei 64 kBit/s Kanäle verarbeitet werden, d.h. insgesamt zwölf 64 kBit/s-Kanäle. Dies bedingt bei der Verarbeitung aller 30 B-Kanäle und des D-Kanals eines Primärratenanschlusses zusätzliche Anschlussmöglichkeiten für weitere Koppeleinheiten. Dazu können, wie erwähnt, an die interne Schnittstelle IS weitere Durch-schalteeinheiten DS in Kaskade und an diese auch zusätzliche Koppeleinheiten entsprechend der Anzahl der benötigten 64 kBit/s-Kanäle angeschlossen werden. of the telecommunications network OF or PF or the interface module SB the central computer ZR is alerted via the bus TB. Furthermore, the clock used in the telecommunications network OF or PF for data transmission is extracted from the received serial data stream and used to synchronize the interface module SB with the telecommunications network OF or PF. The clock obtained is preferably assigned to the components of the interface module SB which have to be operated synchronously with the telecommunications network OF or PF. The frame synchronizer RS recognizes the frame boundaries, namely the start and end of the frame, which are coded, for example, according to CCITT recommendation G.732. In addition, the frame synchronizer RS can be monitored and initialized by the central computer ZR. Faulty functional sequences are also reported to the computer ZR here. The synchronization signals arising in the frame synchronizer RS are forwarded to the switching unit DS together with the data that is bit-transparent for this stage. The switching unit DS, the switching paths of which can be fixed but arbitrarily specified by a program in the central computer ZR via the bus TB during the initialization phase, sends the data of the individual 64 kbit / s channels (D and B channels) to the coupling units K1 to K6 too. At the same time as each data stream per B-channel, a byte synchronization signal is sent to the corresponding coupling units K1 to K6, so that each beginning of the byte is defined within the B-channel data stream. 3, two 64 kbit / s channels can be processed per coupling unit K1 to K6, i.e. a total of twelve 64 kbit / s channels. When processing all 30 B channels and the D channel of a primary rate connection, this requires additional connection options for further coupling units. For this purpose, as mentioned, further switching units DS in cascade can be connected to the internal interface IS and additional coupling units corresponding to the number of the 64 kbit / s channels required.

Die Koppeleinheiten K1 bis K6 bilden die eigentliche Schnittstelle zwischen der Kanalzuweisungseinheit KZE und dem parallelen Rechenwerk PRW der Schnittstellenbaugruppe SB. Während in der Kanalzuweisungseinheit KZE, wie bereits erwähnt, die spezifisch fernmeldetechnischen Funktionen ablaufen, werden im parallelen Rechenwerk PRW die anfallenden Daten der einzelnen Kanäle verarbeitet. Dazu ist ein zentraler Rechner ZR und mehrere Recheneinheiten RE1 bis RE3 vorgesehen. Jede Recheneinheit RE1 bis RE3 ist mit einem lokalen Speicher und den zur Dekodierung der Adressen benötigten Dekodierern ausgestattet und mit vorzugsweise zwei Koppeleinheiten K1, K2 bzw. K3, K4 bzw. K5, K6 verbunden. Eine Recheneinheit RE1, RE2 bzw. RE3 bildet zusammen mit den entsprechenden Koppeleinheiten K1, K2 bzw. K3, K4 bzw. K5, K6 einen Datenverarbeitungsblock. Weiter sind die Recheneinheiten RE1 bis RE3 unter sich und jede einzelne mit dem zentralen Rechner ZR The coupling units K1 to K6 form the actual interface between the channel assignment unit KZE and the parallel arithmetic unit PRW of the interface module SB. While, as already mentioned, the specific telecommunications functions take place in the channel assignment unit KZE, the data arising from the individual channels are processed in the parallel arithmetic unit PRW. For this purpose, a central computer ZR and several computing units RE1 to RE3 are provided. Each computing unit RE1 to RE3 is equipped with a local memory and the decoders required for decoding the addresses and is preferably connected to two coupling units K1, K2 or K3, K4 or K5, K6. A computing unit RE1, RE2 or RE3 forms a data processing block together with the corresponding coupling units K1, K2 or K3, K4 or K5, K6. Furthermore, the computing units RE1 to RE3 are among themselves and each one with the central computer ZR

verbunden. Der zentrale Rechner ZR bedient den bereits erwähnten Bus TB, über den zwischen der Kanalzuweisungseinheit KZE und der Busanpassungseinheit BAE Informationen ausgetauscht werden können. Durch die Vernetzung aller Recheneinheiten RE1 bis RE3 sowohl unter sich als auch mit dem zentralen Rechner ZR durch spezielle Verbindungen, wird eine Rechenleistung erreicht, die zur Verarbeitung von mindestens zwölf 64 kBit/s-Kanä-len ausreicht. Jeweils vier dieser Kanäle werden in einem Datenverarbeitungsblock verarbeitet, wobei in diesem Ausführungsbeispiel je Koppeleinheit K1 bis K6 zwei Kanäle bearbeitet werden. Die Daten der vier pro Recheneinheit RE1 bis RE3 vorgesehenen Kanäle werden schliesslich an den zentralen Rechner ZR übergeben. Handelt es sich bei den Endgeräten ED und/oder EA um V.24/V.28-Endein-richtungen, so arbeiten die Koppeleinheiten K1 bis K6 im bit-transparenten Modus und die Recheneinheiten RE1 bis RE3 führen eine Bitratenadaption vorzugsweise nach CCITT-Norm 1.460 und 1.463 (V.110) durch, wie dies anhand des in den Fig. 5 bis 12 erklärten Verfahrens beschrieben ist. Es können aber auch Endgeräte ED und/oder EA zum Einsatz gelangen, die nach dem HDLC-LAP-B (High Level Data Link Control-Link Access Proce-dure-Balanced)-Standard, dem SDLC (Synchronous Data Link Control)-Standard oder ähnlichen Standards arbeiten. Dies bedeutet, dass auch die Schnittsteilenbaugruppe SB mit diesen Standards arbeiten muss. Eine schnelle Anpassung an einen dieser Standards ist durch das Laden einer neuen Softwareversion vom Rechner R über den zentralen Rechner ZR in die Recheneinheiten RE1 bis RE3 möglich. In diesem Ausführungsbeispiel kann zwischen dem HDLC-LAP-B-Standard und dem bittransparenten Modus umgeschaltet werden, wobei sich der HDLC-LAP-B-Standard besonders gut eignet, da die Koppeleinheiten K1 bis K6 diesen hard-waremässig unterstützen. connected. The central computer ZR operates the already mentioned bus TB, via which information can be exchanged between the channel assignment unit KZE and the bus adaptation unit BAE. By networking all computing units RE1 to RE3 both among themselves and with the central computer ZR through special connections, a computing power is achieved which is sufficient for processing at least twelve 64 kbit / s channels. Four of these channels are processed in a data processing block, with two channels being processed per coupling unit K1 to K6 in this exemplary embodiment. The data of the four channels provided for each computing unit RE1 to RE3 are finally transferred to the central computer ZR. If the end devices ED and / or EA are V.24 / V.28 end devices, the coupling units K1 to K6 operate in bit-transparent mode and the computing units RE1 to RE3 preferably carry out a bit rate adaptation according to the CCITT standard 1.460 and 1.463 (V.110) as described with reference to the method explained in FIGS. 5 to 12. However, end devices ED and / or EA can also be used, which comply with the HDLC-LAP-B (High Level Data Link Control-Link Access Procedure-Balanced) standard, the SDLC (Synchronous Data Link Control) standard or similar standards. This means that the SB section assembly must also work with these standards. A quick adaptation to one of these standards is possible by loading a new software version from the computer R via the central computer ZR into the computing units RE1 to RE3. In this exemplary embodiment, it is possible to switch between the HDLC-LAP-B standard and the bit-transparent mode, the HDLC-LAP-B standard being particularly suitable since the coupling units K1 to K6 support them in terms of hardware.

Aufbauend auf diesen Standards können insbesondere folgende Protokolle verwendet werden: X.25. T.90, T.70, V.120 etc. Based on these standards, the following protocols can be used: X.25. T.90, T.70, V.120 etc.

In der Busanpassungseinheit BAE der Schnittstellenbaugruppe SB erfolgt die Anpassung an ein normiertes Bussystem B, wie zum Beispiel an den Multibus 1. Der modulare Aufbau der Schaltungsanordnung erlaubt es, das vorliegende Konzept auch für andere Bussysteme zu verwenden. Zu diesem Zweck ist es ausreichend, die Busanpassungseinheit BAE der Schnittstellenbaugruppe SB an das entsprechende Rechner-Bus-System anzupassen. Insbesondere kann anstelle des erwähnten Multibus I sowohl ein nicht normiertes als auch ein normiertes Bussystem wie zum Beispiel der Multibus II, der VME-Bus, der Future-Bus, der EISA-Bus oder der PC-AT-Bus verwendet werden. Für die Anpassung an das gewählte Bussystem B ist auf der Schnittstellenbaugruppe SB eine bidirektionale Speichereinheit SE vorgesehen, die auf der einen Seite über den Bus TB mit dem zentralen Rechner ZR und auf der anderen Seite mit dem Bussystem B verbunden ist. Die Speichereinheit SE dient neben der Übergabe von Statusinformation hauptsächlich zur Pufferung ankommender und abgehender Da- In the bus adaptation unit BAE of the interface module SB, the adaptation to a standardized bus system B, such as for example to the multibus 1, takes place. The modular structure of the circuit arrangement allows the present concept to be used for other bus systems as well. For this purpose, it is sufficient to adapt the bus adaptation unit BAE of the interface module SB to the corresponding computer bus system. In particular, instead of the multibus I mentioned, both a non-standardized and a standardized bus system such as the multibus II, the VME bus, the future bus, the EISA bus or the PC-AT bus can be used. For adaptation to the selected bus system B, a bidirectional memory unit SE is provided on the interface module SB, which is connected on the one hand via the bus TB to the central computer ZR and on the other hand to the bus system B. In addition to the transfer of status information, the storage unit SE mainly serves to buffer incoming and outgoing data.

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

4 4th

7 7

CH 682 868 A5 CH 682 868 A5

8 8th

ten. Weiter ist eine Bussteuereinheit BS vorhanden, die auf der Schnittstellenbaugruppe SB direkt an den zentralen Rechner ZR angeschlossen und auf der Seite des Rechners R ebenfalls auf das Bussystem B zugreift. Neben den üblichen Busfunktionen wie Arbitrierung, Lese- und Schreibzyklensteuerung erlaubt die Bussteuereinheit BS auch eine spezielle initialisierungssteuerung, durch die die Schnittstellenbaugruppe SB initialisiert werden kann. Programmteile werden in der Initialisierungsphase vorzugsweise vom Rechner R geladen, damit in der Schnittstellenbaugruppe SB keine sogenannten ROMs (Read-Only-Memory) zur festen Speicherung des Initialisierungsprogramms vorhanden sein müssen. There is also a bus control unit BS which is connected directly to the central computer ZR on the interface module SB and also accesses the bus system B on the computer R side. In addition to the usual bus functions such as arbitration, read and write cycle control, the bus control unit BS also allows a special initialization control by means of which the interface module SB can be initialized. Program parts are preferably loaded by the computer R in the initialization phase, so that no so-called ROMs (read-only memory) have to be present in the interface module SB for the permanent storage of the initialization program.

Die universelle Anordnung der Schaltung von Fig. 3 lässt nicht nur die beliebige Zuteilung der B-Kanäle zu, sondern ermöglicht auch, dass die Bearbeitung des D-Kanals einer beliebigen Recheneinheit RE1, RE2 oder RE3 übergeben wird. Eine mögliche Konfiguration würde zum Beispiel darin bestehen, dass die Recheneinheit RE1 zusammen mit der Koppeleinheit K1 zur Verarbeitung des D-Kanals programmiert würde und die restlichen dargestellten Recheneinheiten RE2 und RE3 acht B-Kanäle verarbeiten würden. The universal arrangement of the circuit of FIG. 3 not only allows arbitrary allocation of the B channels, but also enables the processing of the D channel to be handed over to any computing unit RE1, RE2 or RE3. A possible configuration would be, for example, that the computing unit RE1 would be programmed together with the coupling unit K1 to process the D channel and the remaining computing units RE2 and RE3 would process eight B channels.

Wie bereits kurz angedeutet, können für die Verarbeitung von mehr als zwölf B-Kanälen weitere Durchschalteeinheiten DS an die interne Schnittstelle IS angeschlossen werden, um die Kanalkapazität zu erhöhen. Sollen zum Beispiel alle 30 B-Kanäle und auch der entsprechende D-Kanal eines Primärratenanschlusses gleichzeitig verarbeitet werden, so müssen neben der in Fig. 3 gezeigten Schaltung zwei weitere hinzugefügt werden, jedoch ohne Sen-de-Empfangseinheiten SE und ohne Rahmensynchronisatoren RS. Die so in Modulen zu maximal zwölf 64 kBit/s-Kanälen stufenweise ausbaubare Schnittstellenbaugruppe SB kann auf diese Weise gezielt der Anzahl der Benutzer, die gleichzeitig auf den Rechner R Zugriff haben sollen, angepasst werden. Denkbar wäre aber auch, dass alle Kanäle eines Primärratenanschlusses in einem Modul realisiert sind, in dem sich beispielsweise mehr als drei Recheneinheiten mit den entsprechenden Koppeleinheiten im gleichen Modul befinden, oder dass eine andere Kanalzuweisung zu den verschiedenen Koppeleinheiten gewählt wird. As already briefly indicated, further switching units DS can be connected to the internal interface IS for processing more than twelve B channels in order to increase the channel capacity. If, for example, all 30 B-channels and also the corresponding D-channel of a primary rate connection are to be processed simultaneously, two more must be added in addition to the circuit shown in FIG. 3, but without transmitter / receiver units SE and without frame synchronizers RS. The interface module SB, which can be gradually expanded in modules with a maximum of twelve 64 kbit / s channels, can be specifically adapted in this way to the number of users who are to have access to the computer R at the same time. However, it would also be conceivable that all channels of a primary rate connection are implemented in a module in which, for example, there are more than three computing units with the corresponding coupling units in the same module, or that a different channel assignment to the different coupling units is selected.

Wie bereits erwähnt, sind zur Ablaufsteuerung des Datenflusses in der Schnittstellenbaugruppe SB Ablaufprogramme vorgesehen, welche sich in lokalen Speichern der Recheneinheiten RE1 bis RE3 und des zentralen Rechners ZR befinden. Diese Ablaufprogramme sind ebenfalls modular aufgebaut und vom Rechner R oder über das Fernmeldenetz OF oder PF von einem Endgerät ED oder EA in die Schnittstellenbaugruppe SB ladbar. So lassen sich Wartung, Erneuerung und Anpassungen der bestehenden Firmware sowie die Diagnose der Schnittstellenbaugruppe SB einfach bewerkstelligen. As already mentioned, sequence programs are provided in the interface module SB for sequence control of the data flow and are located in local memories of the computing units RE1 to RE3 and the central computer ZR. These sequence programs are also modular and can be loaded from the computer R or via the telecommunications network OF or PF from a terminal ED or EA into the interface module SB. Maintenance, renewal and adjustments of the existing firmware as well as the diagnosis of the interface module SB can be easily accomplished.

Für die Recheneinheiten RE1 bis RE3 und für den zentralen Rechner ZR eignen sich Transputer wegen ihrer einfachen gegenseitigen Kopplung via den sogenannten «Links» besonders gut. Eine Realisierung mittels digitalen Signalprozessoren oder anderen Prozessoren, die bezüglich Rechenleistung diesen nicht nachstehen, ist ebenfalls möglich. Because of their simple mutual coupling via the so-called “links”, transputers are particularly suitable for the computing units RE1 to RE3 and for the central computer ZR. Implementation using digital signal processors or other processors that are not inferior in terms of computing power is also possible.

Für den Rahmensynchronisator RS und die Durchschalteeinheit DE können beispielsweise die Bausteine Advanced CMOS Frame Aligner (PEB 2035) bzw. Memory Time Switch (MTSC) von SIEMENS eingesetzt werden. The Advanced CMOS Frame Aligner (PEB 2035) or Memory Time Switch (MTSC) from SIEMENS can be used for the frame synchronizer RS and the switching unit DE, for example.

Fig. 4 zeigt einen möglichen Weiterausbau der in Fig. 1 und 2 dargestellten Anordnung zum An-schliessen eines Rechners R an ein Fernmeldenetz OF oder PF. Dabei wurde das Gesamtsystem im Sinne eines Rechnerverbundes erweitert. Eine erste Variante, welche in Fig. 4 nicht dargestellt ist aber bereits angedeutet wurde (LAN-Anwendung), betriffl eine Erweiterung auf der Basis der in Fig. 1 und 2 dargestellten Lösung: mehrere Rechner R sind am Fernmeldenetz OF oder PF angeschlossen, wobei die Rechner R auch über das Netz OF oder PF direkt miteinander kommunizieren können. In der zweiten in Fig. 4 dargestellten Variante sind verschiedene Rechner R, R2 und R3 über das Bussystem B an die Schnittstellenbaugruppen SB angeschlossen, welche ihrerseits über die S/T-Referenz-punkte ST an das Fernmeldenetz OF oder PF gekoppelt sind. Eine weitere Verbindungsmöglichkeit der Rechner R, R2 und R3 ergibt sich bei einem Anschluss über Referenzpunkte RP an ein Netzwerk NW, das beispielsweise als Ethernet realisiert ist. Durch diese Vernetzung ist die Ausbau-barkeit und Leistungsfähigkeit beinahe unbegrenzt erweiterbar: Eine grosse Anzahl von Endgeräten kann gleichzeitig mit verschiedenen Computersystemen kommunizieren. Auch können Rechner R3 in das Netzwerk NW eingebunden werden, die keine Daten speichern, sondern diese direkt an einen Hauptrechner wie zum Beispiel den Rechner R weiterleiten. An diese Rechner R3 werden keine hohen Leistungsanforderungen gestellt, d.h. eine kostengünstige Lösung kann beispielsweise mit dem Einsatz eines Personal Computers erreicht werden. FIG. 4 shows a possible further expansion of the arrangement shown in FIGS. 1 and 2 for connecting a computer R to a telecommunications network OF or PF. The entire system was expanded in terms of a computer network. A first variant, which is not shown in FIG. 4 but has already been indicated (LAN application), relates to an expansion based on the solution shown in FIGS. 1 and 2: several computers R are connected to the OF or PF telecommunications network, whereby the computers R can also communicate directly with one another via the network OF or PF. In the second variant shown in FIG. 4, different computers R, R2 and R3 are connected via the bus system B to the interface modules SB, which in turn are coupled to the telecommunications network OF or PF via the S / T reference points ST. A further connection possibility of the computers R, R2 and R3 results from a connection via reference points RP to a network NW, which is implemented, for example, as an Ethernet. This networking means that the expandability and performance can be expanded almost indefinitely: A large number of end devices can communicate with different computer systems at the same time. Computers R3 can also be integrated into the network NW, which do not store any data, but rather forward them directly to a main computer, such as computer R. No high performance requirements are imposed on these computers R3, i.e. an inexpensive solution can be achieved, for example, by using a personal computer.

Schliesslich ist in Fig. 4 ein mit dem Netzwerk NW verbundener Rechner R4 vorgesehen, mit dem angedeutet wird, dass sich die Schnittstellenbaugruppe SB neben den beschriebenen VAN-Anwen-dungen und dem Rechnerverbundsystemen auch zur LAN/LAN-Kopplung (Locai Area Network) über ISDN eignet. Einzelne abgesetzte Teilnehmer lassen sich in ein LAN einbinden und über ISDN-Fernmeldenetze OF oder PF mit weiteren ISDN-Teilnehmern verbinden. Finally, a computer R4 connected to the network NW is provided in FIG. 4, with which it is indicated that the interface module SB, in addition to the VAN applications described and the computer network systems, is also used for LAN / LAN coupling (local area network) ISDN is suitable. Individual remote subscribers can be integrated into a LAN and connected to other ISDN subscribers via ISDN telecommunications networks OF or PF.

In den folgenden Ausführungen zu den Fig. 5 bis 12 wird ein Verfahren zur Bitratenadaption beschrieben. Die Aufgabe der Bitratenadaption besteht in der eigentlichen Geschwindigkeitsanpassung der Netto-Bitrate der Endgeräte EA und ED (Fig. 1 und 2) an die Bitrate des Fernmeldenetzes OF bzw. PF durch Hinzufügen von Zusatz- und Füllinformation. Gleichzeitig soll die Bitratenadaption auch in die umgekehrte Richtung erfolgen. Diese Aufgabe wird durch einen Bitratenadaptionsalgorith-mus gelöst, der im vorliegenden Ausführungsbeispiel auf den durch die CCITT-Empfehlungen 1.460 und 1.463 (V.110) vorgegebenen Angaben basiert. Eine softwaremässige Implementation des Algorithmus wirkt sich in dessen Wartungsfreundlichkeit be5 A method for bit rate adaptation is described in the following explanations relating to FIGS. 5 to 12. The task of bit rate adaptation consists in the actual speed adjustment of the net bit rate of the end devices EA and ED (FIGS. 1 and 2) to the bit rate of the telecommunications network OF or PF by adding additional and filling information. At the same time, the bit rate adaptation should also take place in the opposite direction. This task is solved by a bit rate adaptation algorithm, which in the present exemplary embodiment is based on the information given by the CCITT recommendations 1.460 and 1.463 (V.110). A software implementation of the algorithm affects its ease of maintenance be5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

5 5

9 9

CH 682 868 A5 CH 682 868 A5

10 10th

sonders positiv aus, denn neue Anforderungen an den Algorithmus können dadurch schneller realisiert werden. Weiter kann das Verfahren beispielsweise in der Schnittstellenbaugruppe SB (Fig. 1 bis 4) bzw. in deren Recheneinheiten RE1 bis RE3 (Fig. 3) eingesetzt werden. particularly positive, because new requirements for the algorithm can be realized faster. The method can also be used, for example, in the interface module SB (FIGS. 1 to 4) or in its computing units RE1 to RE3 (FIG. 3).

Fig. 5 zeigt eine mögliche Realisierung des erfindungsgemässen Verfahrens zur Bitratenadaption in zwei Bitratenadaptionsstufen RA1 und RA2. Die erste Bitratenadaptionsstufe RA1 passt eine auf der Seite der Endgeräte ED und/oder EA (Fig. 1 und 2) vorkommende Datenrate DR an eine Zwischenübertragungsrate ZUR an, welche von einer zweiten Bitratenadaptionsstufe RA2 an eine dem Femmeldenetz OF bzw. PF entsprechende Netzrate NR angeglichen wird. Gleichzeitig erfolgt auch eine Bitratenadaption in umgekehrter Richtung, nämlich von der Netzrate NR über die zweite Bitratenadaptionsstufe RA2 zur Zwischenübertragungsrate ZUR und schliesslich über die erste Bitratenadaption RA1 zur Datenrate DR. Im vorliegenden Ausführungsbeispiel wird ein auf dem ISDN-Standard basierender B-Kanal an ein mit einer V.24A/.28 Schnittstelle ausgerüstetes Endgerat EA oder ED (Fig. 1 und 2) mit den folgenden Parametern angeschlossen: 1 Stopbit, 7 Datenbit, Übertragungsrate von 9.6 kBit/s, asynchroner Betrieb, XON/XOFF Fluss-Steuerung. Folgt man zur Realisierung dieser Bitratenadaption den CCITT-Empfehlungen, so erfolgt die Geschwindigkeitsanpassung in den beiden Bitratenadaptionsstufen RA1 und RA2 vorzugsweise nach CCITT-Empfehlung 1.460 bzw. 1.463 (V.110). Dies bedeutet, dass die Datenrate DR 9.6 kBit/s, die Netzrate NR 64 kBit/s und die Zwischenübertragungsrate ZUR 16 kBit/s beträgt. FIG. 5 shows a possible implementation of the inventive method for bit rate adaptation in two bit rate adaptation stages RA1 and RA2. The first bit rate adaptation stage RA1 adapts a data rate DR occurring on the side of the terminals ED and / or EA (FIGS. 1 and 2) to an intermediate transmission rate ZUR, which is adapted by a second bit rate adaptation stage RA2 to a network rate NR corresponding to the telecommunications network OF or PF becomes. At the same time, a bit rate adaptation takes place in the opposite direction, namely from the network rate NR via the second bit rate adaptation stage RA2 to the intermediate transmission rate ZUR and finally via the first bit rate adaptation RA1 to the data rate DR. In the present exemplary embodiment, a B channel based on the ISDN standard is used A V.24A / .28 interface equipped terminal device EA or ED (Fig. 1 and 2) connected with the following parameters: 1 stop bit, 7 data bits, transmission rate of 9.6 kbit / s, asynchronous operation, XON / XOFF flow control. If one follows the CCITT recommendations to implement this bit rate adaptation, the speed adjustment in the two bit rate adaptation levels RA1 and RA2 is preferably carried out according to CCITT recommendations 1.460 and 1.463 (V.110). This means that the data rate DR is 9.6 kbit / s, the network rate NR 64 kbit / s and the intermediate transmission rate ZUR 16 kbit / s.

In den Fig. 6 bis 12 wird die ganze Bitratenadaption anhand des Übergangs von der Netzrate NR des Femmeldenetzes OF bzw. PF auf die Datenrate DR der Endgeräte EA bzw. ED über die beiden Bitratenadaptionsstufen RA2 und RA1 aufgezeigt. 6 to 12 show the entire bit rate adaptation based on the transition from the network rate NR of the telecommunications network OF or PF to the data rate DR of the terminals EA or ED via the two bit rate adaptation stages RA2 and RA1.

Fig. 6 zeigt einen in seiner Länge theoretisch unbegrenzten Datenstrom DAS eines B-Kanales, wie er von der Durchschalteeinheit DS (Fig. 3) den Koppeleinheiten K1 bis K6 zugewiesen wird. Die relevanten Daten sind auf zwei Bit pro Byte BY begrenzt und im Datenstrom DAS von Fig. 6 durch unterschiedliche Schraffuren und durch die fortlaufende Normerierung der ersten Bytes speziell gekennzeichnet. Die Recheneinheiten RE1 bis RE3 (Fig. 3) entnehmen den entsprechenden Datenströmen DAS die Daten byteweise in der angegebenen Reihenfolge über die Koppeleinheiten K1 bis K6 (Fig. 3) und legen diese in den Speicherplätzen BYO bis BY15 bzw. BY16 bis BY31 in der gleichen Reihenfolge im lokalen Speicher der Recheneinheiten RE1 bis RE3 (Fig. 3) ab, d.h. dass das Byte BY (N) des Datenstromes DAS im Speicherplatz BYO, das Byte BY (N+1) wird dem Speicherplatz BY1 zugewiesen, usw. FIG. 6 shows a theoretically unlimited data stream DAS of a B channel as it is assigned by the switching unit DS (FIG. 3) to the coupling units K1 to K6. The relevant data are limited to two bits per byte BY and are specifically identified in the data stream DAS of FIG. 6 by different hatching and by the continuous normalization of the first bytes. The computing units RE1 to RE3 (FIG. 3) take the data from the corresponding data streams DAS byte by byte in the specified sequence via the coupling units K1 to K6 (FIG. 3) and place them in the storage locations BYO to BY15 and BY16 to BY31 in the same way Sequence in the local memory of the computing units RE1 to RE3 (Fig. 3), ie that the BY (N) byte of the DAS data stream in the BYO memory location, the BY (BY + N) byte is assigned to the BY1 memory location, etc.

In Fig. 7 sind zwei in den lokalen Speichern der Recheneinheiten RE1 bis RE3 (Fig. 3) liegende Datensätze DSO und DS1 dargestellt, wobei jeder Datensatz DSO und DS1 dieses Ausführungsbeispieles aus vier Wörtern WO bis W3 bzw. W4 bis W7 und jedes Wort WO bis W7 aus vier Bytes besteht. Somit ergibt sich eine Wortlänge WL von 32 Bit. Die anfallenden Daten werden byteweise dem Datenstrom DAS (Fig. 6) entnommen und fortlaufend in den Datensätzen DSO bzw. DS1 abgelegt. Ist einer der Datensätze DSO bzw. DS1 vollständig mit neuen Daten beschrieben, so wird die Datenablage im anderen Datensatz DS1 bzw. DSO fortgesetzt. In derjenigen Phase, in der ein Datensatz DSO bzw. DS1 nicht beschrieben wird, läuft die Verarbeitung der Daten dieses Datensatzes DSO bzw. DS1 ab. Auf diese Weise ist immer ein Datensatz DSO bzw. DS1 in Bearbeitung, währenddem der andere mit neuen Daten beschrieben wird. Voraussetzung ist, dass ein Datensatz DSO bzw. DS1 abschliessend bearbeitet werden kann, bevor der zweite wieder gefüllt ist. Um das zu erreichen, wird ein wie beispielsweise anhand der Fig. 3 beschriebenes paralleles Rechenwerk PRW verwendet, das eine entsprechende Leistungsfähigkeit aufweist. Die Ablagereihenfolge der einzelnen Bytes BY (Fig. 6) innerhalb eines Datensatzes DSO bzw. DS1 erfolgt entsprechend der Nummerierung der Bytes BYO bis BY15 bzw. BY16 bis BY31, d.h. die Bytes 8Y (Fig. 6) werden in einer Kolonne von oben nach unten und kolonnenweise von rechts nach links in die Datensätze DSO bzw. DS1 abgelegt. Zur Verdeutlichung sind die in Fig. 6 speziell schraffierten relevanten Bit auch in die Fig. 7 übernommen worden. 7 shows two data records DSO and DS1 located in the local memories of the computing units RE1 to RE3 (FIG. 3), each data record DSO and DS1 of this exemplary embodiment consisting of four words WO to W3 or W4 to W7 and each word WO until W7 consists of four bytes. This results in a word length WL of 32 bits. The data obtained is taken from the data stream DAS (FIG. 6) byte by byte and is continuously stored in the data records DSO and DS1. If one of the data records DSO or DS1 is completely written with new data, the data storage in the other data record DS1 or DSO is continued. In the phase in which a data record DSO or DS1 is not written, the processing of the data of this data record DSO or DS1 takes place. In this way, one data set DSO or DS1 is always being processed, while the other is being written with new data. The prerequisite is that one data record DSO or DS1 can be finally processed before the second one is filled again. In order to achieve this, a parallel arithmetic unit PRW is used as described, for example, with reference to FIG. 3, which has a corresponding performance. The storage order of the individual bytes BY (Fig. 6) within a data record DSO or DS1 takes place according to the numbering of the bytes BYO to BY15 or BY16 to BY31, i.e. Bytes 8Y (FIG. 6) are stored in a column from top to bottom and column by column from right to left in the data records DSO and DS1. For clarification, the relevant bits hatched specifically in FIG. 6 have also been adopted in FIG. 7.

Fig. 8 zeigt drei weitere Verarbeitungsschritte des vollständig mit neuen Daten gefüllten Datensatzes DSO, wie sie in der zweiten Bitratenadaptionsstufe RA2 vorgenommen werden. In einem ersten Schritt wird der Inhalt der Wörter W1 bis W3 wie folgt nach links verschoben: das Wort W1 wird um zwei Bitpositionen, das Wort W2 wird um vier Bitpositionen und das Wort W3 wird um sechs Bitpositionen nach links verschoben. Das Wort WO bleibt unverändert. Fig. 8b zeigt die durch die Verschiebung aus der Ausgangslage in Fig. 8a entstehende trep-penförmige Anordnung der relevanten Daten im Datensatz DSO. Kennzeichnend ist, dass sich die relevanten Daten in vertikaler Richtung nicht überlappen, was die Voraussetzung für den zweiten Schritt ist: In diesem werden alle relevanten Daten der vier Wörter WO bis W3 im Wort WO zusammengefasst (Fig. 8c). Mit der Übergabe des Wortes WO in ein Datenwort TmpA - dem eigentlichen dritten Schritt - wird die Adaption in der zweiten Bitratenadaptionsstufe RA2 abgeschlossen und neue Daten können in den Datensatz DSO abgespeichert werden. Anschliessend erfolgt die Verarbeitung des Datensatzes DS1 in gleicher Weise, währenddem in den Datensatz DSO wiederum neue Daten abgelegt werden. Nach diesen Verfahrensschritten ist die Übertragungsrate um den Faktor vier verkleinert worden: die Netzrate NR von 64 kBit/s ist auf die Zwischenübertragungsrate ZUR von 16 kBit/s reduziert worden. 8 shows three further processing steps of the data record DSO completely filled with new data, as are carried out in the second bit rate adaptation stage RA2. In a first step, the contents of the words W1 to W3 are shifted to the left as follows: the word W1 is shifted by two bit positions, the word W2 is shifted by four bit positions and the word W3 is shifted to the left by six bit positions. The word WHERE remains unchanged. FIG. 8b shows the staircase-like arrangement of the relevant data in the data set DSO resulting from the shift from the starting position in FIG. 8a. It is characteristic that the relevant data do not overlap in the vertical direction, which is the prerequisite for the second step: in this, all relevant data of the four words WO to W3 are summarized in the word WO (FIG. 8c). With the transfer of the word WO into a data word TmpA - the actual third step - the adaptation is completed in the second bit rate adaptation stage RA2 and new data can be stored in the data record DSO. The data record DS1 is then processed in the same way, while new data are in turn stored in the data record DSO. After these process steps, the transmission rate has been reduced by a factor of four: the network rate NR of 64 kbit / s has been reduced to the intermediate transmission rate ZUR of 16 kbit / s.

In diesem Ausführungsbeispiel wurde von einer Wortlänge WL von 32 Bit ausgegangen. Werden, wie hier, vier Worte WO bis W3 für einen Datensatz DSO bzw. DS1 gewählt, so wird mit dem beschriebenen Verfahren gerade ein Wort WO mit relevanten zusammenhängende Daten erhalten. Denkbar ist aber auch eine andere Wortlänge WL wie zum In this exemplary embodiment, a word length WL of 32 bits was assumed. If, as here, four words WO to W3 are selected for a data record DSO or DS1, one word WO with relevant, related data is obtained with the method described. Another word length WL is also conceivable, such as

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

6 6

11 11

CH 682 868 A5 CH 682 868 A5

12 12th

Beispiel 16 oder 64 Bit. Will man, wie im vorliegenden Ausführungsbeispiel, die relevanten Daten zusammenhängend in einem Wort ablegen, so ergibt sich die allgemeine Regel, wonach die Anzahl Wörter pro Datensatz DSO bzw. DS1 gleich gross sein muss wie die Anzahl Bytes in einem Wort. Example 16 or 64 bit. If, as in the present exemplary embodiment, the relevant data is to be stored in a single word, the general rule is that the number of words per data record DSO or DS1 must be the same as the number of bytes in a word.

Zur Synchronisation des Datenstromes DAS (Fig. 6) mit den Verarbeitungsschritten der ersten Bitratenadaption RA1, ist im Datenstrom DAS nach einem bestimmten Synchronisationsbitmuster Nb zu suchen. Bei der vorliegenden V.24-lmplementation ist dies das Nullbyte, welches am Anfang und auch während dem Datentransfer in regelmässigen Abständen gesendet wird. Dieses Nullbyte muss zur Synchronisation eine bestimmte Position innerhalb des Datenwortes TmpA einnehmen. Im vorliegenden Ausführungsbeispiel ist die Synchronisation erreicht, wenn das niederwertigste Bit des Synchronisationsbitmusters Nb mit dem niederwertigsten Bit des Datenwortes TmpA in der Position übereinstimmt, d.h. wenn das Synchronisationsbitmuster Nb rechtsbündig im Datenwort TmpA zu liegen kommt. In Fig. 9 sind die zur Synchronisation notwendigen Schritte aufgezeigt: Der im Datenwort TmpA stehende Teil des in der zweiten Bitratenadaptionsstufe RA2 reduzierten Datenstromes DAS (Fig. 6) wird bei einer Wortlänge WL von 32 Bit und einer Synchronisationsbitmusterlänge von neun Bit vorzugsweise mit zwei stationären Suchfenstern SFO und SF1, die mit dem jeweils gesuchten Bitmuster versehen sind, verglichen. Fällt der Vergleich mit beiden Suchfenstern SFO und SF1 negativ aus, so wird das Datenwort TmpA um eine Position nach rechts verschoben. Anschliessend erfolgt wiederum ein Vergleich der im Datenwort TmpA stehenden Daten mit den in beiden stationären Suchfenstern SFO und SF1 stehenden Daten. Stimmt der Inhalt des Suchfensters SFO mit dem Inhalt des Datenwortes TmpA in der momentanen Position des Datenwortes TmpA überein, so ist der Anfang des relevanten Datenstromes erkannt und das Synchronisationsbitmuster Nb liegt rechtsbündig im Datenwort TmpA. Stimmt der Inhalt des Suchfensters SF1 mit dem Inhalt des Datenwortes TmpA in dieser Position überein, so muss das Datenwort TmpA im vorliegenden Ausführungsbeispiel um weitere acht Bitpositionen nach rechts verschoben werden, damit die Rechtsbündigkeit des Synchronisationsbitmusters Nb im Datenwort TmpA erfüllt ist. Neben diesen zur Synchronisation notwendigen Verfahrensschritten werden nichtrelevante Signale wie Ruhesignale, Breaksignale etc. automatisch aus dem Datenstrom entfernt. Die nach der Synchronisation verbleibenden Daten beinhalten neben den Nutzdaten verschiedene Steuerdaten und zusätzliche Übertragungsdaten, wie sie in den Standards der CCITT-Normen vorgesehen sind. To synchronize the data stream DAS (FIG. 6) with the processing steps of the first bit rate adaptation RA1, a specific synchronization bit pattern Nb is to be searched for in the data stream DAS. In the present V.24 implementation, this is the zero byte, which is sent at the beginning and also during the data transfer at regular intervals. For synchronization, this zero byte must occupy a specific position within the data word TmpA. In the present exemplary embodiment, the synchronization is achieved when the least significant bit of the synchronization bit pattern Nb matches the least significant bit of the data word TmpA in the position, i.e. when the synchronization bit pattern Nb is right-justified in the data word TmpA. The steps necessary for synchronization are shown in FIG. 9: The part of the data stream DAS (FIG. 6) which is reduced in the second bit rate adaptation stage RA2 and which is in the data word TmpA is preferably two with a word length WL of 32 bits and a synchronization bit pattern length of nine bits Search windows SFO and SF1, which are provided with the respectively searched bit pattern, compared. If the comparison with both search windows SFO and SF1 is negative, the data word TmpA is shifted one position to the right. The data in the data word TmpA is then again compared with the data in the two stationary search windows SFO and SF1. If the content of the search window SFO matches the content of the data word TmpA in the current position of the data word TmpA, the beginning of the relevant data stream is recognized and the synchronization bit pattern Nb is right-justified in the data word TmpA. If the content of the search window SF1 coincides with the content of the data word TmpA in this position, the data word TmpA in the present exemplary embodiment must be shifted to the right by a further eight bit positions so that the right-justification of the synchronization bit pattern Nb in the data word TmpA is fulfilled. In addition to these procedural steps necessary for synchronization, non-relevant signals such as idle signals, break signals etc. are automatically removed from the data stream. The data remaining after the synchronization contain, in addition to the user data, various control data and additional transmission data, as are provided in the standards of the CCITT standards.

Anstelle der zwei Suchfenster SFO und SF1 kann auch nur ein Suchfenster SFO verwendet werden. Es ist dann jedoch mit einer längeren Suchzeit zu rechnen, da im Durchschnitt mehr Vergleiche anzustellen sind, als bei mehreren örtlich verschobenen Suchfenstern SFO und SF1. Auf der anderen Seite können aber auch zu viele örtlich verschobene Suchfenster für die Synchronisation eingesetzt werden. Wird die Anzahl der Suchfenster zu gross gewählt, so sinkt die Effizienz des Suchens, da einerseits die Anzahl der Vergleiche wieder ansteigt und andererseits ein grösserer Speicherbedarf für die Suchfenster benötigt wird. Instead of the two search windows SFO and SF1, only one search window SFO can be used. However, a longer search time is then to be expected, since on average more comparisons are to be made than with several locally shifted search windows SFO and SF1. On the other hand, too many locally shifted search windows can also be used for the synchronization. If the number of search windows is chosen too large, the efficiency of the search drops, since on the one hand the number of comparisons increases again and on the other hand a larger memory requirement is required for the search windows.

Fig. 10 zeigt den synchronisierten und in Dateneinheiten DE abgelegten Datenstom DAS vor der ersten Bitratenadaptionsstufe RA1 und mehrere bei der Verarbeitung in der ersten Bitratenadaptionsstufe RA1 verwendete Verarbeitungstakte TktO bis Tkt4. Eine Dateneinheit DE ist beispielsweise aus zwei Datenworten TmpA und TmpB zusammengesetzt und wird in einem Verarbeitungstakt TktO vollständig verarbeitet. Nach der Verarbeitung einer Dateneinheit DE werden die Datenworte TmpC und TmpD zu den neuen Datenworten TmpA und TmpB. Analog wird die Bezeichnung der restlichen Datenworte verschoben. Diese Umbenennung und Verschiebung ist in Fig. 10 für jeden der aufgeführten Verarbeitungstakte TktO bis Tkt4 ersichtlich. Die in der Tabelle von Fig. 10 von der zweiten Bitratenadaptionsstufe RA2 stammenden Daten sind von rechts nach links in die von den Recheneinheiten RE1 bis RE3 vorgegebene Wortlänge WL von 32 Bit abgelegt. In der Tabelle sind die einzelnen Bit nach ihrer Funktion bezeichnet. Im Takt TktO sind im Datenwort TmpA folgende Informationen vorhanden: Das Synchronisationsbitmuster Nb ist ein Nullbyte, in dem alle Bit auf Null gesetzt sind. Anschliessend folgt eine Eins, welche ebenfalls in das Suchfenster SFO bzw. SF1 (Fig. 9) einbezogen werden kann. Mit einem Startbit sta wird der eigentliche Anfang von Nutzdaten bO bis b7 angezeigt, die entsprechend dem Protokoll von V.24/V.28 durch weitere Steuerdaten wie SA, SB, X oder einer «1» unterbrochen werden. Nach dem letzten Bit der Nutzdaten bO bis b7 wird als Abschluss jeweils ein Stopbit sto gesendet. Eine spezielle Informationseinheit bildet ein Leerbyte Lb, in dem weitere Steuerdaten codiert werden können. Dabei kann es sich zum Beispiel um die Codierung der Übertragungsgeschwindigkeit oder um andere im V.24/V.28-Stan-dard vorgesehene Angaben handeln. Die beschriebenen Sequenzen ziehen sich nun über die ganze Tabelle von Fig. 10 hinweg und zeigen dabei eine regelmässige sich nach allen fünf Datenworten TmpA bis TmpE wiederholende Struktur des Datenstromes auf, die dazu verwendet werden kann, den Synchronisationszustand der Übertragung einfach zu überwachen. Erst wenn eine Überprüfung des Synchronisationszustandes negativ ausfällt, muss anhand des in Fig. 9 beschriebenen Verfahrens der Datenstrom neu synchronisiert werden. 10 shows the synchronized data stream DAS stored in data units DE before the first bit rate adaptation stage RA1 and several processing clocks TktO to Tkt4 used in the processing in the first bit rate adaptation stage RA1. A data unit DE is composed, for example, of two data words TmpA and TmpB and is completely processed in one processing cycle TktO. After processing a data unit DE, the data words TmpC and TmpD become the new data words TmpA and TmpB. The description of the remaining data words is shifted analogously. This renaming and shifting can be seen in FIG. 10 for each of the processing cycles TktO to Tkt4 listed. The data from the second bit rate adaptation stage RA2 in the table in FIG. 10 are stored from right to left in the word length WL of 32 bits specified by the computing units RE1 to RE3. The individual bits are identified in the table according to their function. The following information is available in the clock word TmpO in the data word TmpA: The synchronization bit pattern Nb is a zero byte in which all bits are set to zero. This is followed by a one, which can also be included in the search window SFO or SF1 (FIG. 9). A start bit sta indicates the actual start of user data bO to b7, which are interrupted by further control data such as SA, SB, X or a “1” in accordance with the protocol of V.24 / V.28. After the last bit of the user data bO to b7, a stop bit sto is sent at the end. A special information unit forms an empty byte Lb in which further control data can be encoded. This can be, for example, the coding of the transmission speed or other information provided in the V.24 / V.28 standard. The sequences described now extend over the entire table of FIG. 10 and show a regular structure of the data stream which is repeated after all five data words TmpA to TmpE and which can be used to simply monitor the synchronization state of the transmission. Only when a check of the synchronization state turns out to be negative must the data stream be resynchronized using the method described in FIG. 9.

Fig. 11 zeigt eine Dateneinheit DE mit den beiden Datenworten TmpA und TmpB. Die Ausgangslage für drei aufeinander folgende und im gleichen Takt ablaufende Verarbeitungsschritte ist in Fig. 11a dargestellt. Darin ist der gleiche Dateninhalt für die Datenworte TmpA und TmpB wie in der Tabelle von Fig. 10 für Takt TktO ersichtlich. In beiden Datenworten TmpA und TmpB werden nun alle Steuerdaten ausser den Start- und Stopbit sta bzw. sto entfernt. Die restlichen im Datenwort TmpA verbleibenden Daten werden linksbündig in die mit einem Pfeil oberhalb des Datenwortes TmpA vorgezeigte 11 shows a data unit DE with the two data words TmpA and TmpB. The starting position for three successive processing steps which run in the same cycle is shown in FIG. 11a. This shows the same data content for the data words TmpA and TmpB as in the table of FIG. 10 for clock TktO. In both data words TmpA and TmpB all control data except the start and stop bits sta and sto are now removed. The remaining data remaining in the data word TmpA are left-aligned in that shown with an arrow above the data word TmpA

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

7 7

13 13

CH 682 868 A5 CH 682 868 A5

14 14

Richtung (Fig. 11 b) verschoben, währenddem die restlichen im Datenwort TmpB verbleibenden Daten rechtsbündig in die mit einem Pfeil unterhalb des Datenwortes TmpB weisende Richtung (Fig. 11b) verschoben werden. Das Resultat dieser beschriebenen Ausführungen ist aus Fig. 11b ersichtlich. Dieses ist dann auch die Ausgangslage für die heute für die Recheneinheiten RE1 bis RE3 zur Verfügung stehenden Mikroprozessoren und deren spezielle Funktionen zur Links- bzw. Rechts-Verschiebung eines zusammengehängten Doppelwortes. Damit lässt sich der Inhalt der Dateneinheit DE von Fig. 11b zusammenhängend so weit nach rechts verschieben, bis die Daten in ihrer neuen Form sowohl im Datenwort TmpA als auch im Datenwort TmpB wieder rechtsbündig stehen. Die Verschiebungsrichtung ist durch den Pfeil oberhalb der Fig. 11c angedeutet. Direction (Fig. 11 b) shifted, while the remaining data in the data word TmpB right-justified in the direction indicated by an arrow below the data word TmpB (Fig. 11b). The result of this described embodiment can be seen from Fig. 11b. This is also the starting point for the microprocessors available today for the computing units RE1 to RE3 and their special functions for shifting left and right of a connected double word. The content of the data unit DE of FIG. 11b can thus be shifted coherently to the right until the data in its new form are right-justified again both in the data word TmpA and in the data word TmpB. The direction of displacement is indicated by the arrow above FIG. 11c.

Anstelle der in den vorangegangenen Verfahrensschritten unter Ausnützung der speziellen Funktionen verwendeten modernen Mikroprozessoren, kann das Verschieben der Datenworte TmpA bzw. TmpB auch einzeln vorgenommen werden. Der Nachteil liegt dann vor allem im längeren und aufwendigeren Verfahrensablauf. Instead of the modern microprocessors used in the previous method steps using the special functions, the data words TmpA or TmpB can also be moved individually. The disadvantage then lies primarily in the longer and more complex procedure.

Fig. 12 zeigt die weiteren immer noch im gleichen Takt TktO ablaufenden Verfahrensphasen, die ais eigentliche Extraktionsphasen bezeichnet werden können. Die Nutzdaten bO bis b7 werden nun aus dem aufbereiteten Datenstrom extrahiert und zur Weiterverarbeitung bzw. zur Interpretation an den zentralen Rechner ZR (siehe Fig. 3) bzw. an den Rechner R (Fig. 1, 2 und 4) weitergegeben. Zur Veranschaulichung dieses Vorganges wird ein zusätzliches Extraktionswort BXW oberhalb der Dateneinheit DE eingeführt. Das Extraktionswort BXW ist zu Beginn des Vorganges vollständig mit Einsen gefüllt, wie dies in Fig. 12a dargestellt ist. Durch die bereits beschriebene Rechts-Verschiebeoperation wird der Inhalt der Datenworte TmpA und TmpB rechtsbündig in das Extraktionswort BXW geschoben (Fig. 12b). Aus dem Extraktionswort BXW werden die Nutzdaten bO bis b7 - schwarzer Rahmen von Fig. 12b - gelesen und über das Register BA weitergeleitet. Die im Extraktionswort BXW gelesenen Bitpositionen werden zusammen mit den entsprechenden Start- und Stopbit sta und sto mit Einsen überschrieben (siehe Fig. 12c). Sind weitere relevante Daten im Datenwort TmpA vorhanden, so werden diese so weit in das Extraktionswort BXW geschoben, bis das Datenwort TmpA keine relevanten Daten mehr enthält und bis im Extraktionswort BXW die Daten linksbündig anstehen (Fig. 12d). Nun wird in diesem Takt TktO ein letztes Mal ein Byte Nutzdaten bO bis b7 gelesen (Fig. 12e) und im Extraktionswort BXW wiederum durch Einsen ersetzt (Fig. 12f). Die Verarbeitung der momentanen Dateneinheit DE ist damit abgeschlossen und eine Neuzuweisung der Datenwortbezeichnung im nächsten Takt kann gemäss den Angaben von Fig. 10 vorgenommen werden. FIG. 12 shows the further process phases still running in the same cycle TktO, which can be referred to as the actual extraction phases. The user data bO to b7 are now extracted from the prepared data stream and forwarded to the central computer ZR (see FIG. 3) or to the computer R (FIGS. 1, 2 and 4) for further processing or interpretation. To illustrate this process, an additional extraction word BXW is introduced above the data unit DE. The extraction word BXW is completely filled with ones at the beginning of the process, as shown in FIG. 12a. Through the right shift operation already described, the content of the data words TmpA and TmpB is shifted right-justified into the extraction word BXW (FIG. 12b). The user data bO to b7 - black frame from FIG. 12b - are read from the extraction word BXW and passed on via the register BA. The bit positions read in the extraction word BXW are overwritten with ones together with the corresponding start and stop bits sta and sto (see FIG. 12c). If there are other relevant data in the data word TmpA, they are pushed into the extraction word BXW until the data word TmpA no longer contains any relevant data and until the data is left-justified in the extraction word BXW (Fig. 12d). Now, in this cycle TktO, a byte of user data bO to b7 is read one last time (FIG. 12e) and replaced in the extraction word BXW by ones (FIG. 12f). The processing of the current data unit DE is thus completed and the data word designation can be reassigned in the next cycle in accordance with the information in FIG. 10.

Wie bereits erwähnt, erfolgt die Bitratenadaption gleichzeitig in beide Richtungen. Das anhand der Fig. 6 bis 12 erklärte Verfahren kann selbstverständlich auch in die andere Richtung angewendet werden, nämlich von der Datenrate DR zur Netzrate NR. Die entsprechenden Verfahrensschritte sind dabei lediglich in umgekehrter Reihenfolge anzuwenden mit der Vereinfachung, dass die anhand Fig. 9 beschriebenen Synchronisationsschritte nicht notwendig sind. As already mentioned, the bit rate adaptation takes place simultaneously in both directions. The method explained with reference to FIGS. 6 to 12 can of course also be used in the other direction, namely from the data rate DR to the network rate NR. The corresponding method steps are only to be used in reverse order with the simplification that the synchronization steps described with reference to FIG. 9 are not necessary.

Die in den Datensätzen DSO und DS1 (Fig. 7) der lokalen Speicher der Recheneinheiten RE1 bis RE3 (Fig. 3) zu verarbeitenden Daten des Datenstromes DAS (Fig. 6) können auch zuerst in einen beispielsweise mit FIFO (First In First Out)-Speicher realisierten Zwischenspeicher abgelegt und erst in einem zweiten Schritt in den lokalen Speicher der Recheneinheiten RE1 bis RE3 (Fig. 3) übertragen werden. Mit der Zwischenspeicherung der Daten ist die beschriebene abwechslungsweise Bearbeitung der Datensätzen DSO und DS1 (Fig. 7) nicht erforderlich. Insbesondere können beide Datensätze DSO und DS1 miteinander verarbeitet werden. Bei einer Verwendung des Siemens Bausteins HSCX zur Ausführung der Funktionen der Koppeleinheiten K1 bis K6 (Fig. 3) ist ein als FIFO-Speicher ausgebildeter Zwischenspeicher bereits integriert. Schliesslich ermöglicht der Zwischenspeicher auch eine Reduktion der Anzahl der Datensätze DSO und DS1 (Fig. 7) auf einen einzigen Datensatz DSO bzw. DS1. The data of the data stream DAS (FIG. 6) to be processed in the data records DSO and DS1 (FIG. 7) of the local memories of the computing units RE1 to RE3 (FIG. 3) can also first be converted into a data record, for example with FIFO (First In First Out) -Stored memory stored and transferred to the local memory of the computing units RE1 to RE3 (Fig. 3) only in a second step. With the intermediate storage of the data, the described alternate processing of the data records DSO and DS1 (FIG. 7) is not necessary. In particular, both data records DSO and DS1 can be processed together. When the Siemens module HSCX is used to carry out the functions of the coupling units K1 to K6 (FIG. 3), an intermediate memory designed as a FIFO memory is already integrated. Finally, the buffer also enables the number of data records DSO and DS1 (FIG. 7) to be reduced to a single data record DSO or DS1.

Sämtliche Wortlängen WL sind im vorliegenden Ausführungsbeispiel für alle Variablen und Speichereinheiten mit 32 Bit angegeben. Die gezeigten Verfahrenschritte können ohne weiteres auch an beliebig gewählte Wortlängen WL angepasst werden. In the present exemplary embodiment, all word lengths WL are specified as 32 bits for all variables and memory units. The method steps shown can easily be adapted to any selected word lengths WL.

Selbstverständlich beschränkt sich die Erfindung nicht auf die Anwendung unter momentan geltenden ISDN-Normierungen, sondern kann auch bei geänderten Leistungsmerkmalen von ISDN oder in anderen Netzen bei gleicher Aufgabenstellung verwendet werden. Of course, the invention is not limited to the application under currently applicable ISDN standards, but can also be used for changed performance features of ISDN or in other networks with the same task.

Claims

1. Arrangement with at least one computer (R, R2, ..., R4), at least one digital telecommunications network (OF; PF) and at least one data transmission and data receiving device connected to one of the telecommunications networks (OF; PF), characterized in that At least one interface module (SB) is provided, which is connected on one side to one of the computers (R, R2, R3) and on the other side via a connection to a reference point (ST) to one of the telecommunications networks (OF; PF) that the interface module (SB) consists of a channel assignment unit (KZE), a parallel arithmetic unit (PRW) and a bus adaptation unit (BAE), that a central computer (ZR) and at least one arithmetic unit (RE1) are provided in the parallel arithmetic unit (PRW) and that the parallel processor (PRW) can process all channels of the connection at the same time.

2. Arrangement according to claim 1, characterized in that the telecommunications network (OF; PF) standardized according to ISDN standards and the connection to

5

10th

15

20th

25th

30th

35

40

45

50

55

60

65

8th

15

CH 682 868 A5

16

the reference point (ST) is a primary rate connection with a B-channel structure.

3. Arrangement according to claim 1 or 2, characterized in that the channel assignment unit (KZE) includes a transceiver (SE), a frame synchronizer (RS) and a switching unit (DS) that the transceiver (SE) on the one Side is connected to the connection or to the primary rate connection and on the other side via the frame synchronizer (RS) to the switching unit (DS), that the switching unit (DS) is connected to at least one coupling unit (K1 K6) and that the transmission Receiver unit (SE), the frame synchronizer (RS) and the switching unit (DS) are connected to the central computer (ZR) via a bus (TB).

4. Arrangement according to claim 3, characterized in that the switching paths of the switching unit (DS) are predetermined by a program.

5. Arrangement according to one of the preceding claims, characterized in that both the central computer (ZR) and existing computing units (RE1, RE2, RE3) of the parallel arithmetic unit (PRW) each consist of a transputer or signal processor.

6. Arrangement according to claim 1 or 2, characterized in that the bus adaptation unit (BAE) consists of a memory unit (SE) and a bus control unit (BS).

7. Arrangement according to claim 1 or 2, characterized in that either from the data sending and receiving device via the digital telecommunications networks (OF, PF) or via one of the computers (R, R2, ..., R4) sequence programs in the interface module (SB) can be loaded.

8. Arrangement according to claim 1 or 2, characterized in that the interface module (SB) is modular and can be gradually adapted to the number of data transmission and reception devices accessing the computer (R, R2, R3) simultaneously.

9. Arrangement according to claim 1 or 2, characterized in that a network (NW) is provided which is connected to at least one of the computers (R, R2, R3) connected to the interface module (SB).

10. The arrangement according to claim 9, characterized in that at least one computer (R4) independent of the telecommunications network (OF; PF) is connected to the network (NW).

11. Use of the arrangement according to claim 1 for bit rate adaptation of a data channel, via the control and / or user data in a data stream (DAS) between at least one of the computers (R, R2, ..., R4) and at least one of the data transmission and Receiving devices are transmitted by dividing the data stream (DAS) into at least one data record (DSO, DS1) or data unit (DE) predetermined by the word length (WL) of a computing unit (RE1, RE2, RE3), the useful information from the data record (DSO , DS1) or extracted from the data unit (DE) and transferred to at least one of the computers (R, R2, R3, R4).

12. Use according to claim 11, characterized in that the bit rate adaptation is carried out according to CCITT recommendation V.110.

13. Use according to claim 11 or 12, characterized in that data are transmitted both in the sending and in the receiving direction and that the bit rate adaptation takes place in at least one stage (RA2, RA1).

14. Use according to one of claims 11 to 13, characterized in that periodically recurring synchronization bit patterns (Nb) provided in the control data are used for synchronization and for the detection of the start of relevant data in the data stream (DAS) and that for this synchronization the computing unit ( RE1, RE2, RE3) with the data stream (DAS) at least one search window (SFO, SF1) is provided.

15. Use according to claim 14, characterized in that possibly occurring irrelevant data in the data stream (DAS), such as an idle signal, are eliminated.

16. Use according to one of claims 11 to 15, characterized in that in the case of two-stage or multi-stage bit rate adaptation (RA1, RA2) the last stage (RA2) contains at least one data record (DSO, DS1) that the data stream (DAS) is continuously in the data records (DSO, DS1) are stored so that in the case of at least two data records (DSO, DS1) these are used in succession for storing the data, that the number of words (WO, ..., W3; W4, ..., W7 ) in a data record (DSO, DS1) corresponds to the number of bytes in a word of the computing unit (RE1, RE2, RE3) and that the individual

Words (WO, ..., W3; W4 W7) of these data records

(DSO, DS1) shifted against each other and summarized in a word (WO; W1) or another register of the same size.

17. Use according to claim 11 or 12, characterized in that all functions, in particular the checking of the synchronization state between data stream (DAS) and computing unit (RE1, RE2, RE3), are tested during the course of the bit rate adaptation.

18. Use according to one of claims 11 to 17, characterized in that the control data of the data stream (DAS) are partially or completely eliminated.

19. Use according to one of claims 16 to 18, characterized in that a data unit (DE) consists of at least one data word (TmpA, ..., TmpF), that the content of the data units (DE) is temporarily stored in an extraction word (BXW) and only then transferred to the computer (R; R2, R3, R4).

20. Use according to one of claims 16 to 19, characterized in that the process in

Cycles (TktO, Tkt1) takes place and that at least one data unit (DE) is processed per cycle.

21. Use according to one of claims 11 to 20, characterized in that several data channels with the corresponding data stream (DAS) are processed in the same computing unit (RE1, RE2, RE3).

5

10th

15

20th

25th

30th

35

40

45

50

55

60

65

9